CN113300674B - 本振泄露抑制电路和直接上变频发射机 - Google Patents

本振泄露抑制电路和直接上变频发射机 Download PDF

Info

Publication number
CN113300674B
CN113300674B CN202110517779.4A CN202110517779A CN113300674B CN 113300674 B CN113300674 B CN 113300674B CN 202110517779 A CN202110517779 A CN 202110517779A CN 113300674 B CN113300674 B CN 113300674B
Authority
CN
China
Prior art keywords
comparator
input end
signal
local oscillator
observation point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110517779.4A
Other languages
English (en)
Other versions
CN113300674A (zh
Inventor
郑柏林
陈小元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shenjingdian Technology Co ltd
Original Assignee
Shenzhen Shenjingdian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shenjingdian Technology Co ltd filed Critical Shenzhen Shenjingdian Technology Co ltd
Priority to CN202110517779.4A priority Critical patent/CN113300674B/zh
Publication of CN113300674A publication Critical patent/CN113300674A/zh
Application granted granted Critical
Publication of CN113300674B publication Critical patent/CN113300674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)

Abstract

本发明公开了一种本振泄露抑制电路，包括：有源双平衡混频器第一输入端和第二输入端连电流源阵列，其基带信号第一和第三观测点连比较器第一输入端，其基带信号第二和第四观测点连比较器第二输入端，其射频信号第一观测点连比较器第一输入端，其射频信号第二观测点连比较器第二输入端；其第一、第二输出端还分贝连比较器第一、第二输入端；比较器输出端比较信号至时序控制逻辑单元；时序控制逻辑单元还接收时钟信号，内部状态机依次产生脉冲，所述脉冲信号和比较器做逻辑判断后，产生电流源阵列控制总线信号。本发明需要额外增加观测接收机电路，能降低数字基带算法复杂度，能用于任意一种现有技术的全模拟电路直接上变频发射机实现本振泄露抑制。

Description

本振泄露抑制电路和直接上变频发射机
技术领域
本发明涉及通信领域，特别是涉及一种本振泄露抑制电路。本发明还公开了一种具有所述本振泄露抑制电路的直接上变频发射机。
背景技术
目前，用于无线通信技术的射频前端发射机主要有两种拓扑结构：超外差式发射机和直接上变频发射机。超外差式发射机由于会产生较大的镜像信号，需要增加镜像滤波器，而为了保证镜像滤波的效果，一般不能将镜像滤波器集成到发射机芯片上，因此影响了射频前端发射机的整体集成度。而直接上变频发射机是将基带信号直接正交上变频到载波频段，不会产生镜像信号，因此没有上述集成度问题，直接上变频发射机应用较为广泛。
在现有直接上变频发射机中，数字基带信号经过数模转换器变成模拟信号，在经过缓冲器和低通滤波器后会被送入混频器和本振信号做上变频混频后变为射频信号，最后被经过功率放大器后送入天线。一般的混频器采用双平衡混频器电路结构，在直接上变频发射机中，双平衡混频器核心晶体管的静态工作点一旦不匹配，就会使得输出射频信号的本振功率变大。为了抑制射频信号中本振的功率，一般采用数字预补偿的方法去处理，这种方法需要额外增加观测接收机电路，并且数字基带算法复杂度会进一步提高。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种用于直接上变频发射机能本振泄露的本振泄露抑制电路。
相应的，本发明还提供一种具有所述本振泄露抑制电路的直接上变频发射机。
为解决上述技术问题，本发明提供的本振泄露抑制电路，包括：
有源双平衡混频器，其第一输入端和第二输入端连接电流源阵列，其基带信号第一观测点和第三观测点连接比较器第一输入端P，其基带信号第二观测点和第四观测点连接比较器第二输入端N，其射频信号第一观测点连接比较器第一输入端P，其射频信号第二观测点连接比较器第二输入端N；
其第一输出端还连接比较器第一输入端P，其第二输出端还连接比较器第二输入端N；
比较器，其输出端比较信号至时序控制逻辑单元；
时序控制逻辑单元，其还接收时钟信号，其内部状态机按设计时钟周期依次产生脉冲，所述脉冲信号和比较器做逻辑判断后，产生电流源阵列控制总线信号。
可选择的，进一步改进所述的本振泄露抑制电路，所述有源双平衡混频器包括：八个背栅晶体管；
第一、第三、第五和第七背栅晶体管的源极作为有源双平衡混频器第一输出端，第二、第四、第六和第八背栅晶体管的源极作为有源双平衡混频器第二输出端；
第一～第八背栅晶体管的背栅分别连接电源阵列；
第一～第八背栅晶体管的漏极分别连接电源阵列。
可选择的，进一步改进所述的本振泄露抑制电路，所述比较器包括：自动调零预放大器和动态比较器；
自动调零预放大器第一输入端和第四输入端连接公共电压Vcom，第二输入端作为比较器第一输入端P，第四输入端作为比较器第二输入端N；
自动调零预放大器第一输出端连接动态比较器第一输入端P，自动调零预放大器第二输出端连接动态比较器第二输入端N；
动态比较器输出端作为该比较器输出端。
可选择的，进一步改进所述的本振泄露抑制电路，所述自动调零预放大器包括：第一～第六传输门TG1～TG6、第一～第二电容C1～C2和放大器；
第一传输门TG1一端连接公共电压Vcom，另一端通过第一电容C1连接放大器第一输入端P；
第二传输门TG2一端作为比较器第一输入端P，另一端通过第一电容C1连接放大器第一输入端P；
第三传输门TG3一端作为比较器第二输入端N，另一端通过第二电容C2连接放大器第二输入端N；
第四传输门TG4一端连接公共电压Vcom，另一端通过第二电容C2连接放大器第二输入端N；
第五传输门TG5连接在放大器第一输入端P和放大器第二输出端之间；
第六传输门TG6连接在放大器第二输入端N和放大器第一输出端之间。
可选择的，进一步改进所述的本振泄露抑制电路，所述电流源阵列包括9位二进制比例电流镜和6位二进制比例电流镜；
9位二进制比例电流镜输出连接有源双平衡混频器基带信号，6位二进制比例电流镜输出连接有源双平衡混频器第一～第八背栅晶体管的背栅。
可选择的，进一步改进所述的本振泄露抑制电路，所述二进制比例电流镜对成分为2组9位二进制比例电流镜和2组6位二进制比例电流镜，每一个电流镜都有一个晶体管开关，晶体管开关与时序控制逻辑单元的总线相连接，每组电流镜按照基准、2的0次幂到2的高次幂的顺序依次按比例划分，每组电流镜的输出连接在一起，形成两相从-256～+255以及-32～+31的调节范围。
可选择的，进一步改进所述的本振泄露抑制电路，定义晶体管沟道静态电流为BBI和BBQ，其校准观测信号为BBIP、BBIN、BBQP、BBQN，由4组9位二进制电流镜做补偿；
定义晶体管背栅静态电压为LOIP、LOIN、LOQP、LOQN，其校准观测信号为LOP、LON，由8组6位二进制电流镜做补偿，校准顺序为LOIP、LOIN、LOQP、LOQN、BBI、BBQ。
可选择的，进一步改进所述的本振泄露抑制电路，所述时序控制逻辑单元分为4组9位总线和8组6位总线。
可选择的，进一步改进所述的本振泄露抑制电路，所述时序控制逻辑单元的所述脉冲信号和比较器做与非判断后，产生电流源阵列控制总线信号。
本发明提供了一种具有上述任意一项所述本振泄露抑制电路的直接上变频发射机，所述本振泄露抑制电路能用于现有技术中的任意一种直接上变频发射机中执行本振泄露抑制。
进一步说明，本发明提供本振泄露抑制电路的工作原理如下：
根据双平衡混频器的特点，当8个晶体管的静态工作点完全一致的情况下，不会有任何本振信号泄漏到射频信号里面，为了达到这一效果，对8个晶体管沟道静态电流(即基带信号静态电流)与背栅静态电压进行校准，使它们之间的差值尽可能缩小。
定义晶体管沟道静态电流为BBI和BBQ，其校准观测信号为BBIP、BBIN、BBQP、BBQN，由4组9位二进制电流镜做补偿；定义晶体管背栅静态电压为LOIP、LOIN、LOQP、LOQN，其校准观测信号为LOP、LON，由8组6位二进制电流镜做补偿；校准顺序为LOIP、LOIN、LOQP、LOQN、BBI、BBQ。
在开启校准后，输入端比较器的信号会做比较，若第一输入端P相比第二输入端N相电压高，则比较器输出端为0，若第一输入端P相比第二输入端N相电压低，则比较器输出端为1；时序控制逻辑单元内部的状态机在9个时钟周期依次产生脉冲，所述脉冲信号和比较器输出端做与非，产生电流源阵列控制总线信号；例如，经过9个时钟周期后，比较器输入端端信号的插值缩小到了1个最低有效位之内。
本发明不需要采用现有技术中数字预补偿方法，不需要额外增加观测接收机电路，能降低数字基带算法复杂度，能用于任意一种现有技术的全模拟电路直接上变频发射机实现本振泄露抑制。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明本振泄露抑制电路整体结构示意图，其显示在双平衡混频器的基带信号的4个观测点分别引出4根线作为BBIP和BBIN以及BBQP和BBQN分别接入比较器的P和N输入端；在双平衡混频器的射频信号的2个观测点分别引出2根线作为LOP和LON分别接入比较器的P和N输入端电流源阵列总共12根信号线，4根分别连接双平衡混频器的基带信号的4个观测点，另外8根连接双平衡混频器的8个晶体管的背栅。
图2是本发明比较器整体结构示意图，其显示自动调零预放大器和动态比较器的整体结构。
图3是本发明电源阵列整体结构示意图，其显示电流镜从左向右依次是基准、2的0次幂、2的1次幂，直到最右边是2的高次幂(n次)，每一个电流镜都有一个晶体管开关和它相连，晶体管开关与来自时序控制逻辑的总线相连接。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
应当理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。不同的是，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。在全部附图中，相同的附图标记始终表示相同的元件。
第一实施例；
参考图1所示，本发明提供一种本振泄露抑制电路，包括：
有源双平衡混频器，其第一输入端和第二输入端连接电流源阵列，电流源阵列输出端基带调整电流和背栅调整电流，其基带信号第一观测点(信号BBIP)和第三观测点(信号BBQP)连接比较器第一输入端P，其基带信号第二观测点(信号BBIN)和第四观测点(信号BBQN)连接比较器第二输入端N，其射频信号第一观测点连接比较器第一输入端P，其射频信号第二观测点连接比较器第二输入端N；
其第一输出端还连接比较器第一输入端P(反馈信号RFP)，其第二输出端还连接比较器第二输入端N(反馈信号RFN)；
比较器，其输出端比较信号至时序控制逻辑单元；
时序控制逻辑单元(图中未显示)，其还接收时钟信号，其内部状态机按设计时钟周期依次产生脉冲，所述脉冲信号和比较器做逻辑判断后，产生电流源阵列控制总线信号。
此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、参数、组件、区域、层和/或部分，但是这些元件、参数、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、参数、组件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第二实施例；
继续参考图1所示，本发明提供一种本振泄露抑制电路，包括：
有源双平衡混频器，其第一输入端和第二输入端连接电流源阵列，电流源阵列输出端基带调整电流和背栅调整电流，其基带信号第一观测点(信号BBIP)和第三观测点(信号BBQP)连接比较器第一输入端P，其基带信号第二观测点(信号BBIN)和第四观测点(信号BBQN)连接比较器第二输入端N，其射频信号第一观测点连接比较器第一输入端P，其射频信号第二观测点连接比较器第二输入端N；其第一输出端还连接比较器第一输入端P(反馈信号RFP)，其第二输出端还连接比较器第二输入端N(反馈信号RFN)；所述有源双平衡混频器包括：八个背栅晶体管M1～M8；
第一、第三、第五和第七背栅晶体管M1、M3、M5、M7的源极作为有源双平衡混频器第一输出端，第二、第四、第六和第八背栅晶体管M2、M4、M6、M8的源极作为有源双平衡混频器第二输出端；
第一～第八背栅晶体管的背栅分别连接电源阵列；
第一～第八背栅晶体管的漏极分别连接电源阵列。
比较器，其输出端比较信号至时序控制逻辑单元；
时序控制逻辑单元(图中未显示)，其还接收时钟信号，其内部状态机按设计时钟周期依次产生脉冲，所述脉冲信号和比较器做逻辑判断后，产生电流源阵列控制总线信号。
第三实施例；
参考图1结合图2所示，本发明提供一种本振泄露抑制电路，包括：
有源双平衡混频器，其第一输入端和第二输入端连接电流源阵列，电流源阵列输出端基带调整电流和背栅调整电流，其基带信号第一观测点(信号BBIP)和第三观测点(信号BBQP)连接比较器第一输入端P，其基带信号第二观测点(信号BBIN)和第四观测点(信号BBQN)连接比较器第二输入端N，其射频信号第一观测点连接比较器第一输入端P，其射频信号第二观测点连接比较器第二输入端N；其第一输出端还连接比较器第一输入端P(反馈信号RFP)，其第二输出端还连接比较器第二输入端N(反馈信号RFN)；所述有源双平衡混频器包括：八个背栅晶体管M1～M8；
第一、第三、第五和第七背栅晶体管M1、M3、M5、M7的源极作为有源双平衡混频器第一输出端，第二、第四、第六和第八背栅晶体管M2、M4、M6、M8的源极作为有源双平衡混频器第二输出端；
第一～第八背栅晶体管的背栅分别连接电源阵列；
第一～第八背栅晶体管的漏极分别连接电源阵列。
比较器，其输出端比较信号至时序控制逻辑单元；所述比较器包括：自动调零预放大器和动态比较器；
自动调零预放大器第一输入端和第四输入端连接公共电压Vcom，第二输入端作为比较器第一输入端P，第四输入端作为比较器第二输入端N；
自动调零预放大器第一输出端连接动态比较器第一输入端P，自动调零预放大器第二输出端连接动态比较器第二输入端N；动态比较器输出端作为该比较器输出端；
所述自动调零预放大器包括：第一～第六传输门TG1～TG6(各传送门由一个PMOS和一个NMOS管并联构成)、第一～第二电容C1～C2(例如4pF)和放大器，CLK1、CLK2表示不同时钟信号；
第一传输门TG1一端连接公共电压Vcom，另一端通过第一电容C1连接放大器第一输入端P；
第二传输门TG2一端作为比较器第一输入端P，另一端通过第一电容C1连接放大器第一输入端P；
第三传输门TG3一端作为比较器第二输入端N，另一端通过第二电容C2连接放大器第二输入端N；
第四传输门TG4一端连接公共电压Vcom，另一端通过第二电容C2连接放大器第二输入端N；
第五传输门TG5连接在放大器第一输入端P和放大器第二输出端之间；
第六传输门TG6连接在放大器第二输入端N和放大器第一输出端之间；
放大器第一输出端连接动态比较器第一输入端，放大器第二输出端连接动态比较器第二输入端，动态比较器输出端作为该比较器输出端；
时序控制逻辑单元(图中未显示)，其还接收时钟信号，其内部状态机按设计时钟周期依次产生脉冲，所述脉冲信号和比较器做逻辑判断后，产生电流源阵列控制总线信号。
第四实施例；
参考图1、图2结合图3所示，本发明提供一种本振泄露抑制电路，包括：
有源双平衡混频器，其第一输入端和第二输入端连接电流源阵列，电流源阵列输出端基带调整电流和背栅调整电流，其基带信号第一观测点(信号BBIP)和第三观测点(信号BBQP)连接比较器第一输入端P，其基带信号第二观测点(信号BBIN)和第四观测点(信号BBQN)连接比较器第二输入端N，其射频信号第一观测点连接比较器第一输入端P，其射频信号第二观测点连接比较器第二输入端N；其第一输出端还连接比较器第一输入端P(反馈信号RFP)，其第二输出端还连接比较器第二输入端N(反馈信号RFN)；所述有源双平衡混频器包括：八个背栅晶体管M1～M8；
第一、第三、第五和第七背栅晶体管M1、M3、M5、M7的源极作为有源双平衡混频器第一输出端，第二、第四、第六和第八背栅晶体管M2、M4、M6、M8的源极作为有源双平衡混频器第二输出端；
第一～第八背栅晶体管的背栅分别连接电源阵列；
第一～第八背栅晶体管的漏极分别连接电源阵列。
比较器，其输出端比较信号至时序控制逻辑单元；所述比较器包括：自动调零预放大器和动态比较器；
自动调零预放大器第一输入端和第四输入端连接公共电压Vcom，第二输入端作为比较器第一输入端P，第四输入端作为比较器第二输入端N；
自动调零预放大器第一输出端连接动态比较器第一输入端P，自动调零预放大器第二输出端连接动态比较器第二输入端N；动态比较器输出端作为该比较器输出端；
所述自动调零预放大器包括：第一～第六传输门TG1～TG6(各传送门由一个PMOS和一个NMOS管并联构成)、第一～第二电容C1～C2(例如4pF)和放大器，CLK1、CLK2表示不同时钟信号；
第一传输门TG1一端连接公共电压Vcom，另一端通过第一电容C1连接放大器第一输入端P；
第二传输门TG2一端作为比较器第一输入端P，另一端通过第一电容C1连接放大器第一输入端P；
第三传输门TG3一端作为比较器第二输入端N，另一端通过第二电容C2连接放大器第二输入端N；
第四传输门TG4一端连接公共电压Vcom，另一端通过第二电容C2连接放大器第二输入端N；
第五传输门TG5连接在放大器第一输入端P和放大器第二输出端之间；
第六传输门TG6连接在放大器第二输入端N和放大器第一输出端之间；
放大器第一输出端连接动态比较器第一输入端，放大器第二输出端连接动态比较器第二输入端，动态比较器输出端作为该比较器输出端；
时序控制逻辑单元(图中未显示)，其还接收时钟信号，其内部状态机按设计时钟周期依次产生脉冲，所述脉冲信号和比较器做与非判断后，产生电流源阵列控制总线信号；所述时序控制逻辑单元分为4组9位总线和8组5位总线；
电流源阵列包括9位二进制比例电流镜和6位二进制比例电流镜；9位二进制比例电流镜输出连接有源双平衡混频器基带信号，6位二进制比例电流镜输出连接有源双平衡混频器第一～第八背栅晶体管的背栅；
所述二进制比例电流镜对成分为2组9位二进制比例电流镜和2组6位二进制比例电流镜，每一个电流镜都有一个晶体管开关，晶体管开关与时序控制逻辑单元的总线相连接，每组电流镜按照基准、2的0次幂到2的高次幂(例如n次，n为大于1的自然数)的顺序依次按比例划分，每组电流镜的输出连接在一起，形成两相从-256～+255以及-32～+31的调节范围；
其中，定义晶体管沟道静态电流为BBI和BBQ，其校准观测信号为BBIP、BBIN、BBQP、BBQN，由4组9位二进制电流镜做补偿；
定义晶体管背栅静态电压为LOIP、LOIN、LOQP、LOQN，其校准观测信号为LOP、LON，由8组6位二进制电流镜做补偿，校准顺序为LOIP、LOIN、LOQP、LOQN、BBI、BBQ。
第五实施例；
本发明提供了一种具有上述第一实施例～第四实施例任意一项所述本振泄露抑制电路的直接上变频发射机，所述本振泄露抑制电路能用于现有技术中的任意一种直接上变频发射机中执行本振泄露抑制。
这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种本振泄露抑制电路，其特征在于，包括：
有源双平衡混频器，其第一输入端和第二输入端连接电流源阵列，其基带信号第一观测点和第三观测点连接比较器第一输入端，其基带信号第二观测点和第四观测点连接比较器第二输入端，其射频信号第一观测点连接比较器第一输入端，其射频信号第二观测点连接比较器第二输入端；
其第一输出端还连接比较器第一输入端，其第二输出端还连接比较器第二输入端；
比较器，其输出端比较信号至时序控制逻辑单元；
时序控制逻辑单元，其还接收时钟信号，其内部状态机按设计时钟周期依次产生脉冲，所述脉冲信号和比较器做逻辑判断后，产生电流源阵列控制总线信号。
2.如权利要求1所述的本振泄露抑制电路，其特征在于，所述有源双平衡混频器包括：八个背栅晶体管；
第一、第三、第五和第七背栅晶体管的源极作为有源双平衡混频器第一输出端，第二、第四、第六和第八背栅晶体管的源极作为有源双平衡混频器第二输出端；
第一～第八背栅晶体管的背栅分别连接电源阵列；
第一～第八背栅晶体管的漏极分别连接电源阵列。
3.如权利要求1所述的本振泄露抑制电路，其特征在于，所述比较器包括：自动调零预放大器和动态比较器；
自动调零预放大器第一输入端和第四输入端连接公共电压，第二输入端作为比较器第一输入端，第四输入端作为比较器第二输入端；
自动调零预放大器第一输出端连接动态比较器第一输入端，自动调零预放大器第二输出端连接动态比较器第二输入端；
动态比较器输出端作为该比较器输出端。
4.如权利要求3所述的本振泄露抑制电路，其特征在于，所述自动调零预放大器包括：第一～第六传输门、第一～第二电容和放大器；
第一传输门一端连接公共电压，另一端通过第一电容连接放大器第一输入端；
第二传输门一端作为比较器第一输入端，另一端通过第一电容连接放大器第一输入端；
第三传输门一端作为比较器第二输入端，另一端通过第二电容连接放大器第二输入端；
第四传输门一端连接公共电压，另一端通过第二电容连接放大器第二输入端；
第五传输门连接在放大器第一输入端和放大器第二输出端之间；
第六传输门连接在放大器第二输入端和放大器第一输出端之间。
5.如权利要求2所述的本振泄露抑制电路，其特征在于，所述电流源阵列包括9位二进制比例电流镜和6位二进制比例电流镜；
9位二进制比例电流镜输出连接有源双平衡混频器基带信号，6位二进制比例电流镜输出连接有源双平衡混频器第一～第八背栅晶体管的背栅。
6.如权利要求5所述的本振泄露抑制电路，其特征在于，
所述9位二进制比例电流镜与6位二进制比例电流镜,每一个电流镜都有一个晶体管开关，晶体管开关与时序控制逻辑单元的总线相连接，每组电流镜按照基准、2的0次幂到2的高次幂的顺序依次按比例划分，每组电流镜的输出连接在一起，形成两相从-256～+255以及-32～+31的调节范围。
7.如权利要求5所述的本振泄露抑制电路，其特征在于：
定义晶体管沟道静态电流为BBI和BBQ，其校准观测信号为BBIP、BBIN、BBQP、BBQN，由4组9位二进制电流镜做补偿；
定义晶体管背栅静态电压为LOIP、LOIN、LOQP、LOQN，其校准观测信号为LOP、LON，由8组6位二进制电流镜做补偿，校准顺序为LOIP、LOIN、LOQP、LOQN、BBI、BBQ。
8.如权利要求1所述的本振泄露抑制电路，其特征在于，所述时序控制逻辑单元分为4组9位总线和8组6位总线。
9.如权利要求8所述的本振泄露抑制电路，其特征在于：
所述时序控制逻辑单元的所述脉冲信号和比较器做与非判断后，产生电流源阵列控制总线信号。
10.一种具有权利要求1-9任意一项所述本振泄露抑制电路的直接上变频发射机。
CN202110517779.4A 2021-05-12 2021-05-12 本振泄露抑制电路和直接上变频发射机 Active CN113300674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110517779.4A CN113300674B (zh) 2021-05-12 2021-05-12 本振泄露抑制电路和直接上变频发射机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110517779.4A CN113300674B (zh) 2021-05-12 2021-05-12 本振泄露抑制电路和直接上变频发射机

Publications (2)

Publication Number Publication Date
CN113300674A CN113300674A (zh) 2021-08-24
CN113300674B true CN113300674B (zh) 2023-08-22

Family

ID=77321520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110517779.4A Active CN113300674B (zh) 2021-05-12 2021-05-12 本振泄露抑制电路和直接上变频发射机

Country Status (1)

Country Link
CN (1) CN113300674B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262243A (zh) * 2007-02-16 2008-09-10 联发科技股份有限公司 具有自我载波泄露校正机制的混频器及载波泄露校正方法
CN101803180A (zh) * 2007-09-14 2010-08-11 高通股份有限公司 具有高输出功率准确性和低本地振荡器泄漏的混频器
CN104104333A (zh) * 2014-07-16 2014-10-15 广州润芯信息技术有限公司 一种无源混频器及其控制方法
CN104883203A (zh) * 2015-06-09 2015-09-02 珠海市杰理科技有限公司 射频收发机及其射频本振泄漏抑制装置
CN207021967U (zh) * 2017-05-26 2018-02-16 安徽四创电子股份有限公司 一种s波段上变频单元
CN212726995U (zh) * 2020-09-08 2021-03-16 武汉能钠智能装备技术股份有限公司 射频信号变频处理电路及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262243A (zh) * 2007-02-16 2008-09-10 联发科技股份有限公司 具有自我载波泄露校正机制的混频器及载波泄露校正方法
CN101803180A (zh) * 2007-09-14 2010-08-11 高通股份有限公司 具有高输出功率准确性和低本地振荡器泄漏的混频器
CN104104333A (zh) * 2014-07-16 2014-10-15 广州润芯信息技术有限公司 一种无源混频器及其控制方法
CN104883203A (zh) * 2015-06-09 2015-09-02 珠海市杰理科技有限公司 射频收发机及其射频本振泄漏抑制装置
CN207021967U (zh) * 2017-05-26 2018-02-16 安徽四创电子股份有限公司 一种s波段上变频单元
CN212726995U (zh) * 2020-09-08 2021-03-16 武汉能钠智能装备技术股份有限公司 射频信号变频处理电路及装置

Also Published As

Publication number Publication date
CN113300674A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
Der et al. A 2-GHz CMOS image-reject receiver with LMS calibration
US7859270B2 (en) Method for correcting differential output mismatch in a passive CMOS mixer circuit
US8385475B2 (en) Calibration-free local oscillator signal generation for a harmonic-rejection mixer
US7421259B2 (en) RF mixer with high local oscillator linearity using multiple local oscillator phases
EP2033305B1 (en) Mixer circuit and method to operate this mixer circuit
Bechthum et al. A wideband RF mixing-DAC achieving IMD<-82 dBc up to 1.9 GHz
US9712113B2 (en) Local oscillator paths
EP3176946B1 (en) Low noise transconductance amplifiers
US10892935B2 (en) Digitally-intensive transmitter having wideband, linear, direct-digital RF modulator
JP2009510841A (ja) 混合器オフセットを較正するための装置及び方法
CN113300674B (zh) 本振泄露抑制电路和直接上变频发射机
US11705932B2 (en) Circuits for intermediate-frequency-filterless, double-conversion receivers
US20150236727A1 (en) Transmission apparatus and transmission method
US20050265480A1 (en) Mixer with clock resynchronization and method therefor
US7042272B2 (en) Transconductance amplifier with substantially constant resistance and mixer using same
US20050266821A1 (en) Low distortion quadrature mixer and method therefor
CN210839535U (zh) 电子设备
Oswald et al. Dual tone and modem frequency generator with on-chip filters and voltage reference
CN114629441A (zh) 一种接收机无源下混频器抑制谐波的校正方法
KR100666701B1 (ko) 수동 주파수 변환기 및 이의 주파수 변환방법
Nejdel et al. A 0.7–3.7 GHz six phase receiver front-end with third order harmonic rejection
Mamgain et al. A harmonic cancellation-based high-frequency on-chip sinusoidal signal generator with calibration using a coarse-fine delay cell
Liu et al. A wideband RF receiver with extended statistical element selection based harmonic rejection calibration
Ghadiri Sadrabadi A Discrete-Time Technique for Linearity Enhancement of Wideband Receivers
Shi et al. A Fully‐Integrated Low‐Power Analog Front‐End for ZigBee Transmitter Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230419

Address after: 518126, 2nd Floor, Building D, Suojia Science and Technology Park, Sanwei Community, Hangcheng Street, Bao'an District, Shenzhen City, Guangdong Province

Applicant after: SHENZHEN SHENJINGDIAN TECHNOLOGY CO.,LTD.

Address before: 201203 5th floor, building 12, 399 Keyuan Road, Pudong New Area, Shanghai

Applicant before: SHANGHAI BWAVE TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant