CN113299808A - 一种led芯片及其制备方法 - Google Patents

一种led芯片及其制备方法 Download PDF

Info

Publication number
CN113299808A
CN113299808A CN202110757390.7A CN202110757390A CN113299808A CN 113299808 A CN113299808 A CN 113299808A CN 202110757390 A CN202110757390 A CN 202110757390A CN 113299808 A CN113299808 A CN 113299808A
Authority
CN
China
Prior art keywords
layer
substrate
led chip
ohmic contact
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110757390.7A
Other languages
English (en)
Other versions
CN113299808B (zh
Inventor
赵鹏
徐洲
马英杰
蔡和勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN202110757390.7A priority Critical patent/CN113299808B/zh
Publication of CN113299808A publication Critical patent/CN113299808A/zh
Application granted granted Critical
Publication of CN113299808B publication Critical patent/CN113299808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请实施例公开了一种LED芯片及其制备方法，该LED芯片为反极性LED芯片，包括第一衬底和位于第一衬底表面的叠层结构，该叠层结构沿背离第一衬底的方向包括：欧姆接触层、发光层和介质层，发光层位于欧姆接触层背离第一衬底的表面上，发光层中与欧姆接触层接触的第一型半导体层包括沿背离第一衬底的方向依次排布的第一子层和第二子层，且第一子层的掺杂浓度大于第二子层的掺杂浓度，即第一子层为重掺杂层；欧姆接触层和第一子层组成的叠层具有凹槽，该凹槽贯穿欧姆接触层，并至少贯穿部分第一子层，以减少重掺杂的第一子层对光的吸收，并且，填充所述凹槽的介质层对光的吸收小于第一子层对光的吸收，从而提高该反极性LED芯片的发光亮度。

Description

一种LED芯片及其制备方法
技术领域
本申请涉及发光二极管技术领域，尤其涉及一种LED芯片及其制备方法。
背景技术
随着半导体技术的发展，发光二极管(Light-Emitting Diode，LED)已经广泛地应用于我们生产和生活中的各个领域。常规正极性LED芯片的制备方法是直接在GaAs衬底上生长外延层，但由于GaAs衬底对光的吸收较大，导致正极性LED芯片的发光效率较低，因此，反极性LED芯片应运而生。反极性LED芯片的制备方法是先在GaAs衬底上生长外延层，然后将外延层背离GaAs衬底的表面与硅、锗、蓝宝石等衬底键合，再将吸光较大的GaAs衬底去除，实现衬底转移，从而使得反极性LED芯片较正极性LED芯片的发光效率更高。
然而，目前行业内反极性LED芯片的发光亮度仍较低，因此，如何提高反极性LED芯片的发光亮度，成为本领域技术人员亟待解决的技术问题。
发明内容
为解决上述技术问题，本申请实施例提供了一种LED芯片及其制备方法，以提高反极性LED芯片的发光亮度。
为实现上述目的，本申请实施例提供了如下技术方案：
一种LED芯片，包括：第一衬底和位于所述第一衬底表面且与所述第一衬底键合连接的叠层结构；其中，所述叠层结构沿背离所述第一衬底的方向包括：
欧姆接触层；
发光层，所述发光层位于所述欧姆接触层背离所述第一衬底的表面上，包括沿背离所述第一衬底的方向依次排布的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述第一型半导体层包括沿背离所述第一衬底的方向依次排布的第一子层和第二子层，且所述第一子层的掺杂浓度大于所述第二子层的掺杂浓度；所述欧姆接触层和所述第一子层组成的叠层具有凹槽，所述凹槽贯穿所述欧姆接触层，并至少贯穿部分所述第一子层；
介质层，所述介质层填充所述凹槽，且所述介质层对光的吸收小于所述第一子层对光的吸收。
可选的，所述欧姆接触层为氧化铟锡ITO层或氧化铟锌IZO层。
可选的，所述叠层结构还包括：位于所述第一衬底和所述欧姆接触层之间以及位于所述第一衬底和所述介质层之间的第一反射镜层。
可选的，所述第一反射镜层为氧化铟锡ITO层或氧化铟锌IZO层。
可选的，所述叠层结构还包括：位于所述第一衬底和所述第一反射镜层之间的第二反射镜层。
可选的，所述第二反射镜层为银金合金层。
可选的，所述介质层为SiO2层、MgF2层或Al2O3层。
一种LED芯片的制备方法，包括：
提供第一衬底和第二衬底；
在所述第二衬底上形成叠层结构，所述叠层结构包括发光层、欧姆接触层和介质层，所述叠层结构的形成过程包括：
在所述第二衬底上形成所述发光层，所述发光层包括沿背离所述第二衬底的方向依次排布的第二型半导体层、多量子阱有源层和第一型半导体层，其中，所述第一型半导体层包括沿背离所述第二衬底的方向依次排布的第二子层和第一子层，且所述第一子层的掺杂浓度大于所述第二子层的掺杂浓度；
在所述发光层上形成欧姆接触层；
对所述欧姆接触层和所述第一子层组成的叠层进行刻蚀，在该叠层中形成凹槽，所述凹槽贯穿所述欧姆接触层，并至少贯穿部分所述第一子层；
形成介质层，所述介质层填充所述凹槽；
从所述叠层结构背离所述第二衬底的一侧，将所述叠层结构键合至所述第一衬底上，并去除所述第二衬底，实现衬底转移。
可选的，该方法在形成所述叠层结构时，还包括：
在所述欧姆接触层和所述介质层上形成第一反射镜层，并对所述第一反射镜层的表面进行抛光。
可选的，该方法在形成所述叠层结构时，还包括：
在所述第一反射镜层上形成第二反射镜层。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的LED芯片，包括：第一衬底和位于所述第一衬底表面且与所述第一衬底键合连接的叠层结构，该LED芯片为反极性LED芯片；其中，所述叠层结构沿背离所述第一衬底的方向包括：欧姆接触层、发光层和介质层，所述发光层位于所述欧姆接触层背离所述第一衬底的表面上，包括沿背离所述第一衬底的方向依次排布的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述第一型半导体层包括沿背离所述第一衬底的方向依次排布的第一子层和第二子层，且所述第一子层的掺杂浓度大于所述第二子层的掺杂浓度，即所述第一子层为重掺杂层；所述欧姆接触层和所述第一子层组成的叠层具有凹槽，所述凹槽贯穿所述欧姆接触层，并至少贯穿部分所述第一子层，即在蚀刻所述欧姆接触层时，也蚀刻至少部分所述第一子层，以减少重掺杂的第一子层对光的吸收，并且，所述介质层填充所述凹槽，且所述介质层对光的吸收小于所述第一子层对光的吸收，从而提高该反极性LED芯片的发光亮度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的LED芯片的结构示意图；
图2为本申请另一个实施例所提供的LED芯片的结构示意图；
图3为本申请又一个实施例所提供的LED芯片的结构示意图；
图4为本申请再一个实施例所提供的LED芯片的结构示意图；
图5为本申请又一个实施例所提供的LED芯片的结构示意图；
图6为本申请一个实施例所提供的LED芯片的制备方法的流程示意图；
图7为本申请一个实施例所提供的LED芯片的制备方法中，叠层结构的形成流程示意图；
图8(a)-图8(e)为本申请一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图9(a)-图9(b)为本申请另一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图10(a)-图10(b)为本申请又一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图11为本申请再一个实施例所提供的LED芯片的制备方法中，对叠层结构背离第一衬底的表面进行粗化处理后形成的LED芯片的结构示意图。
具体实施方式
正如背景技术部分所述，如何提高反极性LED芯片的发光亮度，成为本领域技术人员亟待解决的技术问题。
发明人研究发现，目前行业内反极性LED芯片的发光层通常包括层叠的N型半导体层、多量子阱有源层和P型半导体层，其中，P型半导体层沿背离多量子阱有源层的方向依次包括P型限制层和P型窗口层，P型窗口层和欧姆接触层形成欧姆接触，以便于形成P电极。为了使得P型窗口层和欧姆接触层形成良好的欧姆接触，P型窗口层靠近欧姆接触层的表层通常为重掺杂层，然而，该重掺杂层对光的吸收明显，这是导致反极性LED芯片发光亮度较低的一个重要原因。
基于上述研究的基础上，本申请实施例提供了一种LED芯片及其制备方法，该LED芯片包括：第一衬底和位于所述第一衬底表面且与所述第一衬底键合连接的叠层结构，该LED芯片为反极性LED芯片；其中，所述叠层结构沿背离所述第一衬底的方向包括：欧姆接触层、发光层和介质层，所述发光层位于所述欧姆接触层背离所述第一衬底的表面上，包括沿背离所述第一衬底的方向依次排布的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述第一型半导体层包括沿背离所述第一衬底的方向依次排布的第一子层和第二子层，且所述第一子层的掺杂浓度大于所述第二子层的掺杂浓度，即所述第一子层为重掺杂层；所述欧姆接触层和所述第一子层组成的叠层具有凹槽，所述凹槽贯穿所述欧姆接触层，并至少贯穿部分所述第一子层，即在蚀刻所述欧姆接触层时，也蚀刻至少部分所述第一子层，以减少重掺杂的第一子层对光的吸收，并且，所述介质层填充所述凹槽，且所述介质层对光的吸收小于所述第一子层对光的吸收，从而提高该反极性LED芯片的发光亮度。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请实施例提供了一种LED芯片，如图1所示，该LED芯片包括：第一衬底100和位于所述第一衬底100表面且与所述第一衬底100键合连接的叠层结构200；其中，所述叠层结构200沿背离所述第一衬底100的方向包括：
欧姆接触层10；
发光层20，所述发光层20位于所述欧姆接触层10背离所述第一衬底100的表面上，包括沿背离所述第一衬底100的方向依次排布的第一型半导体层21、多量子阱有源层22和第二型半导体层23，其中，所述第一型半导体层21包括沿背离所述第一衬底100的方向依次排布的第一子层211和第二子层212，且所述第一子层211的掺杂浓度大于所述第二子层212的掺杂浓度；所述欧姆接触层10和所述第一子层211组成的叠层具有凹槽，所述凹槽贯穿所述欧姆接触层10，并至少贯穿部分所述第一子层211；
介质层30，所述介质层30填充所述凹槽，且所述介质层30对光的吸收小于所述第一子层211对光的吸收。
需要说明的是，本申请实施例所提供的LED芯片中，所述叠层结构200和所述第一衬底100是键合连接的，具体的，所述叠层结构200是先在其他衬底如GaAs衬底上生长完成后，再与所述第一衬底100键合连接，转移到所述第一衬底100上的，即该LED芯片为反极性LED芯片。
还需要说明的是，所述叠层结构200靠近所述第一衬底100的一侧为所述欧姆接触层10和所述介质层30，即所述欧姆接触层10和所述介质层30同时和所述第一衬底100键合连接。
可选的，所述第一衬底100可以为硅衬底、锗衬底或蓝宝石衬底等，但本申请对此并不做限定，具体视情况而定。
可选的，所述第一型半导体层21为P型半导体层，所述第二型半导体层23为N型半导体层，但本申请对此并不做限定，具体视情况而定。
需要说明的是，为了使得所述第一型半导体层21和所述欧姆接触层10形成良好的欧姆接触，所述第一型半导体层21中的第一子层211(即所述第一型半导体层21靠近所述欧姆接触层10的部分)的掺杂浓度大于其第二子层212(即所述第一型半导体层21远离所述欧姆接触层10的部分)的掺杂浓度，即所述第一子层211为重掺杂层。可选的，所述第一子层211的掺杂浓度为2×1018cm-3，但本申请对此并不做限定，具体视情况而定。
具体的，在本申请的一个实施例中，所述第一型半导体层21为P型半导体层，该P型半导体层21沿背离所述多量子阱有源层22的方向依次包括P型限制层和P型窗口层，所述P型限制层与所述多量子阱有源层22接触，以向所述多量子阱有源层22提供空穴，并将电子空穴对限制在所述多量子阱有源层22中进行复合发光，所述P型窗口层与所述欧姆接触层10形成欧姆接触，并进行P面的电流扩展，其中，所述P型窗口层靠近所述欧姆接触层10的表层为所述第一子层211，该层为重掺杂层，所述P型窗口层除所述第一子层211以外的部分和所述P型限制层组成所述第二子层212。
还需要说明的是，所述凹槽至少贯穿部分所述第一子层211，即所述凹槽可以贯穿所述第一子层211的一部分，也可以贯穿整个所述第一子层211，如图1所示，还可以贯穿所述第一子层211后，继续贯穿部分所述第二子层212，本申请对此并不做限定，具体视情况而定。可以理解的是，在实际工艺中，当刻蚀整个所述第一子层211时，可能会刻蚀掉一小部分所述第二子层212，即所述凹槽贯穿整个所述第一子层211时，还会继续贯穿一小部分所述第二子层212，形成如图2所示的LED芯片结构。
再需要说明的是，本申请对所述凹槽的形状及数量并不做限定，所述凹槽可以是正梯形、倒梯形以及矩形等形状，且所述凹槽可以是一个或多个，具体视情况而定。
可选的，所述介质层30可以为SiO2层、MgF2层或Al2O3层，但本申请对此并不做限定，所述介质层30也可以是其他对光吸收较少或不吸光的材料，具体视情况而定。
由前述已知，所述第一子层211作为重掺杂层对光的吸收明显，这是导致反极性LED芯片发光亮度较低的一个重要原因，为此，本申请实施例所提供的LED芯片，继续如图1和图2所示，在蚀刻所述欧姆接触层10时，也蚀刻至少部分所述第一子层211，从而在所述欧姆接触层10和所述第一子层211组成的叠层中形成所述凹槽，所述凹槽贯穿所述欧姆接触层10，并至少贯穿部分所述第一子层211，以减少重掺杂的第一子层211对光的吸收，并且，填充所述凹槽的介质层30对光的吸收小于所述第一子层211对光的吸收，从而提高该反极性LED芯片的发光亮度。
在上述实施例的基础上，发明人进一步研究发现，现有的反极性LED芯片，通常在其发光层的P型窗口层蒸镀AuZn或AuBe来做欧姆接触层，但AuZn或AuBe也对光的吸收明显，这是导致反极性LED芯片发光亮度较低的另一个重要原因。并且，由于蒸镀的AuZn或AuBe在P型窗口层扩散而形成欧姆接触，因此，在LED芯片后续的使用过程中，AuZn或AuBe会继续扩散而导致LED芯片的可靠性变差。
为此，在上述实施例的基础上，在本申请的一个实施例中，所述欧姆接触层10不再采用AuZn或AuBe，而是为氧化铟锡ITO层或氧化铟锌IZO层，利用吸光很少的氧化铟锡ITO层或氧化铟锌IZO层作为所述欧姆接触层10，摒弃了现有技术中利用吸光明显的AuZn或AuBe作为欧姆接触层的设计，从而减少所述欧姆接触层10对光的吸收，进一步提高所述LED芯片的发光亮度；并且，利用氧化铟锡ITO层或氧化铟锌IZO层作为欧姆接触层不会像现有技术中利用AuZn或AuBe作为欧姆接触层那样在所述第一子层211扩散，从而提高所述LED芯片的可靠性。
进一步地，考虑到所述多量子阱有源层22发出的光也会射向所述第一衬底100的方向，但所述LED芯片的出光面为所述第二型半导体层23背离所述第一衬底100的表面，而且，所述介质层30填充所述凹槽后，所述欧姆接触层10和所述介质层30靠近所述第一衬底100的表面可能不平整，如图2所示，这样不利于对所述多量子阱层22发出的射向所述第一衬底100方向的光进行反射，因此，在上述实施例的基础上，在本申请的一个实施例中，如图3所示，所述叠层结构200还包括：位于所述第一衬底100和所述欧姆接触层10之间以及位于所述第一衬底100和所述介质层30之间的第一反射镜层40。
需要说明的是，在本实施例中，所述叠层结构200靠近所述第一衬底100的一侧为所述第一反射镜层40，此时，所述第一反射镜层40和所述第一衬底100键合连接。
由此可见，本申请实施例所提供的LED芯片，通过在所述第一衬底100和所述欧姆接触层10之间以及所述第一衬底100和所述介质层30之间增加所述第一反射镜层40，使得所述多量子阱有源层22发出的射向所述第一衬底100方向的光可以被所述第一反射镜层40所反射，从而向所述第二型半导体层23背离所述第一衬底22的方向射出，进一步提高所述LED芯片的发光亮度，也可以提高所述LED芯片的出光效率。并且，所述第一反射镜层40靠近所述第一衬底100的表面可以是平整的表面，如经过抛光的表面，因此，可以通过提高所述第一反射镜层40靠近所述第一衬底100表面的平整度，来提高所述第一反射镜层40对所述多量子阱层22发出的射向所述第一衬底100方向的光的反射。
可选的，在本申请的一个实施例中，所述第一反射镜层40为氧化铟锡ITO层或氧化铟锌IZO层。但本申请对此并不做限定，所述第一反射镜层40也可以是其他对光的反射率较高的材料，具体视情况而定。
需要说明的是，在上述实施例中，虽然通过增加所述第一反射镜层40，使得所述多量子阱有源层22发出的射向所述第一衬底100方向的光可以被所述第一反射镜层40所反射，但仍有部分光会被所述第一反射镜层40所透射，即仍有光会透过所述第一反射镜层40射向所述第一衬底100的方向。
为进一步提高对所述多量子阱有源层22发出的射向所述第一衬底100方向的光的反射，在上述实施例的基础上，在本申请的一个实施例中，如图4所示，所述叠层结构200还包括：位于所述第一衬底100和所述第一反射镜层40之间的第二反射镜层50，以对从所述第一反射镜层40透过的射向所述第一衬底100方向的光进行反射，向所述第二型半导体层23背离所述第一衬底22的方向射出，从而进一步提高所述LED芯片的发光亮度以及出光效率。
可选的，在本申请的一个实施例中，所述第二反射镜层50为银金合金层。但本申请对此并不做限定，所述第二反射镜层50也可以是其他对光的反射率较高的材料，具体视情况而定。
需要说明的是，在本实施例中，所述叠层结构200靠近所述第一衬底100的一侧为所述第二反射镜层50，此时，所述第二反射镜层40和所述第一衬底100键合连接。
还需要说明的是，所述第二反射镜层50可以既作为反射镜层，对透过所述第一反射镜层40射向所述第一衬底100方向的光进行反射，也作为键合层和所述第一衬底100键合连接。但本申请对此并不做限定，在本申请的其他实施例中，所述第二反射镜层50也可以只作为反射镜层，而通过其他键合层和所述第二衬底100键合连接，具体视情况而定。
由此可见，本申请实施例所提供的LED芯片，通过在所述第一衬底100和所述欧姆接触层10之间以及所述第一衬底100和所述介质层30之间增加所述第一反射镜层40和所述第二反射镜层50，使得所述多量子阱层22发出的射向所述第一衬底100方向的光先被所述第一反射镜层40所反射，进而透过所述第一反射镜层40射向所述第一衬底100方向的光再被所述第二反射镜层50所反射，大大提高所述LED芯片的发光亮度以及出光效率。
在上述任一实施例的基础上，在本申请的一个实施例中，如图5所示，所述叠层结构200背离所述第一衬底100的表面为粗化表面，即所述第二型半导体层23背离所述第一衬底100的表面为粗化表面，以提高所述LED芯片的外量子效率。
具体的，在本申请的一个实施例中，所述第二型半导体层23为N型半导体层，该N型半导体层23沿背离所述多量子阱有源层22的方向依次包括N型限制层和N型粗化层，其中，所述N型限制层与所述多量子阱有源层22接触，以向所述多量子阱有源层22提供电子，并将电子空穴对限制在所述多量子阱有源层22中进行复合发光，所述N型粗化层用于形成粗化表面，以提高所述LED芯片的外量子效率。
在上述任一实施例的基础上，在本申请的一个实施例中，可参考图1-6所示，所述LED芯片还包括：
位于所述第一衬底100背离所述叠层结构200表面的第一电极300，和位于所述叠层结构200背离所述第一衬底100表面的第二电极400。
本申请实施例还提供了一种LED芯片的制备方法，如图6所示，该方法包括：
S1：提供第一衬底100和第二衬底110，其中，所述第二衬底110用于生长所述LED芯片的外延结构，以便于后续将生长完成的所述LED芯片的外延结构转移到所述第一衬底100上。
可选的，所述第一衬底100可以为硅衬底、锗衬底或蓝宝石衬底等，但本申请对此并不做限定，具体视情况而定。
可选的，所述第二衬底110可以为GaAs衬底，但本申请对此并不做限定，具体视情况而定。
S2：在所述第二衬底110上形成叠层结构200，所述叠层结构200包括发光层20、欧姆接触层10和介质层30，如图7所示，所述叠层结构200的形成过程包括：
S21：在所述第二衬底110上形成所述发光层20，如图8(a)所示，所述发光层20包括沿背离所述第二衬底110的方向依次排布的第二型半导体层23、多量子阱有源层22和第一型半导体层21，其中，所述第一型半导体层21包括沿背离所述第二衬底110的方向依次排布的第二子层212和第一子层211，且所述第一子层211的掺杂浓度大于所述第二子层212的掺杂浓度，即所述第一子层211为重掺杂层，以便于后续在所述发光层20上形成欧姆接触层时，和该欧姆接触层形成良好的欧姆接触。可选的，所述第一子层211的掺杂浓度为2×1018cm-3，但本申请对此并不做限定，具体视情况而定。
可选的，所述第一型半导体层21为P型半导体层，所述第二型半导体层23为N型半导体层，但本申请对此并不做限定，具体视情况而定。
具体的，在本申请的一个实施例中，所述第二衬底110为GaAs衬底，继续如图8(a)所示，采用金属有机化合物化学气相沉积(Metal-organic Chemical Vapor Deposition)在该GaAs衬底上依次沉积N型粗化层、N型限制层、多量子阱有源层、P型限制层和P型窗口层，其中，所述N型粗化层和所述N型限制层组成所述第二型半导体层23，所述P型限制层和所述P型窗口层组成所述第一型半导体层21，所述P型窗口层的表层为所述第一子层211，所述P型窗口层除所述第一子层211以外的部分和所述P型限制层组成所述第二子层212。
S22：在所述发光层20上形成欧姆接触层10，如图8(b)所示。
具体的，首先采用丙酮、异丙醇、去离子水等方式清洗所述发光层20的表面，即清洗所述第一子层211的表面；
在此基础上，可选的，在本申请的一个实施例中，在所述第一子层211上蒸镀AuZn或AuBe形成所述欧姆接触层10，但发明人研究发现，AuZn或AuBe也对光的吸收明显，这是导致反极性LED芯片发光亮度较低的另一个重要原因。并且，由于蒸镀的AuZn或AuBe在所述第一子层211内扩散而形成欧姆接触，因此，在LED芯片后续的使用过程中，AuZn或AuBe会继续扩散而导致LED芯片的可靠性变差。
为此，在本申请的另一个实施例中，在所述第一子层211上蒸镀氧化铟锡ITO层或氧化铟锌IZO层形成所述欧姆接触层10，在本实施例中，利用吸光很少的氧化铟锡ITO层或氧化铟锌IZO层作为所述欧姆接触层10，摒弃了吸光明显的AuZn或AuBe作为欧姆接触层的设计，从而减少所述欧姆接触层10对光的吸收，进一步提高所述LED芯片的发光亮度；并且，利用氧化铟锡ITO层或氧化铟锌IZO层作为欧姆接触层不会像利用AuZn或AuBe作为欧姆接触层那样在所述第一子层211内扩散，从而提高所述LED芯片的可靠性。
可选的，所述欧姆接触层10的厚度取值范围为100nm-400nm，包括端点值，但本申请对此并不做限定，具体视情况而定。
S23：对所述欧姆接触10和所述第一子层211组成的叠层进行刻蚀，在该叠层中形成凹槽，所述凹槽贯穿所述欧姆接触层10，并至少贯穿部分所述第一子层211，如图8(c)所示。
具体的，首先，在所述欧姆接触层10背离所述第二衬底110的表面旋涂光刻胶，曝光，显影制作出所述凹槽的图形；然后，采用酸性溶液腐蚀裸露部分的所述欧姆接触层10和所述第一子层211组成的叠层，继续如图8(c)所示。可选的，在本实施例中，采用的酸性溶液可以为盐酸(HCl)，但本申请对此并不做限定，具体视情况而定。
需要说明的是，所述凹槽至少贯穿部分所述第一子层211，即所述凹槽可以贯穿所述第一子层211的一部分，也可以贯穿整个所述第一子层211，还可以贯穿所述第一子层211后，继续贯穿部分所述第二子层212，本申请对此并不做限定，具体视情况而定。可以理解的是，在实际工艺中，当刻蚀整个所述第一子层211时，可能会刻蚀掉一小部分所述第二子层212，即所述凹槽贯穿整个所述第一子层211时，还会继续贯穿一小部分所述第二子层212，形成如图8(c)所示的LED芯片结构。
还需要说明的是，如果在所述欧姆接触层10背离所述第二衬底110的表面旋涂正性光刻胶，可以理解的是，S23形成的所述凹槽的形状继续如图8(c)所示，为倒梯形；如果在所述欧姆接触层10背离所述第二衬底110的表面旋涂负性光刻胶，可以理解的是，S23形成的所述凹槽的形状应为正梯形，但本申请对所述凹槽的形状并不做限定，所述凹槽的形状也可以是矩形等其他形状，具体视情况而定。并且，本申请对所述凹槽的数量并不做限定，所述凹槽可以是一个或多个，具体视情况而定。
S24：形成介质层30，所述介质层30填充所述凹槽，如图8(d)所示。
可选的，所述介质层30可以为SiO2层、MgF2层或Al2O3层，但本申请对此并不做限定，所述介质层30也可以是其他对光吸收较少或不吸光的材料，具体视情况而定。
具体的，在如图8(c)所示LED芯片结构的基础上，首先，整面沉积SiO2来做介质层30，其中，所述介质层30的厚度取值范围为100nm-400nm，包括端点值，但本申请对此并不做限定，只要所述介质层30的厚度大于所述欧姆接触层10，且能够填充所述凹槽即可；
然后，再旋涂光刻胶，曝光，显影制作出所述介质层30的图形；
其次，选用腐蚀液，按照所述介质层30的图形蚀刻SiO2层，形成如图8(d)所示LED芯片结构中的介质层30，可选的，采用的腐蚀液选用氟化铵腐蚀液，但本申请对此并不做限定，具体视情况而定。
S3：从所述叠层结构200背离所述第二衬底110的一侧，将所述叠层结构200键合至所述第一衬底100上，并去除所述第二衬底110，实现衬底转移，得到如图8(e)所示的LED芯片结构。
需要说明的是，在本实施例中，所述叠层结构200背离所述第二衬底110的一侧为所述欧姆接触层10和所述介质层30，将所述叠层结构200键合至所述第一衬底100上时，是将所述欧姆接触层10和所述介质层30背离所述第二衬底110的一侧键合至所述第一衬底100上，并去除所述第二衬底110，实现衬底转移的。
还需要说明的是，在实际应用中，所述第二衬底110为临时衬底，为了确保所述叠层结构200在所述第二衬底110上生长时，和所述第二衬底110晶格匹配，并在去除所述第二衬底110时，不会影响所述叠层结构200，该方法在形成所述叠层结构200之前，还包括：
在所述第二衬底110上形成缓冲层和腐蚀截止层。
其中，所述缓冲层起到晶格缓冲的作用，以便于在所述第二衬底110上形成所述叠层结构200时，尤其是在形成所述叠层结构200中的多量子阱有源层22时，使得所述多量子阱有源层22和所述第二衬底110晶格匹配，所述多量子阱有源层22的长晶质量较好，从而提高所述LED芯片的发光效率；
在进行衬底置换时，利用腐蚀液腐蚀到所述腐蚀截止层，以去除所述第二衬底110，而不会影响所述叠层结构200。
具体的，在本申请的一个实施例中，所述第二衬底110为GaAs衬底，所述缓冲层为GaAs缓冲层，所述腐蚀截止层为GaAs腐蚀截止层。
考虑到在实际应用中，所述第二型半导体层23也需要形成欧姆接触，以便于形成和所述第二型半导体层23相对应的电极，因此，该方法在形成所述叠层结构200之前，还包括：在所述GaAs腐蚀截止层上形成GaAs欧姆接触层，该GaAs欧姆接触层和所述第二型半导体层23形成良好的欧姆接触。
进一步地，考虑到所述多量子阱有源层22发出的光也会射向所述第一衬底100的方向，但所述LED芯片的出光面为所述第二型半导体23背离所述第一衬底100的表面，而且，所述介质层30填充所述凹槽后，所述欧姆接触层10和所述介质层30靠近所述第一衬底100的表面可能不平整，如图8(e)所示，这样不利于对所述多量子阱层22发出的射向所述第一衬底100方向的光进行反射，因此，在上述实施例的基础上，在本申请的一个实施例中，继续如图7所示，该方法在形成所述叠层结构200时，还包括：
S25：在所述欧姆接触层10和所述介质层30上形成第一反射镜层40，并对所述第一反射镜层40的表面进行抛光，如图9(a)所示。
可选的，在本申请的一个实施例中，所述第一反射镜层40为氧化铟锡ITO层或氧化铟锌IZO层。但本申请对此并不做限定，所述第一反射镜层40也可以是其他对光的反射率较高的材料，具体视情况而定。
具体的，在图8(d)所示的LED芯片结构的基础上，在所述欧姆接触层10和所述介质层30背离所述第二衬底110的表面整面溅射氧化铟锡ITO或氧化铟锌IZO，得到如图9(a)所示LED芯片结构中的第一反射镜层40，以保证所述第一反射镜40的高致密性，提高所述第一反射镜层40对光的反射。但本申请对此并不做限定，在本申请的其他实施例中，所述第一反射镜层40也可以通过蒸镀等其他工艺得到，具体视情况而定。不过溅射工艺相比于蒸镀工艺，所形成的第一反射镜层40膜质更加致密，颗粒度更高，更加有益于所述第一反射镜层40对光的反射。
然后，对所述第一反射镜层40的表面进行抛光，具体的，可以采用化学机械抛光(ChemicalMechanicalPolishing，CMP)机台对所述第一反射镜层40的表面进行抛光，从而提高所述第一反射镜层40背离所述第二衬底110表面的平整度，即提高所述第一反射镜层40靠近所述第一衬底100表面的平整度，进一步提高所述第一反射镜层40对光的反射。
可选的，对所述第一反射镜层40进行抛光时采用的抛光液为蓝宝石抛光液，粒径3μm，但本申请对此并不做限定，具体视情况而定。
可选的，所述第一反射镜层40的厚度取值范围为200nm-1000nm，包括端点值，但本申请对此并不做限定，具体视情况而定。
需要说明的是，在本实施例中，所述叠层结构200背离所述第二衬底110的一侧为所述第一反射镜层40，将所述叠层结构200键合至所述第一衬底100上时，是将所述第一反射镜层40键合至所述第一衬底100上，并去除所述第二衬底110，实现衬底转移的，从而得到如图9(b)所示的LED芯片结构。
由此可见，本申请实施例提供的制备方法所形成的LED芯片，即如图9(b)所示，通过在所述第一衬底100和所述欧姆接触层10之间以及所述第一衬底100和所述介质层30之间增加所述第一反射镜层40，使得所述多量子阱有源层22发出的射向所述第一衬底100方向的光可以被所述第一反射镜层40所反射，从而向所述第二型半导体层23背离所述第一衬底22的方向射出，进一步提高所述LED芯片的发光亮度，也可以提高所述LED芯片的出光效率。并且，所述第一反射镜层40靠近所述第一衬底100的表面为经过抛光的表面，平整度较高，因此，可进一步提高所述第一反射镜层40对所述多量子阱层22发出的射向所述第一衬底100方向的光的反射。
需要说明的是，在上述实施例中，虽然通过增加所述第一反射镜层40，使得所述多量子阱有源层22发出的射向所述第一衬底100方向的光可以被所述第一反射镜层40所反射，但仍有部分光会被所述第一反射镜层40所透射，即仍有光会透过所述第一反射镜层40射向所述第一衬底100的方向。
为进一步提高对所述多量子阱有源层22发出的射向所述第一衬底100方向的光的反射，在上述实施例的基础上，在本申请的一个实施例中，继续如图7所示，该方法在形成所述叠层结构200时，还包括：
S26：在所述第一反射镜层40上形成第二反射镜层50，如图10(a)所示。
可选的，在本申请的一个实施例中，所述第二反射镜层50为银金合金层。但本申请对此并不做限定，所述第二反射镜层50也可以是其他对光的反射率较高的材料，具体视情况而定。
具体的，在图9(a)所示的LED芯片结构的基础上，在所述第一反射镜40上溅射Ag，蒸镀Au，形成Ag-TiW-Ti-Pt-Au金属镜面层，即如图10(a)所示LED芯片结构中的第二反射镜层50。
需要说明的是，在本实施例中，所述叠层结构200背离所述第二衬底110的一侧为所述第二反射镜层50，将所述叠层结构200键合至所述第一衬底100上时，是将所述第二反射镜层50键合至所述第一衬底100上，并去除所述第二衬底110，实现衬底转移的，从而得到如图10(b)所示的LED芯片结构。
还需要说明的是，所述第二反射镜层50可以既作为反射镜层，对透过所述第一反射镜层40射向所述第一衬底100方向的光进行反射，也作为键合层和所述第一衬底100键合连接。但本申请对此并不做限定，在本申请的其他实施例中，所述第二反射镜层50也可以只作为反射镜层，而通过其他键合层和所述第二衬底100键合连接，具体视情况而定。
由此可见，本申请实施例提供的制备方法所形成的LED芯片，通过在所述第一衬底100和所述欧姆接触层10之间以及所述第一衬底100和所述介质层30之间增加所述第一反射镜层40和所述第二反射镜层50，使得所述多量子阱层22发出的射向所述第一衬底100方向的光先被所述第一反射镜层40所反射，进而透过所述第一反射镜层40射向所述第一衬底100方向的光再被所述第二反射镜层50所反射，大大提高所述LED芯片的发光亮度以及出光效率。
在上述任一实施例的基础上，在本申请的一个实施例中，继续如图6所示，该方法还包括：
S4：对所述叠层结构200背离所述第一衬底100的表面，即所述第二型半导体层23背离所述第一衬底100的表面进行粗化处理，形成粗化表面，以提高所述LED芯片的外量子效率。
具体的，在图10(a)所示LED芯片结构的基础上，可利用黄光做出粗化图形，用粗化液对所述LED芯片的发光区对应的所述第二型半导体层23背离所述第一衬底100的表面进行粗化，得到如图11所示的LED芯片结构。
在上述任一实施例的基础上，在本申请的一个实施例中，继续如图6所示，该方法还包括：
S5：在所述第一衬底100背离所述叠层结构200的表面形成第一电极300，并在所述叠层结构200背离所述第一衬底100的表面形成第二电极400，具体可参考图1-图5所示的LED芯片结构。
需要说明的是，在实际应用中，所述LED芯片的制备方法还包括若干常规工艺：
利用等离子体刻蚀形成切割道：具体的，利用黄光做出切割道图形，然后等离子体干法刻蚀，蚀刻出切割道；
SiN保护：具体的，在LED芯片正面沉积SiN，黄光做出保护图形，然后蚀刻出保护图形，以保护切割道，防止激光切割产生的金属屑飞溅到侧壁上，导致漏电；
研磨：具体的，物理减薄所述第一衬底；
正切、背切、裂片：具体的，把晶圆按照切割道，分割成各个LED芯片，得到最终的LED芯片。
综上，本申请实施例所提供的LED芯片，包括：第一衬底和位于所述第一衬底表面且与所述第一衬底键合连接的叠层结构，该LED芯片为反极性LED芯片；其中，所述叠层结构沿背离所述第一衬底的方向包括：欧姆接触层、发光层和介质层，所述发光层位于所述欧姆接触层背离所述第一衬底的表面上，包括沿背离所述第一衬底的方向依次排布的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述第一型半导体层包括沿背离所述第一衬底的方向依次排布的第一子层和第二子层，且所述第一子层的掺杂浓度大于所述第二子层的掺杂浓度，即所述第一子层为重掺杂层；所述欧姆接触层和所述第一子层组成的叠层具有凹槽，所述凹槽贯穿所述欧姆接触层，并至少贯穿部分所述第一子层，即在蚀刻所述欧姆接触层时，也蚀刻至少部分所述第一子层，以减少重掺杂的所述第一子层对光的吸收，并且，所述介质层填充所述凹槽，且所述介质层对光的吸收小于所述第一子层对光的吸收，从而提高该反极性LED芯片的发光亮度。
并且，所述欧姆接触层采用吸光很少的氧化铟锡ITO层或氧化铟锌IZO层，摒弃了现有技术中利用吸光明显的AuZn或AuBe作为欧姆接触层的设计，从而减少欧姆接触层对光的吸收，进一步提高LED芯片的发光亮度，并且，利用氧化铟锡ITO层或氧化铟锌IZO层作为欧姆接触层不会像现有技术中利用AuZn或AuBe作为欧姆接触层那样在所述第一子层扩散，从而提高LED芯片的可靠性。
进一步地，通过在所述第一衬底和所述欧姆接触层之间以及所述第一衬底和所述介质层之间增加所述第一反射镜层，或所述第一反射镜层和所述第二反射镜层，提高对所述多量子阱有源层发出的射向所述第一衬底方向的光的反射，进一步提高所述LED芯片的发光亮度。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种LED芯片，其特征在于，包括：第一衬底和位于所述第一衬底表面且与所述第一衬底键合连接的叠层结构；其中，所述叠层结构沿背离所述第一衬底的方向包括：
欧姆接触层；
发光层，所述发光层位于所述欧姆接触层背离所述第一衬底的表面上，包括沿背离所述第一衬底的方向依次排布的第一型半导体层、多量子阱有源层和第二型半导体层，其中，所述第一型半导体层包括沿背离所述第一衬底的方向依次排布的第一子层和第二子层，且所述第一子层的掺杂浓度大于所述第二子层的掺杂浓度；所述欧姆接触层和所述第一子层组成的叠层具有凹槽，所述凹槽贯穿所述欧姆接触层，并至少贯穿部分所述第一子层；
介质层，所述介质层填充所述凹槽，且所述介质层对光的吸收小于所述第一子层对光的吸收。
2.根据权利要求1所述的LED芯片，其特征在于，所述欧姆接触层为氧化铟锡ITO层或氧化铟锌IZO层。
3.根据权利要求1所述的LED芯片，其特征在于，所述叠层结构还包括：位于所述第一衬底和所述欧姆接触层之间以及位于所述第一衬底和所述介质层之间的第一反射镜层。
4.根据权利要求3所述的LED芯片，其特征在于，所述第一反射镜层为氧化铟锡ITO层或氧化铟锌IZO层。
5.根据权利要求3所述的LED芯片，其特征在于，所述叠层结构还包括：位于所述第一衬底和所述第一反射镜层之间的第二反射镜层。
6.根据权利要求5所述的LED芯片，其特征在于，所述第二反射镜层为银金合金层。
7.根据权利要求1所述的LED芯片，其特征在于，所述介质层为SiO2层、MgF2层或Al2O3层。
8.一种LED芯片的制备方法，其特征在于，包括：
提供第一衬底和第二衬底；
在所述第二衬底上形成叠层结构，所述叠层结构包括发光层、欧姆接触层和介质层，所述叠层结构的形成过程包括：
在所述第二衬底上形成所述发光层，所述发光层包括沿背离所述第二衬底的方向依次排布的第二型半导体层、多量子阱有源层和第一型半导体层，其中，所述第一型半导体层包括沿背离所述第二衬底的方向依次排布的第二子层和第一子层，且所述第一子层的掺杂浓度大于所述第二子层的掺杂浓度；
在所述发光层上形成欧姆接触层；
对所述欧姆接触层和所述第一子层组成的叠层进行刻蚀，在该叠层中形成凹槽，所述凹槽贯穿所述欧姆接触层，并至少贯穿部分所述第一子层；
形成介质层，所述介质层填充所述凹槽；
从所述叠层结构背离所述第二衬底的一侧，将所述叠层结构键合至所述第一衬底上，并去除所述第二衬底，实现衬底转移。
9.根据权利要求8所述的LED芯片的制备方法，其特征在于，该方法在形成所述叠层结构时，还包括：
在所述欧姆接触层和所述介质层上形成第一反射镜层，并对所述第一反射镜层的表面进行抛光。
10.根据权利要求9所述的LED芯片的制备方法，其特征在于，该方法在形成所述叠层结构时，还包括：
在所述第一反射镜层上形成第二反射镜层。
CN202110757390.7A 2021-07-05 2021-07-05 一种led芯片及其制备方法 Active CN113299808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110757390.7A CN113299808B (zh) 2021-07-05 2021-07-05 一种led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110757390.7A CN113299808B (zh) 2021-07-05 2021-07-05 一种led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN113299808A true CN113299808A (zh) 2021-08-24
CN113299808B CN113299808B (zh) 2022-05-17

Family

ID=77330409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110757390.7A Active CN113299808B (zh) 2021-07-05 2021-07-05 一种led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN113299808B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242862A (zh) * 2021-12-22 2022-03-25 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法
CN115332418A (zh) * 2022-08-02 2022-11-11 华灿光电(苏州）有限公司 提升亮度的发光二极管及其制备方法
WO2023141994A1 (zh) * 2022-01-28 2023-08-03 中国科学院半导体研究所 一种空穴自旋量子比特的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300059A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有分布式导电孔结构的发光二极管及其制造方法
CN105322068A (zh) * 2015-11-17 2016-02-10 天津三安光电有限公司 发光二极管芯片及其制作方法
CN105845801A (zh) * 2016-06-13 2016-08-10 天津三安光电有限公司 发光二极管及其制作方法
CN106129206A (zh) * 2016-07-29 2016-11-16 天津三安光电有限公司 具有全镜面结构的发光二极管及其制作方法
CN110459660A (zh) * 2019-08-06 2019-11-15 天津三安光电有限公司 一种发光二极管及制作工艺、发光装置
CN110710002A (zh) * 2018-12-24 2020-01-17 泉州三安半导体科技有限公司 一种发光二极管及其制作方法
CN111200045A (zh) * 2020-03-26 2020-05-26 南昌大学 一种反射镜和P电极相互独立的AlGaInP LED芯片及制备方法
CN211743178U (zh) * 2020-04-23 2020-10-23 天津三安光电有限公司 一种半导体发光元件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104300059A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有分布式导电孔结构的发光二极管及其制造方法
CN105322068A (zh) * 2015-11-17 2016-02-10 天津三安光电有限公司 发光二极管芯片及其制作方法
CN105845801A (zh) * 2016-06-13 2016-08-10 天津三安光电有限公司 发光二极管及其制作方法
CN106129206A (zh) * 2016-07-29 2016-11-16 天津三安光电有限公司 具有全镜面结构的发光二极管及其制作方法
CN110710002A (zh) * 2018-12-24 2020-01-17 泉州三安半导体科技有限公司 一种发光二极管及其制作方法
TWI695520B (zh) * 2018-12-24 2020-06-01 大陸商泉州三安半導體科技有限公司 發光二極體及其製作方法
CN110459660A (zh) * 2019-08-06 2019-11-15 天津三安光电有限公司 一种发光二极管及制作工艺、发光装置
CN111200045A (zh) * 2020-03-26 2020-05-26 南昌大学 一种反射镜和P电极相互独立的AlGaInP LED芯片及制备方法
CN211743178U (zh) * 2020-04-23 2020-10-23 天津三安光电有限公司 一种半导体发光元件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242862A (zh) * 2021-12-22 2022-03-25 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法
CN114242862B (zh) * 2021-12-22 2024-02-27 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法
WO2023141994A1 (zh) * 2022-01-28 2023-08-03 中国科学院半导体研究所 一种空穴自旋量子比特的制备方法
CN115332418A (zh) * 2022-08-02 2022-11-11 华灿光电(苏州）有限公司 提升亮度的发光二极管及其制备方法

Also Published As

Publication number Publication date
CN113299808B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
CN113299808B (zh) 一种led芯片及其制备方法
US7018859B2 (en) Method of fabricating AlGaInP light-emitting diode and structure thereof
KR101290629B1 (ko) 광전 소자 및 그 제조방법
CN101937960B (zh) 一种垂直结构AlGaInP发光二极管及其制造方法
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
US7384808B2 (en) Fabrication method of high-brightness light emitting diode having reflective layer
KR101197429B1 (ko) 반사 본딩 패드를 갖는 발광 소자 및 반사 본딩 패드들을 갖는 발광 소자의 제조 방법
CN105185883A (zh) 侧壁粗化的AlGaInP基LED及其制造方法
CN1670972A (zh) 可增加自发光线射出效率的发光二极管
CN205723599U (zh) 表面覆盖ITO的反极性AlGaInP基LED
CN105428485A (zh) GaP表面粗化的AlGaInP基LED及其制造方法
CN109346564B (zh) 一种倒装发光二极管芯片的制作方法
CN114784153B (zh) 一种外延片制备方法、外延片及发光二极管
KR20060105396A (ko) 분극 반전층을 갖는 발광 질화 갈륨계 ⅲ-ⅴ족 화합물반도체 장치
CN211182232U (zh) 一种倒装紫外发光二极管芯片
JP2006128659A (ja) 窒化物系半導体発光素子及びその製造方法
CN205452332U (zh) GaP表面粗化的AlGaInP基LED
CN204991747U (zh) 侧壁粗化的AlGaInP基LED
US8945958B2 (en) Methods for manufacturing light emitting diode and light emitting device
TWI446571B (zh) 發光二極體晶片及其製作方法
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
CN110246934B (zh) 发光二极管芯片的制作方法及发光二极管芯片
CN110931609A (zh) 一种倒装紫外发光二极管及其制备方法
CN116387430A (zh) 一种紫外led器件及其制作方法
JP2004221112A (ja) 酸化物半導体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant