CN113297820A - 一种基于串行方式的fpga远程加载电路 - Google Patents

一种基于串行方式的fpga远程加载电路 Download PDF

Info

Publication number
CN113297820A
CN113297820A CN202110690950.1A CN202110690950A CN113297820A CN 113297820 A CN113297820 A CN 113297820A CN 202110690950 A CN202110690950 A CN 202110690950A CN 113297820 A CN113297820 A CN 113297820A
Authority
CN
China
Prior art keywords
chip
configuration
loading
nonvolatile memory
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110690950.1A
Other languages
English (en)
Other versions
CN113297820B (zh
Inventor
刘宁宁
徐德凯
蒋文吉
田晚成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202110690950.1A priority Critical patent/CN113297820B/zh
Publication of CN113297820A publication Critical patent/CN113297820A/zh
Application granted granted Critical
Publication of CN113297820B publication Critical patent/CN113297820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于串行方式的FPGA远程加载电路，其特征在于，所述FPGA远程加载电路包括：RS‑485串行通信电路、Spartan6FPGA芯片、Virtex5FPGA芯片、PROM非易失性存储器和NOR FLASH非易失性存储器；所述RS‑485串行通信电路、PROM非易失性存储器和NOR FLASH非易失性存储器分别与所述Spartan6FPGA芯片，所述Spartan6FPGA芯片与Virtex5FPGA芯片相连；本FPGA远程加载电路所连接的系统在上电后，Spartan6FPGA芯片基于系统的硬件配置通过PROM非易失性存储器的预制信息完成加载配置；并当Spartan6FPGA芯片接收到来自RS‑485串行通信电路的配置指令后，实现对主FPGA芯片Virtex5FPGA芯片的远程在线加载。

Description

一种基于串行方式的FPGA远程加载电路
技术领域
本发明属于FPGA动态重构技术领域，主要实现了一种基于RS-485串行总线的FPGA远程加载电路。
背景技术
FPGA(Field Programmable Gate Array)即现场可编程门阵列已成为当前数字系统领域的主流平台之一。目前主流FPGA产品都是基于SRAM工艺来实现的。这种工艺的优点是可以用较低的成本来实现较高的密度及性能，缺点是掉电后FPGA会失去所有的配置，需要每次上电后重新加载配置。FPGA重新配置是通过加载FPGA外部非易失性存储器如PROM、FLASH中的配置数据到FPGA内部的存储器来实现的。
目前常用的配置加载方式都可以归纳两大类：串行加载方式和并行加载方式。串行加载方式一般选用PROM、串行FLASH作为配置存储器，常用方式有Master Serial、SlaveSerial等。其优点是使用最少的FPGA引脚便可完成加载；并行加载方式一般选用NOR FLASH作为配置存储器，常用方式有Master BPI-UP等。并行方式一般采用8-bit、16-bit位宽的并行接口，其优点是加载速度较串行方式有了很大的提高。以上两种加载方式的加载数据一般通过JTAG接口将加载数据烧写到非易失性存储器中，但加载电缆的总长度一般不得高于2米。对于使用FPGA的系统而言，不论产品的研发阶段或是后期维护都不可避免地需要频繁更新FPGA程序。
然而对于不方便靠近的机载设备或者是安装在相对复杂的机械结构里不方便短距离加载的设备而言，这种方式的程序更新就会显得非常麻烦。
发明内容
由于通过JTAG接口对FPGA进行加载和配置在远距离环境下或者安装结构复杂的情况下存在很大的障碍和不便。本发明的目的在于，为克服现有技术缺陷，提供了一种基于串行方式的FPGA远程加载电路，可以实现FPGA程序的远程加载，同时可根据系统功能的变化进行升级，实现程序的远程动态重构。
本发明目的通过下述技术方案来实现：
一种基于串行方式的FPGA远程加载电路，所述FPGA远程加载电路包括：RS-485串行通信电路、Spartan6 FPGA芯片、Virtex5 FPGA芯片、PROM非易失性存储器和NOR FLASH非易失性存储器；所述RS-485串行通信电路、PROM非易失性存储器和NOR FLASH非易失性存储器分别与所述Spartan6 FPGA芯片，所述Spartan6 FPGA芯片与Virtex5 FPGA芯片相连；本FPGA远程加载电路所连接的系统在上电后，Spartan6 FPGA芯片基于系统的硬件配置通过PROM非易失性存储器的预制信息完成加载配置；并当Spartan6 FPGA芯片接收到来自RS-485串行通信电路的配置指令后，实现对主FPGA芯片Virtex5 FPGA芯片的远程在线加载。
根据一个优选的实施方式，所述Spartan6 FPGA芯片基于接收到来自RS-485串行通信电路的配置指令，将所述Virtex5 FPGA芯片配置为从串模式加载或从并模式的并行加载。
根据终端端机发送的不同RS-485的配置指令，Spartan6 FPGA通过硬件配置接口可将Virtex5 FPGA配置为从串模式(Serial Peripheral Interface)加载或从并(SlaveSelectMAP)模式的并行加载方式，加载速度可配。其中，从串模式配置速度相对较慢，但占用的引脚少；Slave SelectMAP并行配置方式配置方式较快，但占用的引脚多。在本发明中，可在线灵活配置和选择。
根据一个优选的实施方式，在从串模式下，当Spartan6 FPGA芯片收到来自端机的RS-485串行通信电路的从串配置指令后作为配置主单元，将Virtex5 FPGA芯片的M[2:0]在线配置为111；配置开始后Spartan6 FPGA芯片为Master；Virtex5 FPGA芯片处于从地位为Slave；Spartan6 FPGA芯片按照从串模式的接口时序，读取NOR FLASH非易失性存储器中的加载数据发送给Virtex5 FPGA，当Virtex5 FPGA的DONE管脚为高时进入器件启动状态，向Master反馈配置成功；之后，Virtex5 FPGA芯片的全局复位信号GRS置低，触发器进入工作状态；全局写允许信号GWE置低，内部RAM有效，Virtex5 FPGA芯片开始正常工作。在从串模式中，主要用到的配置引脚有M[2:0]、DIN及7个控制/状态引脚：CCLK、/PROG、DONE、/INIT、/CS、/WRITE、/BUSY。
根据一个优选的实施方式，在从并模式下，当Spartan6 FPGA芯片收到来自端机的RS-485串行通信电路的Slave SelectMAP配置指令后作为配置主单元，将Virtex5 FPGA芯片的M[2:0]在线配置为110；配置开始后Spartan6 FPGA芯片按照Slave SelectMAP模式的接口时序，读取NOR FLASH非易失性存储器中的加载数据发送给Virtex5 FPGA芯片，其中配置接口数据位宽为16；当Virtex5 FPGA芯片的DONE管脚为高时，完成从并配置过程。在Slave SelectMAP模式下，用到的配置相关引脚主要有M[2:0]、RS[1:0]、ADDR[25:0]、DATA[15:0]及7个控制/状态引脚：CCLK、/PROG、DONE、/INIT、/CS、/WRITE、/BUSY，其中RS[1:0]可以用来控制FPGA的重构。
根据一个优选的实施方式，所述Spartan6 FPGA芯片的逻辑模块包括RS485通信接口模块、NOR FLASH配置数据存储模块和配置接口模块；所述RS485通信接口模块被设置为接收和解析来自外部端机的配置协议，接收来自端机的配置BIN文件；所述NOR FLASH配置数据存储模块被设置为读写Virtex5 FPGA芯片的配置BIN文件，并进行配置文件的多版本管理；所述配置接口模块被设置为将读取的配置数据按照配置模式对应的时序要求，发送给Virtex5 FPGA芯片，当Virtex5 FPGA芯片的DONE管脚为高时完成配置，并将结果反馈给Spartan6 FPGA芯片。
根据一个优选的实施方式，所述FPGA远程加载电路还包括千兆网芯片88E1111电路，所述Spartan6 FPGA芯片通过SGMII接口转COPPER接口实现网络在线加载。
根据一个优选的实施方式，所述RS-485串行通信电路不限于由MAX3490收发器构成；所述PROM非易失性存储器不限于由Xilinx PROM构成；所述NOR FLASH非易失性存储器不限于由BPI Flash构成。
前述本发明主方案及其各进一步选择方案可以自由组合以形成多个方案，均为本发明可采用并要求保护的方案；且本发明，(各非冲突选择)选择之间以及和其他选择之间也可以自由组合。本领域技术人员在了解本发明方案后根据现有技术和公知常识可明了有多种组合，均为本发明所要保护的技术方案，在此不做穷举。
本发明的有益效果在于通过Spartan6 FPGA实现了对Virtex5 FPGA的远程在线加载功能。具体包括：
(1)本发明克服了通过JTAG口对FPGA进行配置加载距离短的缺陷，最长加载操作距离可达数百米。
(2)本发明对于安装在相对复杂的机械结构里不方便短距离加载的设备而言非常方便。
(3)本发明对Virtex5 FPGA的配置方式可根据端机命令进行串行、并行方式的选择和切换，配置方式比较灵活。
(4)本发明对Virtex5 FPGA的配置可根据系统功能的变化进行在线升级，可实现程序的远程动态重构。
(5)通过实施本发明，现场调试人员对现场的控制，以及对FPGA的更新可通过远程运行软件来实现，不用去现场进行系统的拆卸活动。
附图说明
图1是本发明FPGA远程加载电路的电路原理框图；
图2是本发明Virtex5 FPGA芯片配置数据的远程加载流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，为使本发明实施例的目的、技术方案和优点更加清楚，下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
因此，以下对本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
另外，本发明要指出的是，本发明中，如未特别写出具体涉及的结构、连接关系、位置关系、动力来源关系等，则本发明涉及的结构、连接关系、位置关系、动力来源关系等均为本领域技术人员在现有技术的基础上，可以不经过创造性劳动可以得知的。
实施例1：
参考图1和图2所示，本发明公开了一种基于串行方式的FPGA远程加载电路，所述FPGA远程加载电路包括：RS-485串行通信电路、Spartan6 FPGA芯片、Virtex5 FPGA芯片、PROM非易失性存储器和NOR FLASH非易失性存储器。其中，所述RS-485串行通信电路不限于由MAX3490收发器构成；所述PROM非易失性存储器不限于由Xilinx PROM构成；所述NORFLASH非易失性存储器不限于由BPI Flash构成。
优选地，所述RS-485串行通信电路、PROM非易失性存储器和NOR FLASH非易失性存储器分别与所述Spartan6 FPGA芯片，所述Spartan6 FPGA芯片与Virtex5 FPGA芯片相连。本FPGA远程加载电路所连接的系统在上电后，Spartan6 FPGA芯片基于系统的硬件配置通过PROM非易失性存储器的预制信息完成加载配置；并当Spartan6 FPGA芯片接收到来自RS-485串行通信电路的配置指令后，实现对主FPGA芯片Virtex5 FPGA芯片的远程在线加载。
硬件测试开发完成后，需要对Spartan6 FPGA的配置PROM和其外挂的NOR FLASH完成程序烧写。
Spartan6 FPGA的烧写步骤如下：利用iMPACT软件，选择PROM芯片XCF32P，选择加载文件Spartan-6.mcs后，选择Program即可完成烧写。
Virtex5 FPGA的程序加载由电路中的Spartan6 FPGA配置完成，因此只需将Virtex5FPGA生成的BIN文件烧写至Spartan6 FPGA外挂的Flash中的相应地址中即可，具体实现步骤如下：
(1)ISE软件自带SDK中打开Spartan6 FPGA的工程，选择Xilinx Tools->ProgramFlash。
(2)在Image File中选择已经生成的Virtex5 FPGA的BIN文件Virtex-5.bin，Program at offset(偏移地址)按照表1对应关系进行填写，并完成参数配置，最后点击Program即可完成烧写。
表1数据文件与偏移地址对应表
Program at offset Image File
0x00020000 Virtex5 FPGA加载程序的偏移地址
0x00600000 恢复出厂设置时Virtex5 FPGA加载程序的偏移地址
Spartan6 FPGA的配置PROM和NOR FLASH烧写完成后，系统重新上电后，可利用RS-485接口实现对Virtex5 FPGA的远程在线加载。加载流程如图2所示。具体步骤如下：
(1)系统上电后，Spartan6 FPGA自动完成加载配置；
(2)当Spartan6 FPGA接收到来自RS-485接口的在线加载配置指令后，对配置指令进行命令解析，判断按照从串模式还是按照Slave SelectMAP模式对Virtex5 FPGA进行配置；
(3)Spartan6 FPGA根据配置模式完成对Virtex5 FPGA配置模式管脚M[2:0]的控制和使能；
(4)Spartan6 FPGA按照程序版本号读取NOR FLASH中Virtex5 FPGA的配置数据；
(5)Spartan6 FPGA按照配置模式对应的时序图将配置数据发送到Virtex5 FPGA；
(6)当Spartan6 FPGA检测到Virtex5 FPGA的DONE管脚为高时完成配置，Virtex5FPGA启动芯片进入用户状态开始正常工作。
本发明通过Spartan6 FPGA实现了对Virtex5 FPGA的远程在线加载功能。具体包括：(1)本发明克服了通过JTAG口对FPGA进行配置加载距离短的缺陷，最长加载操作距离可达数百米。(2)本发明对于安装在相对复杂的机械结构里不方便短距离加载的设备而言非常方便。(3)本发明对Virtex5 FPGA的配置方式可根据端机命令进行串行、并行方式的选择和切换，配置方式比较灵活。(4)本发明对Virtex5 FPGA的配置可根据系统功能的变化进行在线升级，可实现程序的远程动态重构。(5)通过实施本发明，现场调试人员对现场的控制，以及对FPGA的更新可通过远程运行软件来实现，不用去现场进行系统的拆卸活动。
前述本发明基本例及其各进一步选择例可以自由组合以形成多个实施例，均为本发明可采用并要求保护的实施例。本发明方案中，各选择例，与其他任何基本例和选择例都可以进行任意组合。本领域技术人员可知有众多组合。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于串行方式的FPGA远程加载电路，其特征在于，所述FPGA远程加载电路包括：RS-485串行通信电路、Spartan6 FPGA芯片、Virtex5 FPGA芯片、PROM非易失性存储器和NORFLASH非易失性存储器；
所述RS-485串行通信电路、PROM非易失性存储器和NOR FLASH非易失性存储器分别与所述Spartan6 FPGA芯片，所述Spartan6 FPGA芯片与Virtex5 FPGA芯片相连；
本FPGA远程加载电路所连接的系统在上电后，Spartan6 FPGA芯片基于系统的硬件配置通过PROM非易失性存储器的预制信息完成加载配置；并当Spartan6 FPGA芯片接收到来自RS-485串行通信电路的配置指令后，实现对主FPGA芯片Virtex5 FPGA芯片的远程在线加载。
2.如权利要求1所述的基于串行方式的FPGA远程加载电路，其特征在于，所述Spartan6FPGA芯片基于接收到来自RS-485串行通信电路的配置指令，将所述Virtex5 FPGA芯片配置为从串模式加载或从并模式的并行加载。
3.如权利要求2所述的基于串行方式的FPGA远程加载电路，其特征在于，在从串模式下，当Spartan6 FPGA芯片收到来自端机的RS-485串行通信电路的从串配置指令后作为配置主单元，将Virtex5 FPGA芯片的M[2:0]在线配置为111；
配置开始后Spartan6 FPGA芯片为Master；Virtex5 FPGA芯片处于从地位为Slave；
Spartan6 FPGA芯片按照从串模式的接口时序，读取NOR FLASH非易失性存储器中的加载数据发送给Virtex5 FPGA，当Virtex5 FPGA的DONE管脚为高时进入器件启动状态，向Master反馈配置成功；
之后，Virtex5 FPGA芯片的全局复位信号GRS置低，触发器进入工作状态；全局写允许信号GWE置低，内部RAM有效，Virtex5 FPGA芯片开始正常工作。
4.如权利要求3所述的所述的基于串行方式的FPGA远程加载电路，其特征在于，在从并模式下，当Spartan6 FPGA芯片收到来自端机的RS-485串行通信电路的Slave SelectMAP配置指令后作为配置主单元，将Virtex5 FPGA芯片的M[2:0]在线配置为110；
配置开始后Spartan6 FPGA芯片按照Slave SelectMAP模式的接口时序，读取NORFLASH非易失性存储器中的加载数据发送给Virtex5 FPGA芯片，其中配置接口数据位宽为16；当Virtex5 FPGA芯片的DONE管脚为高时，完成从并配置过程。
5.如权利要求4所述的所述的基于串行方式的FPGA远程加载电路，其特征在于，所述Spartan6 FPGA芯片的逻辑模块包括RS485通信接口模块、NOR FLASH配置数据存储模块和配置接口模块；
所述RS485通信接口模块被设置为接收和解析来自外部端机的配置协议，接收来自端机的配置BIN文件；
所述NOR FLASH配置数据存储模块被设置为读写Virtex5 FPGA芯片的配置BIN文件，并进行配置文件的多版本管理；
所述配置接口模块被设置为将读取的配置数据按照配置模式对应的时序要求，发送给Virtex5 FPGA芯片，当Virtex5 FPGA芯片的DONE管脚为高时完成配置，并将结果反馈给Spartan6 FPGA芯片。
6.如权利要求1所述的所述的基于串行方式的FPGA远程加载电路，其特征在于，所述FPGA远程加载电路还包括千兆网芯片88E1111电路，所述Spartan6 FPGA芯片通过SGMII接口转COPPER接口实现网络在线加载。
7.如权利要求1所述的所述的基于串行方式的FPGA远程加载电路，其特征在于，所述RS-485串行通信电路不限于由MAX3490收发器构成；
所述PROM非易失性存储器不限于由Xilinx PROM构成；
所述NOR FLASH非易失性存储器不限于由BPI Flash构成。
CN202110690950.1A 2021-06-22 2021-06-22 一种基于串行方式的fpga远程加载电路 Active CN113297820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110690950.1A CN113297820B (zh) 2021-06-22 2021-06-22 一种基于串行方式的fpga远程加载电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110690950.1A CN113297820B (zh) 2021-06-22 2021-06-22 一种基于串行方式的fpga远程加载电路

Publications (2)

Publication Number Publication Date
CN113297820A true CN113297820A (zh) 2021-08-24
CN113297820B CN113297820B (zh) 2023-03-14

Family

ID=77329139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110690950.1A Active CN113297820B (zh) 2021-06-22 2021-06-22 一种基于串行方式的fpga远程加载电路

Country Status (1)

Country Link
CN (1) CN113297820B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114490492A (zh) * 2021-12-17 2022-05-13 北京无线电计量测试研究所 一种远程在线配置fpga软件方法和装置
CN115167885A (zh) * 2022-08-03 2022-10-11 江苏新质信息科技有限公司 一种多fpga系统的上电后程序加载方法及系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835385A (zh) * 2005-03-15 2006-09-20 北京华拿东方能源科技有限公司 采用低压变频器实现中压电动机调速的数字智能控制系统
CN102053850A (zh) * 2010-12-17 2011-05-11 天津曙光计算机产业有限公司 一种在线升级fpga逻辑的方法
CN102087606A (zh) * 2011-02-16 2011-06-08 电子科技大学 一种fpga配置文件更新装置
CN103633002A (zh) * 2012-05-15 2014-03-12 国际商业机器公司 形成3d晶片到晶片堆叠的方法、3d系统和电路布置
CN204166522U (zh) * 2014-10-28 2015-02-18 南京长峰航天电子科技有限公司 一种高速大容量flash单板存储电路板
CN104503813A (zh) * 2015-01-19 2015-04-08 中国人民解放军国防科学技术大学 一种fpga远程加载大容量配置位流文件的方法
CN204406848U (zh) * 2015-02-12 2015-06-17 山东华翼微电子技术股份有限公司 基于双fpga芯片的验证开发板
US20160117162A1 (en) * 2014-07-07 2016-04-28 Symphony Teleca Corporation Remote Embedded Device Update Platform Apparatuses, Methods and Systems
CN106250333A (zh) * 2016-08-18 2016-12-21 四川赛狄信息技术有限公司 一种基于fpga的信号处理卡系统
CN108492544A (zh) * 2018-04-08 2018-09-04 安特仪表集团有限公司 高速载波通信装置及系统
CN112182873A (zh) * 2020-09-24 2021-01-05 西北工业大学 一种基于硬件系统对航空发动机模型加速的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835385A (zh) * 2005-03-15 2006-09-20 北京华拿东方能源科技有限公司 采用低压变频器实现中压电动机调速的数字智能控制系统
CN102053850A (zh) * 2010-12-17 2011-05-11 天津曙光计算机产业有限公司 一种在线升级fpga逻辑的方法
CN102087606A (zh) * 2011-02-16 2011-06-08 电子科技大学 一种fpga配置文件更新装置
CN103633002A (zh) * 2012-05-15 2014-03-12 国际商业机器公司 形成3d晶片到晶片堆叠的方法、3d系统和电路布置
US20160117162A1 (en) * 2014-07-07 2016-04-28 Symphony Teleca Corporation Remote Embedded Device Update Platform Apparatuses, Methods and Systems
CN204166522U (zh) * 2014-10-28 2015-02-18 南京长峰航天电子科技有限公司 一种高速大容量flash单板存储电路板
CN104503813A (zh) * 2015-01-19 2015-04-08 中国人民解放军国防科学技术大学 一种fpga远程加载大容量配置位流文件的方法
CN204406848U (zh) * 2015-02-12 2015-06-17 山东华翼微电子技术股份有限公司 基于双fpga芯片的验证开发板
CN106250333A (zh) * 2016-08-18 2016-12-21 四川赛狄信息技术有限公司 一种基于fpga的信号处理卡系统
CN108492544A (zh) * 2018-04-08 2018-09-04 安特仪表集团有限公司 高速载波通信装置及系统
CN112182873A (zh) * 2020-09-24 2021-01-05 西北工业大学 一种基于硬件系统对航空发动机模型加速的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PAWEL DABAL等: "FPGA implementation of chaotic pseudo-random bit generators", 《IEEE》 *
于德洋: "电化学工作站可重构平台的设计与实现", 《中国优秀硕士论文电子期刊网 工程科技Ⅱ辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114490492A (zh) * 2021-12-17 2022-05-13 北京无线电计量测试研究所 一种远程在线配置fpga软件方法和装置
CN115167885A (zh) * 2022-08-03 2022-10-11 江苏新质信息科技有限公司 一种多fpga系统的上电后程序加载方法及系统
CN115167885B (zh) * 2022-08-03 2024-02-06 江苏新质信息科技有限公司 一种多fpga系统的上电后程序加载方法及系统

Also Published As

Publication number Publication date
CN113297820B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
CN113297820B (zh) 一种基于串行方式的fpga远程加载电路
CN103559053B (zh) 一种板卡系统及通信接口卡fpga在线升级方法
CN106528203B (zh) 一种多片dsp芯片的自动化程序烧写方法
CN100383737C (zh) 单片机在线加载升级方法及系统
CN103325411B (zh) 一种用于fpga的抗单粒子翻转加固系统及其方法
CN104267715A (zh) 车载电子控制单元lin总线通信自动化测试装置及系统
CN101156153A (zh) 用于系统内编程的系统和装置
CN106843959A (zh) 一种fpga远程更新装置及方法
CN112000351B (zh) Bmc固件的更新方法、更新装置、更新设备及存储介质
CN204116942U (zh) 车载电子控制单元lin总线通信自动化测试装置
CN108648780B (zh) 一种存储器测试系统、方法及存储介质
CN103879152B (zh) 用于存储成像盒信息的盒芯片、成像盒及通信方法
CN101286738A (zh) 一种根据设备信息加载逻辑文件的方法、装置和系统
CN105573798B (zh) 一种可快速重新配置fpga的方法及电路
CN107885508A (zh) 一种器件烧录方法及系统
CN104461660A (zh) 一种异构系统的多模式动态加载方法
CN109582341A (zh) 一种机车信号车载系统设备的主机系统及其程序变更方法
CN115547400A (zh) 非易失性存储芯片测试系统及非易失性存储芯片测试方法
CN105137881B (zh) 机车智能显示系统和方法
CN102354205B (zh) 一种电力机车控制柜的测试方法和装置
CN110727255A (zh) 一种整车控制器软件升级测试系统及车辆
CN109460248A (zh) 一种基于dsp的用户程序上传方法及系统
CN101801019B (zh) 一种无线传感器网络节点的分析测试设备
CN102264089B (zh) 一种基站系统逻辑器件远程升级方法及装置
CN112395224B (zh) 数据处理方法、系统、串接装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant