CN113270920B - 电源充电管理芯片 - Google Patents
电源充电管理芯片 Download PDFInfo
- Publication number
- CN113270920B CN113270920B CN202110580762.3A CN202110580762A CN113270920B CN 113270920 B CN113270920 B CN 113270920B CN 202110580762 A CN202110580762 A CN 202110580762A CN 113270920 B CN113270920 B CN 113270920B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- capacitor
- power supply
- tpc
- tpa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/007—Regulation of charging or discharging current or voltage
- H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
- H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种电源充电管理芯片,包括集成在一起的RC电子振荡器、晶振振荡器、展频锁相环时钟、第二电源转换器、第一电源转换器、第三电源转换器、CPU、I2C从设备、第一高宽带总线桥接器、电源管理单元、第一全桥式升压电路、第二全桥式升压电路、第三全桥式升压电路、第一总线、静态随机读写存储器、矢量中断控制器、CPU ROM&SPI Flash、第二高速总线桥接器、第二总线、第一I2C接口、定时器、串口、单次/多次编程存储器、低速ADC、振幅偏移调节DDM、脉冲调制/频率偏移调节模块、第二I2C接口、电源管理模块、USB电源管理模块、C型USB接口的CC物理层端口、第一USB D PHY、C型USB口、A型USB口和第二USB D PHY。本发明将TypeC PD 3.0、TypeA BC 1.2、Qi 1.2.4的控制部分集成在一起。
Description
技术领域
本发明属于芯片技术领域,具体涉及一种电源充电管理芯片。
背景技术
现有电源充电管理芯片的功能比较单一,要么仅适用于PD充电,或者仅适用于Qi充电,故存在兼容性不好的问题。
因此,有必要开发一种新的电源充电管理芯片。
发明内容
本发明的目的是提供一种电源充电管理芯片,以实现将TypeC PD 3.0 、 TypeABC 1.2 、 Qi 1.2.4的控制部分集成在一起。
本发明所述的一种电源充电管理芯片,包括分别集成在一起的RC电子振荡器、晶振振荡器、展频锁相环时钟、第二电源转换器、第一电源转换器、第三电源转换器、CPU、I2C从设备、第一高宽带总线桥接器、电源管理单元、第一全桥式升压电路、第二全桥式升压电路、第三全桥式升压电路、第一总线、静态随机读写存储器、矢量中断控制器、CPU ROM &SPI Flash、第二高速总线桥接器、第二总线、第一I2C接口、定时器、串口、单次/多次编程存储器、低速ADC、振幅偏移调节DDM、脉冲调制/频率偏移调节模块、第二I2C接口、电源管理模块、USB电源管理模块、C型USB接口的CC物理层端口、第一USB D PHY、C型USB口、A型USB口和第二USB D PHY;
所述晶振振荡器分别与RC电子振荡器和展频锁相环时钟连接;
所述第一电源转换器分别与第二电源转换器和第三电源转换器连接;
所述CPU与第一高宽带总线桥接器连接;
所述I2C从设备、第一高宽带总线桥接器、静态随机读写存储器、矢量中断控制器、CPU ROM & SPI Flash、第二高速总线桥接器分别与第一总线连接;
所述第一高宽带总线桥接器还与电源管理单元连接;
所述第一全桥式升压电路、第二全桥式升压电路和第三全桥式升压电路分别与电源管理单元连接;
所述第一I2C接口、定时器、串口、单次/多次编程存储器、低速ADC、振幅偏移调节DDM、脉冲调制/频率偏移调节模块、第二I2C接口、电源管理模块、USB电源管理模块、C型USB接口的CC物理层端口分别与第二总线连接;
所述第二总线与第二高速总线桥接器连接;
所述第一USB D PHY分别与USB电源管理模块和A型USB口连接;
所述第二USB D PHY分别与USB电源管理模块和C型USB口连接;
所述C型USB接口的CC物理层端口还分别与USB电源管理模块和C型USB口连接。
可选地,所述第一全桥式升压电路包括第一全桥式升压电路包括QI 3.0降压升压变换器、QI 2.0预驱动器、全桥式升压电路A、全桥式升压电路B和比较器U1,所述QI 3.0降压升压变换器和QI 2.0预驱动器分别与电源管理单元连接,QI 3.0降压升压变换器分别与全桥式升压电路A、全桥式升压电路B和QI 2.0预驱动器连接,QI 2.0预驱动器分别与全桥式升压电路A和全桥式升压电路B连接, 比较器U1的正输入端与全桥式升压电路A连接;比较器U2的负输入端与全桥式升压电路B连接;比较器U2的输出端与QI 3.0降压升压变换器连接。
可选地,所述全桥式升压电路A包括MOS管QI_HG1、 MOS管QI_LG1、MOS管QI_HG2、MOS管QI_LG2、电容C1、电容C2、电感L1、二极管D1和二极管D2,具体连接关系如下:
MOS管QI_HG1的栅极、MOS管QI_LG1的栅极、MOS管QI_HG2的栅极、MOS管QI_LG2的栅极分别与QI 2.0预驱动器连接;
MOS管QI_HG1的源极与MOS管QI_LG1的漏极连接,MOS管QI_LG1的源极接地;
MOS管QI_HG2的源极与 MOS管QI_LG2的漏极连接,MOS管QI_LG2的源极接地;
电感L1的一端与MOS管QI_HG1的源极和MOS管QI_LG1的漏极的连接点连接,电感L1的另一端与MOS管QI_HG2的源极和MOS管QI_LG2的漏极的连接点连接;
电容C1的一端与QI 3.0降压升压变换器连接,电容C1的另一端依次经二极管D1、二极管D2和电容C2与QI 3.0降压升压变换器连接;
电容C1和二极管D1的负极的连接点与QI 3.0降压升压变换器连接;
电容C2和二极管D2的负极的连接点与QI 3.0降压升压变换器连接;
MOS管QI_HG1的漏极为电源充电管理芯片的电源输入脚VP_Source;
MOS管QI_HG2的漏极为电源充电管理芯片的电源输出脚QI_VP_OUT;
所述全桥式升压电路B包括MOS管HG1、 MOS管LG1、MOS管HG2、 MOS管LG2、电容C3、电容C4、电感L2、磁线圈 COIL、二极管D3和二极管D4,具体连接关系如下:
MOS管HG1的栅极、MOS管LG1的栅极、MOS管HG2的栅极、MOS管LG2的栅极分别与QI2.0预驱动器连接;
MOS管HG1的源极与MOS管LG1的漏极连接,MOS管LG1的源极接地;
MOS管HG2的源极与 MOS管LG2的漏极连接,MOS管LG2的源极接地;
磁线圈 COIL的一端与MOS管HG1的源极和MOS管LG1的漏极的连接点连接,磁线圈COIL的另一端与MOS管HG2的源极和MOS管LG2的漏极的连接点连接;
电容C3的一端与QI 3.0降压升压变换器连接,电容C3的另一端依次经二极管D3、二极管D4和电容C4与QI 3.0降压升压变换器连接;
电容C3和二极管D3的负极的连接点与QI 3.0降压升压变换器连接;
电容C4和二极管D4的负极的连接点与QI 3.0降压升压变换器连接;
由QI 2.0预驱动器产生PWM控制MOS管QI_HG1、 MOS管QI_LG1、 MOS管QI_HG2和MOS管QI_LG2 的开启顺序,驱动线圈L1产生磁力电流,从而对电容 C1及电容C2进行升压,输出 DC 电压并导引到全桥式升压电路B中,通过磁线圈 COIL 输出电磁力给无线充电接收设备,全桥式升压电路A的电压输出VRAIL 及全桥式升压电路B的电压输出 VRAIL_RUN,经过比较器U1后产生侦测回控输出电压电流VRIL_I_Sense来调节QI 2.0预驱动器输出的PWM ,以控制 MOS管HG1、MOS管LG1、MOS管HG2、MOS管LG2开启顺序的周期,从而产生稳定感应电压输出。
可选地,所述第二全桥式升压电路包括电源供电3.0降压升压变换器、电源供电3.0预驱动器、MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2、MOS管TPC_LG2、电感L2、电容C5、电容C6、二极管D5和二极管D6,具体连接关系如下:
MOS管TPC_HG1的栅极、MOS管TPC_LG1的栅极、MOS管TPC_HG2的栅极、MOS管TPC_LG2的栅极分别与电源供电3.0预驱动器连接;
MOS管TPC_HG1的源极与MOS管TPC_LG1的漏极连接,MOS管TPC_LG1的源极接地;
MOS管TPC_HG2的源极与 MOS管TPC_LG2的漏极连接,MOS管TPC_LG2的源极接地;
MOS管TPC_HG1的漏极为电源充电管理芯片的电源输入脚VP源;
MOS管TPC_HG2的漏极为电源充电管理芯片的电源输出脚TPC_VP输出;
电感L2的一端与MOS管TPC_HG1的源极和MOS管TPC_LG1的漏极的连接点连接,电感L2的另一端与MOS管TPC_HG2的源极和MOS管TPC_LG2的漏极的连接点连接;
电容C5的一端与电源供电3.0降压升压变换器连接,电容C5的另一端依次经二极管D5、二极管D6和电容C6与电源供电3.0降压升压变换器连接;
电容C5和二极管D5的负极的连接点与电源供电3.0降压升压变换器连接;
电容C6和二极管D6的负极的连接点与电源供电3.0降压升压变换器连接;
由电源供电3.0预驱动器产生PWM控制 MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2和MOS管TPC_LG2 的开启顺序,驱动线圈L2产生磁力电流,从而对电容C5及电容C6进行升压,输出DC 电压,同时通过侦测回控输出电压电流TPC_VP_Sense来调控电源供电3.0预驱动器输出的PWM,以控制 MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2和MOS管TPC_LG2开启顺序的周期,从而产生稳定电压输出。
可选地,所述第三全桥升压电路包括电池充电1.2降压升压变换器、电池充电1.2预驱动器、MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2、电感L3、电容C7、电容C8、二极管D7和二极管D8,具体连接关系如下:
MOS管TPA_HG1的栅极、MOS管TPA_LG1的栅极、MOS管TPA_HG2的栅极、 MOS管TPA_LG2的栅极分别与电池充电1.2预驱动器连接;
MOS管TPA_HG1的源极与MOS管TPA_LG1的漏极连接,MOS管TPA_LG1的源极接地;
MOS管TPA_HG2的源极与 MOS管TPA_LG2的漏极连接,MOS管TPA_LG2的源极接地;
MOS管TPA_HG1的漏极为电源充电管理芯片的电源输入脚VP_源;
MOS管TPA_HG1的漏极为电源充电管理芯片的电源输出脚TPC_VP_OUT;
电感L3的一端与MOS管TPA_HG1的源极和MOS管TPA_LG1的漏极的连接点连接,电感L3的另一端与MOS管TPA_HG2的源极和MOS管TPA_LG2的漏极的连接点连接;
电容C7的一端与电池充电1.2降压升压变换器连接,电容C7的另一端依次经二极管D7、二极管D8和电容C8与电池充电1.2降压升压变换器连接;
电容C7和二极管D7的负极的连接点与电池充电1.2降压升压变换器连接;
电容C8和二极管D8的负极的连接点与电池充电1.2降压升压变换器连接;
由电池充电1.2预驱动器产生PWM控制MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2 的开启顺序,驱动线圈L3产生磁力电流,从而对电容 C7及电容C8进行升压,输出DC 电压,同时通过侦测回控输出电压电流TPA_VP_Sense来调控电池充电1.2预驱动器输出的PWM, 以控制MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2的开启顺序的周期,进而产生稳定电压输出。
可选地,所述第一总线采用32位高宽带总线。
可选地,所述第二总线采用32位低宽带总线。
本发明具有以下优点:本芯片通过第一全桥式升压电路将5V 电压升压到Qi1.2.4接口工作所需的15W;通过第二全桥式升压电路将5V 电压升压到TYPE C PD 3.0Profile 3接口工作所需的12V、3A、36W,以及通过第三全桥式升压电路将5V 电压升压到TYPE A BC1.2接口所需的5V、1.5A、7.5W,即将TypeC PD 3.0 、 TypeA BC 1.2 、 Qi 1.2.4的控制部分集成在一起,具有兼容性好、成本低等优点。
附图说明
图1为本实施例的原理框图;
图2为本实施例中第一全桥式升压电路的原理图;
图3为本实施例中第二全桥式升压电路的原理图;
图4为本实施例中第三全桥式升压电路的原理图;
图中:1-RC电子振荡器、2-晶振振荡器、3-展频锁相环时钟、4-第二电源转换器、5-第一电源转换器、6-第三电源转换器、7-CPU、8-I2C从设备、9-第一高宽带总线桥接器、10-电源管理单元、11-第一全桥式升压电路、12-第二全桥式升压电路、13-第三全桥式升压电路、14-第一总线、15-静态随机读写存储器、16-矢量中断控制器、17-CPU ROM & SPIFlash、18-第二高速总线桥接器、19-第二总线、20-第一I2C接口、21-定时器、22-串口、23-单次/多次编程存储器、24-低速ADC、25-振幅偏移调节DDM、26-脉冲调制/频率偏移调节模块、27-第二I2C接口、28-电源管理模块、29-USB电源管理模块、30-C型USB接口的CC物理层端口、31-第一USB D PHY、32-C型USB口、33-A型USB口、34-第二USB D PHY。
具体实施方式
下面结合附图对本发明作进一步说明。
如图1所示,本实施例中,一种电源充电管理芯片,包括分别集成在一起的RC电子振荡器1、晶振振荡器2、展频锁相环时钟3、第二电源转换器4、第一电源转换器5、第三电源转换器6、CPU7、I2C从设备8、第一高宽带总线桥接器9、电源管理单元10、第一全桥式升压电路11、第二全桥式升压电路12、第三全桥式升压电路13、第一总线14、静态随机读写存储器15、矢量中断控制器16、CPU ROM & SPI Flash17、第二高速总线桥接器18、第二总线19、第一I2C接口20、定时器21、串口22、单次/多次编程存储器23、低速ADC24、振幅偏移调节DDM25、脉冲调制/频率偏移调节模块26、第二I2C接口27、电源管理模块28、USB电源管理模块29、C型USB接口的CC物理层端口30、第一USB D PHY31、C型USB口32、A型USB口33和第二USB D PHY34;以上各部分的连接关系如下:
所述晶振振荡器2分别与RC电子振荡器1和展频锁相环时钟3连接。所述第一电源转换器5分别与第二电源转换器4和第三电源转换器6连接。所述CPU7与第一高宽带总线桥接器9连接。所述I2C从设备8、第一高宽带总线桥接器9、静态随机读写存储器15、矢量中断控制器16、CPU ROM & SPI Flash17、第二高速总线桥接器18分别与第一总线14连接。所述第一高宽带总线桥接器9还与电源管理单元10连接。所述第一全桥式升压电路11、第二全桥式升压电路12和第三全桥式升压电路13分别与电源管理单元10连接。所述第一I2C接口20、定时器21、串口22、单次/多次编程存储器23、低速ADC24、振幅偏移调节DDM25、脉冲调制/频率偏移调节模块26、第二I2C接口27、电源管理模块28、USB电源管理模块29、C型USB接口的CC物理层端口30分别与第二总线19连接。所述第二总线19与第二高速总线桥接器18连接。所述第一USB D PHY31分别与USB电源管理模块29和A型USB口33连接。所述第二USB DPHY34分别与USB电源管理模块29和C型USB口32连接。所述C型USB接口的CC物理层端口30还分别与USB电源管理模块29和C型USB口32连接。
本实施例中,部分模块的作用如下:
RC电子振荡器--在没有外部晶振时使用,但没办法支持高频率振荡,在降低成本时使用;
展频锁相环时钟--用于产生避免干扰的锁相环时钟;
第二电源转换器--采用IO LDO 5v~3.3v, 用于输入输出 GPIO 用 5v~3.3vLDO 转换电路;
第一电源转换器--用于将6V~60V电压转换为系统内部所需的5v电压;
第三电源转换器-- 逻辑内部运作核使用电压转换,将5v 转 1.8 v;
I2C从设备-- I2C 汇流排从端;
CPU7-- 32位元精简指令集 CPU;
静态随机读写存储器15-- 静态随机存取记忆体 96k;
矢量中断控制器16 -- CPU 所使用矢量中断控制器;
CPU ROM & SPI Flash17 -- CPU 只读记忆体及串行接口闪存;
多次/单次编程存储器23--用来存放代码,一般不会太大;
低速 ADC24--用来侦测按键低速模拟信号;
振幅偏移调节DDM25 -- 振幅偏移调节,Qi 无线充电时双向沟通使用;
秒冲调制/频率偏移调节模块 26-- 频率偏移调节 ,PD 1.0协议时,PD 1.0 协议是通过 VBUS线(VBUS线是HOST/HUB向USB设备供电的电源线, 即平常USB设备的+5V,一般是接到ATX电源的 5VSB或者是5VCC) 上传递 FSK(频移键控)信息来进行沟通,向下相容时,需要提供这样的功能;
如图2所示,本实施例中,所述第一全桥式升压电路11包括第一全桥式升压电路包括QI 3.0降压升压变换器、QI 2.0预驱动器、全桥式升压电路A、全桥式升压电路B和比较器U1,所述QI 3.0降压升压变换器和QI 2.0预驱动器分别与电源管理单元连接,QI 3.0降压升压变换器分别与全桥式升压电路A、全桥式升压电路B和QI 2.0预驱动器连接,QI 2.0预驱动器分别与全桥式升压电路A和全桥式升压电路B连接, 比较器U1的正输入端与全桥式升压电路A连接;比较器U2的负输入端与全桥式升压电路B连接;比较器U2的输出端与QI3.0降压升压变换器连接。
如图2所示,本实施例中,所述全桥式升压电路A包括MOS管QI_HG1、 MOS管QI_LG1、MOS管QI_HG2、 MOS管QI_LG2、电容C1、电容C2、电感L1、二极管D1和二极管D2,具体连接关系如下:
MOS管QI_HG1的栅极、MOS管QI_LG1的栅极、MOS管QI_HG2的栅极、MOS管QI_LG2的栅极分别与QI 2.0预驱动器连接;MOS管QI_HG1的源极与MOS管QI_LG1的漏极连接,MOS管QI_LG1的源极接地;MOS管QI_HG2的源极与 MOS管QI_LG2的漏极连接,MOS管QI_LG2的源极接地;电感L1的一端与MOS管QI_HG1的源极和MOS管QI_LG1的漏极的连接点连接,电感L1的另一端与MOS管QI_HG2的源极和MOS管QI_LG2的漏极的连接点连接;电容C1的一端与QI 3.0降压升压变换器连接,电容C1的另一端依次经二极管D1、二极管D2和电容C2与QI 3.0降压升压变换器连接;电容C1和二极管D1的负极的连接点与QI 3.0降压升压变换器连接;电容C2和二极管D2的负极的连接点与QI 3.0降压升压变换器连接。
所述全桥式升压电路B包括MOS管HG1、 MOS管LG1、MOS管HG2、 MOS管LG2、电容C3、电容C4、电感L2、磁线圈 COIL、二极管D3和二极管D4,具体连接关系如下:
MOS管HG1的栅极、MOS管LG1的栅极、MOS管HG2的栅极、MOS管LG2的栅极分别与QI2.0预驱动器连接;MOS管HG1的源极与MOS管LG1的漏极连接,MOS管LG1的源极接地;MOS管HG2的源极与 MOS管LG2的漏极连接,MOS管LG2的源极接地;磁线圈 COIL的一端与MOS管HG1的源极和MOS管LG1的漏极的连接点连接,磁线圈 COIL的另一端与MOS管HG2的源极和MOS管LG2的漏极的连接点连接;电容C3的一端与QI 3.0降压升压变换器连接,电容C3的另一端依次经二极管D3、二极管D4和电容C4与QI 3.0降压升压变换器连接;电容C3和二极管D3的负极的连接点与QI 3.0降压升压变换器连接;电容C4和二极管D4的负极的连接点与QI 3.0降压升压变换器连接。
由QI 2.0预驱动器产生PWM控制MOS管QI_HG1、 MOS管QI_LG1、 MOS管QI_HG2和MOS管QI_LG2 的开启顺序,驱动线圈L1产生磁力电流,从而对电容 C1及电容C2进行升压,输出 DC 电压并导引到全桥式升压电路B中,通过磁线圈 COIL 输出电磁力给无线充电接收设备,全桥式升压电路A的电压输出VRAIL 及全桥式升压电路B的电压输出 VRAIL_RUN,经过比较器U1后产生侦测回控输出电压电流VRIL_I_Sense来调节QI 2.0预驱动器输出的PWM ,以控制 MOS管HG1、MOS管LG1、MOS管HG2、MOS管LG2开启顺序的周期,从而产生稳定感应电压输出。
如图3所示,本实施例中,所述第二全桥式升压电路包括电源供电3.0降压升压变换器、电源供电3.0预驱动器、MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2、MOS管TPC_LG2、电感L2、电容C5、电容C6、二极管D5和二极管D6,具体连接关系如下:
MOS管TPC_HG1的栅极、MOS管TPC_LG1的栅极、MOS管TPC_HG2的栅极、MOS管TPC_LG2的栅极分别与电源供电3.0预驱动器连接;MOS管TPC_HG1的源极与MOS管TPC_LG1的漏极连接,MOS管TPC_LG1的源极接地;MOS管TPC_HG2的源极与 MOS管TPC_LG2的漏极连接,MOS管TPC_LG2的源极接地;电感L2的一端与MOS管TPC_HG1的源极和MOS管TPC_LG1的漏极的连接点连接,电感L2的另一端与MOS管TPC_HG2的源极和MOS管TPC_LG2的漏极的连接点连接;电容C5的一端与电源供电3.0降压升压变换器连接,电容C5的另一端依次经二极管D5、二极管D6和电容C6与电源供电3.0降压升压变换器连接;电容C5和二极管D5的负极的连接点与电源供电3.0降压升压变换器连接;电容C6和二极管D6的负极的连接点与电源供电3.0降压升压变换器连接。
由电源供电3.0预驱动器产生PWM控制 MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2和MOS管TPC_LG2 的开启顺序,驱动线圈L2产生磁力电流,从而对电容C5及电容C6进行升压,输出DC 电压,同时通过侦测回控输出电压电流TPC_VP_Sense来调控电源供电3.0预驱动器输出的PWM,以控制 MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2和MOS管TPC_LG2开启顺序的周期,从而产生稳定电压输出。
如图4所示,本实施例中,所述第三全桥升压电路包括电池充电1.2降压升压变换器、电池充电1.2预驱动器、MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2、电感L3、电容C7、电容C8、二极管D7和二极管D8,具体连接关系如下:
MOS管TPA_HG1的栅极、MOS管TPA_LG1的栅极、MOS管TPA_HG2的栅极、 MOS管TPA_LG2的栅极分别与电池充电1.2预驱动器连接;MOS管TPA_HG1的源极与MOS管TPA_LG1的漏极连接,MOS管TPA_LG1的源极接地;MOS管TPA_HG2的源极与 MOS管TPA_LG2的漏极连接,MOS管TPA_LG2的源极接地;电感L3的一端与MOS管TPA_HG1的源极和MOS管TPA_LG1的漏极的连接点连接,电感L3的另一端与MOS管TPA_HG2的源极和MOS管TPA_LG2的漏极的连接点连接;电容C7的一端与电池充电1.2降压升压变换器连接,电容C7的另一端依次经二极管D7、二极管D8和电容C8与电池充电1.2降压升压变换器连接;电容C7和二极管D7的负极的连接点与电池充电1.2降压升压变换器连接;电容C8和二极管D8的负极的连接点与电池充电1.2降压升压变换器连接。
由电池充电1.2预驱动器产生PWM控制MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2 的开启顺序,驱动线圈L3产生磁力电流,从而对电容 C7及电容C8进行升压,输出DC 电压,同时通过侦测回控输出电压电流TPA_VP_Sense来调控电池充电1.2预驱动器输出的PWM, 以控制MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2的开启顺序的周期,进而产生稳定电压输出。
本实施例中,如图2所示,MOS管QI_HG1的漏极为电源充电管理芯片的电源输入脚VP_Source;MOS管QI_HG2的漏极为电源充电管理芯片的电源输出脚QI_VP_OUT。如图3所示,MOS管TPC_HG1的漏极为电源充电管理芯片的电源输入脚VP源;MOS管TPC_HG2的漏极为电源充电管理芯片的电源输出脚TPC_VP输出。如图4所示,MOS管TPA_HG1的漏极为电源充电管理芯片的电源输入脚VP_源;MOS管TPA_HG1的漏极为电源充电管理芯片的电源输出脚TPC_VP_OUT。
本实施例中,所述第一总线14采用32位高宽带总线。 所述第二总线采用32位低宽带总线。
Claims (7)
1.一种电源充电管理芯片,其特征在于:包括分别集成在一起的RC电子振荡器(1)、晶振振荡器(2)、展频锁相环时钟(3)、第二电源转换器(4)、第一电源转换器(5)、第三电源转换器(6)、CPU(7)、I2C从设备(8)、第一高宽带总线桥接器(9)、电源管理单元(10)、第一全桥式升压电路(11)、第二全桥式升压电路(12)、第三全桥式升压电路(13)、第一总线(14)、静态随机读写存储器(15)、矢量中断控制器(16)、CPU ROM & SPI Flash(17)、第二高速总线桥接器(18)、第二总线(19)、第一I2C接口(20)、定时器(21)、串口(22)、单次/多次编程存储器(23)、低速ADC(24)、振幅偏移调节DDM(25)、脉冲调制/频率偏移调节模块(26)、第二I2C接口(27)、电源管理模块(28)、USB电源管理模块(29)、C型USB接口的CC物理层端口(30)、第一USB D PHY(31)、C型USB口(32)、A型USB口(33)和第二USB D PHY(34);
所述晶振振荡器(2)分别与RC电子振荡器(1)和展频锁相环时钟(3)连接;
所述第一电源转换器(5)分别与第二电源转换器(4)和第三电源转换器(6)连接;
所述CPU(7)与第一高宽带总线桥接器(9)连接;
所述I2C从设备(8)、第一高宽带总线桥接器(9)、静态随机读写存储器(15)、矢量中断控制器(16)、CPU ROM & SPI Flash(17)、第二高速总线桥接器(18)分别与第一总线(14)连接;
所述第一高宽带总线桥接器(9)还与电源管理单元(10)连接;
所述第一全桥式升压电路(11)、第二全桥式升压电路(12)和第三全桥式升压电路(13)分别与电源管理单元(10)连接;
所述第一I2C接口(20)、定时器(21)、串口(22)、单次/多次编程存储器(23)、低速ADC(24)、振幅偏移调节DDM(25)、脉冲调制/频率偏移调节模块(26)、第二I2C接口(27)、电源管理模块(28)、USB电源管理模块(29)、C型USB接口的CC物理层端口(30)分别与第二总线(19)连接;
所述第二总线(19)与第二高速总线桥接器(18)连接;
所述第一USB D PHY(31)分别与USB电源管理模块(29)和A型USB口(33)连接;
所述第二USB D PHY(34)分别与USB电源管理模块(29)和C型USB口(32)连接;
所述C型USB接口的CC物理层端口(30)还分别与USB电源管理模块(29)和C型USB口(32)连接。
2.根据权利要求1所述的电源充电管理芯片,其特征在于:所述第一全桥式升压电路(11)包括QI 3.0降压升压变换器、QI 2.0预驱动器、全桥式升压电路A、全桥式升压电路B和比较器U1,所述QI 3.0降压升压变换器和QI 2.0预驱动器分别与电源管理单元(10)连接,QI 3.0降压升压变换器分别与全桥式升压电路A、全桥式升压电路B 和QI 2.0预驱动器连接,QI 2.0预驱动器分别与全桥式升压电路A和全桥式升压电路B连接;比较器U1的正输入端与全桥式升压电路A连接;比较器U2的负输入端与全桥式升压电路B连接;比较器U2的输出端与QI 3.0降压升压变换器连接。
3.根据权利要求2所述的电源充电管理芯片,其特征在于:所述全桥式升压电路A包括MOS管QI_HG1、 MOS管QI_LG1、MOS管QI_HG2、 MOS管QI_LG2、电容C1、电容C2、电感L1、二极管D1和二极管D2,具体连接关系如下:
MOS管QI_HG1的栅极、MOS管QI_LG1的栅极、MOS管QI_HG2的栅极、MOS管QI_LG2的栅极分别与QI 2.0预驱动器连接;
MOS管QI_HG1的源极与MOS管QI_LG1的漏极连接,MOS管QI_LG1的源极接地;
MOS管QI_HG2的源极与 MOS管QI_LG2的漏极连接,MOS管QI_LG2的源极接地;
电感L1的一端与MOS管QI_HG1的源极和MOS管QI_LG1的漏极的连接点连接,电感L1的另一端与MOS管QI_HG2的源极和MOS管QI_LG2的漏极的连接点连接;
电容C1的一端与QI 3.0降压升压变换器连接,电容C1的另一端依次经二极管D1、二极管D2和电容C2与QI 3.0降压升压变换器连接;
电容C1和二极管D1的负极的连接点与QI 3.0降压升压变换器连接;
电容C2和二极管D2的负极的连接点与QI 3.0降压升压变换器连接;
所述MOS管QI_HG1的漏极为电源充电管理芯片的电源输入脚VP_Source;
所述MOS管QI_HG2的漏极为电源充电管理芯片的电源输出脚QI_VP_OUT;
所述全桥式升压电路B包括MOS管HG1、 MOS管LG1、MOS管HG2、 MOS管LG2、电容C3、电容C4、电感L2、磁线圈 COIL、二极管D3和二极管D4,具体连接关系如下:
MOS管HG1的栅极、MOS管LG1的栅极、MOS管HG2的栅极、MOS管LG2的栅极分别与QI 2.0预驱动器连接;
MOS管HG1的源极与MOS管LG1的漏极连接,MOS管LG1的源极接地;
MOS管HG2的源极与 MOS管LG2的漏极连接,MOS管LG2的源极接地;
磁线圈 COIL的一端与MOS管HG1的源极和MOS管LG1的漏极的连接点连接,磁线圈 COIL的另一端与MOS管HG2的源极和MOS管LG2的漏极的连接点连接;
电容C3的一端与QI 3.0降压升压变换器连接,电容C3的另一端依次经二极管D3、二极管D4和电容C4与QI 3.0降压升压变换器连接;
电容C3和二极管D3的负极的连接点与QI 3.0降压升压变换器连接;
电容C4和二极管D4的负极的连接点与QI 3.0降压升压变换器连接;
由QI 2.0预驱动器产生PWM控制MOS管QI_HG1、 MOS管QI_LG1、 MOS管QI_HG2和 MOS管QI_LG2 的开启顺序,驱动线圈L1产生磁力电流,从而对电容 C1及电容C2进行升压,输出DC 电压并导引到全桥式升压电路B中,通过磁线圈 COIL 输出电磁力给无线充电接收设备,全桥式升压电路A的电压输出VRAIL 及全桥式升压电路B的电压输出 VRAIL_RUN,经过比较器U1后产生侦测回控输出电压电流VRIL_I_Sense来调节QI 2.0预驱动器输出的PWM ,以控制 MOS管HG1、MOS管LG1、MOS管HG2、MOS管LG2开启顺序的周期,从而产生稳定感应电压输出。
4.根据权利要求1至3任一所述的电源充电管理芯片,其特征在于:所述第二全桥式升压电路包括电源供电3.0降压升压变换器、电源供电3.0预驱动器、MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2、MOS管TPC_LG2、电感L2、电容C5、电容C6、二极管D5和二极管D6,具体连接关系如下:
MOS管TPC_HG1的栅极、MOS管TPC_LG1的栅极、MOS管TPC_HG2的栅极、MOS管TPC_LG2的栅极分别与电源供电3.0预驱动器连接;
MOS管TPC_HG1的源极与MOS管TPC_LG1的漏极连接,MOS管TPC_LG1的源极接地;
MOS管TPC_HG2的源极与 MOS管TPC_LG2的漏极连接,MOS管TPC_LG2的源极接地;
MOS管TPC_HG1的漏极为电源充电管理芯片的电源输入脚VP源;
MOS管TPC_HG2的漏极为电源充电管理芯片的电源输出脚TPC_VP输出;
电感L2的一端与MOS管TPC_HG1的源极和MOS管TPC_LG1的漏极的连接点连接,电感L2的另一端与MOS管TPC_HG2的源极和MOS管TPC_LG2的漏极的连接点连接;
电容C5的一端与电源供电3.0降压升压变换器连接,电容C5的另一端依次经二极管D5、二极管D6和电容C6与电源供电3.0降压升压变换器连接;
电容C5和二极管D5的负极的连接点与电源供电3.0降压升压变换器连接;
电容C6和二极管D6的负极的连接点与电源供电3.0降压升压变换器连接;
由电源供电3.0预驱动器产生PWM控制 MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2和MOS管TPC_LG2 的开启顺序,驱动线圈L2产生磁力电流,从而对电容C5及电容C6进行升压,输出DC 电压,同时通过侦测回控输出电压电流TPC_VP_Sense来调控电源供电3.0预驱动器输出的PWM,以控制 MOS管TPC_HG1、MOS管TPC_LG1、MOS管TPC_HG2和MOS管TPC_LG2开启顺序的周期,从而产生稳定电压输出。
5.根据权利要求4所述的电源充电管理芯片,其特征在于:所述第三全桥式 升压电路包括电池充电1.2降压升压变换器、电池充电1.2预驱动器、MOS管TPA_HG1、MOS管TPA_LG1、MOS管TPA_HG2、MOS管TPA_LG2、电感L3、电容C7、电容C8、二极管D7和二极管D8,具体连接关系如下:
MOS管TPA_HG1的栅极、MOS管TPA_LG1的栅极、MOS管TPA_HG2的栅极、 MOS管TPA_LG2的栅极分别与电池充电1.2预驱动器连接;
MOS管TPA_HG1的源极与MOS管TPA_LG1的漏极连接,MOS管TPA_LG1的源极接地;
MOS管TPA_HG2的源极与 MOS管TPA_LG2的漏极连接,MOS管TPA_LG2的源极接地;
MOS管TPA_HG1的漏极为电源充电管理芯片的电源输入脚VP_源;
MOS管TPA_HG1的漏极为电源充电管理芯片的电源输出脚TPC_VP_OUT;
电感L3的一端与MOS管TPA_HG1的源极和MOS管TPA_LG1的漏极的连接点连接,电感L3的另一端与MOS管TPA_HG2的源极和MOS管TPA_LG2的漏极的连接点连接;
电容C7的一端与电池充电1.2降压升压变换器连接,电容C7的另一端依次经二极管D7、二极管D8和电容C8与电池充电1.2降压升压变换器连接;
电容C7和二极管D7的负极的连接点与电池充电1.2降压升压变换器连接;
电容C8和二极管D8的负极的连接点与电池充电1.2降压升压变换器连接;
由电池充电1.2预驱动器产生PWM控制MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2 的开启顺序,驱动线圈L3产生磁力电流,从而对电容 C7及电容C8进行升压,输出DC 电压,同时通过侦测回控输出电压电流TPA_VP_Sense来调控电池充电1.2预驱动器输出的PWM,以控制MOS管TPA_HG1、MOS管TPA_LG1、 MOS管TPA_HG2、MOS管TPA_LG2 的开启顺序的周期,进而产生稳定电压输出。
6.根据权利要求1或2或3或5所述的电源充电管理芯片,其特征在于:所述第一总线(14)采用32位高宽带总线。
7.根据权利要求6所述的电源充电管理芯片,其特征在于:所述第二总线(19)采用32位低宽带总线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110580762.3A CN113270920B (zh) | 2021-05-26 | 2021-05-26 | 电源充电管理芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110580762.3A CN113270920B (zh) | 2021-05-26 | 2021-05-26 | 电源充电管理芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113270920A CN113270920A (zh) | 2021-08-17 |
CN113270920B true CN113270920B (zh) | 2022-04-29 |
Family
ID=77233044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110580762.3A Active CN113270920B (zh) | 2021-05-26 | 2021-05-26 | 电源充电管理芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113270920B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203241749U (zh) * | 2011-12-08 | 2013-10-16 | 技领半导体(上海)有限公司 | 多逻辑单元电源管理集成电路 |
CN111554248A (zh) * | 2020-06-15 | 2020-08-18 | 深圳市昱森微电子有限公司 | 液晶显示芯片 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8487655B1 (en) * | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
TWM385858U (en) * | 2010-02-12 | 2010-08-01 | Fu Da Tong Technology Co Ltd | Frequency conversion type wireless power supply and charging device |
US10185670B2 (en) * | 2015-09-15 | 2019-01-22 | Gatekeeper Ltd. | System and method for securely connecting to a peripheral device |
CN211702068U (zh) * | 2020-04-23 | 2020-10-16 | 广东荣文科技集团有限公司 | 带充放电功能的工业总线协议转换器 |
-
2021
- 2021-05-26 CN CN202110580762.3A patent/CN113270920B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203241749U (zh) * | 2011-12-08 | 2013-10-16 | 技领半导体(上海)有限公司 | 多逻辑单元电源管理集成电路 |
CN111554248A (zh) * | 2020-06-15 | 2020-08-18 | 深圳市昱森微电子有限公司 | 液晶显示芯片 |
Non-Patent Citations (1)
Title |
---|
小型四旋翼飞行器飞控系统硬件设计与实现;张一东;《中国优秀硕士学位论文全文数据库》;20210115(第1期);第1-69页 * |
Also Published As
Publication number | Publication date |
---|---|
CN113270920A (zh) | 2021-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101795068B (zh) | 开关型调节器及其控制方法 | |
CN102904443B (zh) | 直流对直流转换器及其电压转换方法 | |
CN101924471B (zh) | 恒定输出电流的方法及装置 | |
US11336180B2 (en) | Fast mode transitions in a power converter | |
CN102097934A (zh) | 迟滞模式降压型dc/dc开关变换器 | |
TWI774085B (zh) | 脈衝寬度調變控制晶片和電源轉換系統 | |
US20210313810A1 (en) | Modulating supply voltage generated by voltage regulator for transmission of data and power | |
CN102177646A (zh) | 开关模式电源 | |
US20230015278A1 (en) | Power management system and electronic device | |
CN110071630A (zh) | 一种无缝切换降压和直通工作模式的转换电路及实现方法 | |
CN109217679B (zh) | 一种控制器ic及其应用 | |
CN103378726B (zh) | 切换式电源供应器及其控制电路与控制方法 | |
CN113270920B (zh) | 电源充电管理芯片 | |
CN204014223U (zh) | 低成本紧凑型led驱动电路芯片 | |
CN110048607A (zh) | 一种无缝切换升压和直通工作模式的转换电路及实现方法 | |
CN210225009U (zh) | 充放电控制电路 | |
CN203722885U (zh) | 高功率因数无频闪输出恒定电流的装置 | |
CN108880250B (zh) | 升压电路及dc/dc变换器 | |
CN103747600B (zh) | 高功率因数无频闪输出恒定电流的方法及装置 | |
CN106537726A (zh) | 一种基于车载电源的车电与超级电容供电切换电路 | |
CN218071309U (zh) | 一种用于锂电池保护的电荷泵电路 | |
CN113437989B (zh) | 一种支持零待机功耗或低电压的电池收发器及工作方法 | |
CN116661542A (zh) | 一种具备大功率可调输出功能的mcu芯片 | |
CN114884344A (zh) | 一种用于锂电池保护的电荷泵电路 | |
CN104883045A (zh) | 一种开关电源软启动电路及开关电源软启动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |