CN113270359A - 用于自组装半导体发光二极管的基板卡盘 - Google Patents
用于自组装半导体发光二极管的基板卡盘 Download PDFInfo
- Publication number
- CN113270359A CN113270359A CN202010424411.9A CN202010424411A CN113270359A CN 113270359 A CN113270359 A CN 113270359A CN 202010424411 A CN202010424411 A CN 202010424411A CN 113270359 A CN113270359 A CN 113270359A
- Authority
- CN
- China
- Prior art keywords
- substrate
- frame
- assembly
- light emitting
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 529
- 239000004065 semiconductor Substances 0.000 title description 221
- 238000012546 transfer Methods 0.000 claims abstract description 28
- 239000012530 fluid Substances 0.000 claims description 104
- 238000003825 pressing Methods 0.000 claims description 24
- 238000006073 displacement reaction Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 abstract description 45
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000001338 self-assembly Methods 0.000 description 90
- 239000010410 layer Substances 0.000 description 89
- 230000008569 process Effects 0.000 description 21
- 238000007789 sealing Methods 0.000 description 20
- 230000005684 electric field Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 238000007689 inspection Methods 0.000 description 18
- 239000000696 magnetic material Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 230000005484 gravity Effects 0.000 description 13
- 229910002601 GaN Inorganic materials 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000009871 nonspecific binding Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
- B25B—TOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
- B25B5/00—Clamps
- B25B5/02—Clamps with sliding jaws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
- H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本公开涉及一种用于制造显示装置的方法,并且一个特定实施方式涉及一种用于自组装微型LED的基板卡盘。基板卡盘可以包括:第一框架,在其中心部分具有孔;第二框架,在其中心部分具有孔,并且设置成与第一框架重叠;框架传送部,被配置为传送第二框架,使得在基板设置在第一框架和第二框架之间时第二框架挤压基板;以及辅助夹具,被配置为在第二框架挤压基板的同时附加地朝向基板挤压第二框架。
Description
技术领域
本公开涉及一种用于制造显示装置的方法,并且一个特定实施方式涉及一种用于自组装微型LED的基板卡盘。
背景技术
近年来,在显示技术领域中,液晶显示器(LCD)、有机发光二极管(OLED)显示器、微型LED(microLED)显示器等已经在进行实现大面积显示器的竞争。
相反,当直径或横截面面积小于100微米的半导体微型LED(μLED)用于显示器时,由于显示器不需要偏振器来吸收光,因此可以提供非常高的效率。然而,大型显示器需要数百万个半导体发光二极管,与其他技术相比,这使得难以转移器件。
当前正在为转移工艺开发的一些技术包括拾取和设置、激光剥离(LLO)和自组装。在这些技术中,自组装方法是允许半导体发光二极管自己在流体中找到其位置的方法,这在实现大屏幕显示装置中是最有利的。
近来,美国专利注册号9,825,202公开了适于自组装的微型LED结构,但是对于通过微型LED的自组装来制造显示器的技术的研究不足。鉴于此,本公开提出了一种用于自组装微型LED的新制造装置。
发明内容
本公开的一个方面是提供一种新制造工艺,其在使用微尺寸半导体发光二极管的大屏幕显示器中提供高可靠性。
本公开的另一方面是提供一种用于校正基板的翘曲的附加装置。
本公开的又一方面是提供一种用于防止在自组装期间对基板与框架之间的密封造成损坏的结构。
为了实现上述方面,本公开提供了一种基板卡盘,用于允许基板的一个表面浸没在流体中。基板卡盘可以包括:第一框架,在其中心部分具有孔;第二框架,在其中心部分具有孔,并且设置成与第一框架重叠;框架传送部,被配置为传送第二框架,使得在基板设置在第一框架和第二框架之间时第二框架挤压基板;以及辅助夹具,被配置为在第二框架挤压基板的同时附加地朝向基板挤压第二框架。
在一个实施方式中,辅助夹具可以固定在第二框架上。
在一个实施方式中,辅助夹具可包括:夹具支撑部,固定在第二框架上;以及挤压部,固定到夹具支撑部上,并且具有在朝向第二框架的方向上变化的长度。
在一个实施方式中,当第二框架与基板接触时,挤压部可以在朝向第二框架的方向上延长以挤压第二框架。
在一个实施方式中,辅助夹具可包括设置在挤压部和第二框架之间的缓冲部。
在一个实施方式中,第二框架可以设置有至少一个凹部,并且缓冲部可以设置在凹部中。
在一个实施方式中,辅助夹具可以设置在第二框架的边缘上。
在一个实施方式中,辅助夹具可以设置为多个,并且多个辅助夹具可以设置在第二框架上设置的至少四个角上。
在一个实施方式中,基板卡盘还可以包括:控制器,被配置为控制由辅助夹具施加的用于挤压第二框架的压力;以及位移传感器,被配置为感测基板的翘曲度。控制器可以基于位移传感器的感测结果来控制由辅助夹具施加的用于挤压第二框架的压力。
在一个实施方式中,辅助夹具可以设置为多个,并且控制器可以基于位移传感器的感测结果控制多个辅助夹具,使得多个辅助夹具以不同的压力挤压第二框架。
利用根据本公开的上述配置,可以一次在显示装置上组装大量的半导体发光二极管,该显示装置的各个像素由微型LED构成。
因此,根据本公开,可以在小尺寸晶片上像素化大量半导体发光二极管,然后将其转移到大面积基板上。这使得能够以低成本制造大面积显示装置。
根据本公开,通过使用磁场和电场在溶液中将半导体发光二极管同时转移到正确的位置,可以实现半导体发光二极管的低成本、高效率和快速转移,而与各部分的尺寸或数量以及转移面积无关。
通过电场组装半导体发光二极管允许通过选择性的电施加来选择性组装,而无需任何附加的装置或过程。同样,由于组装基板被设置在腔室的顶部上,因此可以容易地装载或卸载基板,并且可以防止半导体发光二极管的非特异性结合。
本公开提供了一种用于校正基板和框架的翘曲的附加组件,从而即使基板的面积增加也保持高的自产量。
本公开在与浮力作用于流体上的方向相反的方向上连续地施加力,从而防止框架和基板之间的密封受损。这能够防止基板在自组装期间破裂。
附图说明
图1是示出根据本公开的使用半导体发光二极管的显示装置的一个实施例的概念图。
图2是图1的显示装置中的部分A的局部放大视图。
图3是图2的半导体发光二极管的放大视图。
图4是示出图2的半导体发光二极管的另一实施例的放大视图。
图5A至图5E是用于说明用于制造上述半导体发光二极管的新工艺的概念图。
图6是示出根据本公开的用于自组装半导体发光二极管的装置的示例的概念图。
图7是图6的自组装装置的框图。
图8A至图8E是示出使用图6的自组装装置来自组装半导体发光二极管的过程的概念图。
图9是示出图8A至图8E的半导体发光二极管的概念图。
图10是示出根据本公开的自组装方法的流程图。
图11是示出基板卡盘的第一状态的概念图。
图12是示出基板卡盘的第二状态的概念图。
图13是设置在基板卡盘处的第一框架的平面图。
图14是示出将组装基板装载在基板卡盘上的状态的概念图。
图15是根据本公开的一个实施例的磁场形成部分的透视图。
图16是示出根据本公开的一个实施例的磁场形成部分的一侧的视图。
图17是示出根据本公开的一个实施例的磁场形成部分的下侧的视图。
图18是示出根据本公开的设置在磁场形成部分处的磁体的轨迹的概念图。
图19是示出提供半导体发光二极管的状态的概念图。
图20是根据本公开的一个实施例的组装腔室的平面图。
图21是沿着图20的线A-A'截取的截面图。
图22和图23是示出根据本公开的一个实施例的设置在组装腔室处的门的移动的概念图。
图24是示出在自组装期间出现的基板翘曲现象的概念图。
图25是示出用于校正基板翘曲现象的方法的概念图。
图26至图29是根据本公开的一个实施例的基板卡盘的透视图。
图30是示出根据本公开的一个实施例的第二框架和框架传送部的透视图。
图31是示出根据本公开的一个实施例的第二框架和框架传送部的一侧的视图。
图32是根据本公开的基板卡盘的平面图。
图33是根据本公开的辅助夹具的正视图。
图34是图33所示的辅助夹具的放大视图。
图35是根据本公开的辅助夹具的透视图。
具体实施方式
现在将参考附图详细给出根据本文所公开的示例性实施例的描述。为了参考附图简要描述起见,可以为相同或等同组件提供相同或类似的附图标记,并且将不再重复其描述。通常,诸如“模块”和“单元”这样的后缀可以用于指元件或组件。本文使用这样的后缀仅仅旨在便于说明书的描述,而后缀本身并不旨在给出任何特殊含义或功能。在描述本公开时,如果认为对相关的已知功能或构造的详细说明不必要地转移了本公开的主旨,则这样的说明已经被省略,但是将被本领域技术人员理解。附图被用来帮助容易地理解本公开的技术思想,并且应当理解,本公开的思想不受附图的限制。
将理解的是,当元件(诸如层、区域或基板)被描述为在另一元件“上”时,该元件可直接在元件上或者可以存在一个多更多个中间元件。
本文公开的显示装置可以包括便携式电话、智能电话、膝上型计算机、数字广播终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航装置、便携式个人计算机、平板PC、超极本、数字TV、数字标牌、头戴显示器(HMD)、台式计算机等。然而,对于本领域技术人员而言显而易见的是,如果装置是能够发光的装置,则根据本文描述的实施例的配置还可以应用于稍后将开发的新产品类型。
图1是示出根据本公开的使用半导体发光二极管的显示装置的一个实施例的概念图,图2是图1的显示装置中的部分A的局部放大视图,图3是图2的半导体发光二极管的放大视图,图4是示出图2的半导体发光二极管的另一实施例的放大视图。
根据该图示,由显示装置100的控制器处理的信息可以由显示模块140输出。围绕显示模块的边缘延伸的闭环形状的壳体101可以形成显示装置的边框。
显示模块140具有显示图像的面板141,并且面板141可具有微尺寸的半导体发光二极管150和安装有半导体发光二极管150的布线基板110。
布线基板110可以形成有布线线路,该布线线路可以连接到半导体发光二极管150的n型电极152和p型电极156。这样,半导体发光二极管150可以作为自己独立发光的各个像素而设置在布线基板110上。
显示在面板141上的图像是视觉信息,通过经由布线线路独立地控制以矩阵布置的单位像素(子像素)的发光来渲染该视觉信息。
本公开以microLED(发光二极管)为例来说明将电流转换成光的半导体发光二极管150。MicroLED可以是尺寸小(小于100微米)的发光二极管。半导体发光二极管150具有红色、绿色和蓝色的发光区域,并且单位像素可以通过这些颜色的组合来产生光。即,单位像素是用于产生一个颜色的最小单位。每个单位像素可含有至少三个microLED。
更具体地说,参考图3,半导体发光二极管150可具有竖直结构。
例如,半导体发光二极管150可以实现为主要由氮化镓(GaN)组成的、其中添加了一些铟(In)和/或铝(Al)的高功率发光二极管,并且发出各种颜色的光。
这种竖直型半导体发光二极管包括p型电极156、形成在p型半导体层156上的p型半导体层155、形成在p型半导体层155上的有源层154、形成在有源层154上的n型半导体层153、以及形成在n型半导体层153上的n型电极152。在这种情况下,底部处的p型电极156可以电连接到布线基板的p型电极,并且顶部处的n型电极152可以电连接到半导体发光二极管上方的n电极。电极可以在竖直型半导体发光二极管150中沿向上/向下的方向设置,从而提供了能够减小芯片尺寸的巨大优点。
在另一示例中,参考图4,半导体发光二极管可以是倒装芯片型发光二极管。
作为这种倒装芯片型发光二极管的示例,半导体发光二极管150包括p型电极156、形成在p型半导体层156上的p型半导体层155、形成在p型半导体层155上的有源层154、形成在有源层154上的n型半导体层153、以及在n型半导体层153上与p型电极156竖直地分离的n型电极152。在这种情况下,p型电极156和n型电极152两者均可在半导体发光二极管下方电连接到布线基板的p电极和n电极。
竖直型半导体发光二极管和水平型半导体发光二极管各自可以被用作绿色半导体发光二极管、蓝色半导体发光二极管或红色半导体发光二极管。绿色半导体发光二极管和蓝色半导体发光二极管可以实现为主要由氮化镓(GaN)组成的、其中添加了一些铟(In)和/或铝(Al)的高功率发光二极管,并且分别发出绿色光和蓝色光。作为这种高功率发光二极管的示例,半导体发光二极管可以由氮化镓薄膜构成,该氮化镓薄膜由n-GaN、p-GaN、AlGaN、InGaN等的各种层形成。更具体地说,p型半导体层可以是P型GaN,且n型半导体层可以是N型GaN。然而,对于红色半导体发光二极管,p型半导体层可以是P型GaAs,n型半导体层可以是N型GaAs。
此外,p型半导体层可以是在p电极上掺杂有Mg的P型GaN,且n型半导体层可以是在n电极上掺杂有Si的N型GaN。在这种情况下,上述半导体发光二极管可以不具有有源层。
同时,参考图1至图4,由于发光二极管的尺寸非常小,因此自发射的高清晰度单位像素可以布置在显示面板上,并且因此显示装置可以递送高质量画面。
在根据本公开的使用半导体发光二极管的上述显示装置中,半导体发光二极管生长在晶片上、通过台面和隔离形成,并且用作各个像素。在这种情况下,应该将微尺寸的半导体发光二极管150转移到晶片上,置于显示面板的基板上的预设位置处。可用的转移技术之一是拾取和放置,但是其成功率低并且需要大量时间。在另一示例中,可通过使用印模(stamp)或辊(roll)来一次转移若干二极管,然而,由于有限的产量,其不适于大屏幕显示器。本公开提出了一种用于制造显示装置的新方法和装置,其能够解决这些问题。
为此,下面将首先描述用于制造显示装置的新方法。图5A至图5E是用于说明制造上述半导体发光二极管的新过程的概念图。
在本说明书中,将说明使用无源矩阵(PM)半导体发光二极管的显示装置。应该注意的是,下面给出的说明也适用于有源矩阵(AM)半导体发光二极管。此外,虽然将给出水平型半导体发光二极管如何自组装的说明,但是其也可以应用于竖直型半导体发光二极管的自组装。
首先,根据该制造方法,在生长基板159上生长第一导电半导体层153、有源层154和第二导电半导体层155(图5A)。
一旦生长了第一导电半导体层153,就在第一导电半导体层153上生长有源层154,随后在有源层154上生长第二导电半导体层155。通过依次生长第一导电半导体层153、有源层154和第二导电半导体层155,第一导电半导体层153、有源层154和第二导电半导体层155形成如图5A所示的堆叠结构。
在这种情况下,第一导电半导体层153可以是p型半导体层,第二导电半导体层155可以是n型半导体层。然而,本公开不必限于此,并且第一导电类型可以是n型,并且第二导电类型可以是p型。
此外,尽管通过假设存在有源层来说明本示例性实施例,但是如上所述,如有必要,可以省略有源层。在示例中,在n电极上,p型半导体层可以是掺杂有Mg的P型GaN,n型半导体层可以是掺杂有Si的N型GaN。
生长基板159(晶片)可以由透光材料(例如,蓝宝石(Al2O3)、GaN、ZnO和AlO中的至少一种)形成,但不限于此。此外,生长基板159可以由适于生长半导体材料或载体晶片的材料制成。生长基板2101也可以由具有高导热率的材料形成。除了导电基板或绝缘基板之外,生长基板2101可以使用具有比蓝宝石(Al2O3)基板更高的导热率的SiC、Si、GaAs、GaP、InP和Ga2O3基板中的至少一种。
接着,通过去除第一导电半导体层153、有源层154和第二导电半导体层155的至少一部分来形成多个半导体发光二极管(图5B)。
更具体地说,执行隔离以使发光二极管形成发光二极管阵列。即,通过竖直刻蚀第一导电半导体层153、有源层154和第二导电半导体层155来形成多个半导体发光二极管。
在水平型半导体发光二极管的情况下,可以执行台面工艺,该台面工艺通过竖直地去除有源层154和第二导电层155的一部分而将第一导电半导体层153暴露于外部,随后可以执行隔离,该隔离通过刻蚀第一导电半导体层153而形成半导体发光二极管的阵列。
接着,在第二导电半导体层155的一个表面上形成第二导电电极156(或p型电极)(图5C)。可以通过诸如溅射的沉积方法形成第二导电电极156,但是本公开不必限于此。在第一导电半导体层和第二导电半导体层分别是n型半导体层和p型半导体层的情况下,第二导电电极156可以用作n型电极。
接着,去除生长基板159,从而留下多个半导体发光二极管。例如,可以使用激光剥离(LLO)或化学剥离(CLO)来去除生长基板159(图5D)。
随后,在填充有流体的腔室内进行将半导体发光二极管150安装在基板上的步骤(图5E)。
例如,半导体发光二极管150和基板被放入到填充有流体的腔室中,并且利用流动性、重力、表面张力等将半导体发光二极管自组装到基板161上。在这种情况下,基板可以是组装基板161。
在另一示例中,可以将布线基板而不是组装基板161放入到组装腔室中,并且可以将半导体发光二极管150直接安装到布线基板上。在这种情况下,基板可以是布线基板。为了便于说明,本公开以将半导体发光二极管150安装到组装基板161上为例进行说明。
为了便于将半导体发光二极管150安装到组装基板161上,可以在组装基板161上设置半导体发光二极管150被装配在其中的单元(未示出)。具体地说,在组装基板161上,在半导体发光二极管150与布线电极对准的位置处形成安装有半导体发光二极管150的单元。当半导体发光二极管150在流体内移动时,半导体发光二极管150被组装到单元。
在将半导体发光二极管排列在组装基板161上之后,可将半导体发光二极管从组装基板161转移到布线基板,从而能够在大面积上进行大面积转移。因此,组装基板161可被称为临时基板。
同时,上述自组装方法需要更高的转移产量,使得其可以应用于大屏幕显示器的制造。本公开提出了一种使重力或摩擦的效果最小化并且避免非特异性结合的方法和装置,以增加转移产量。
在这种情况下,在根据本公开的显示装置中,磁性材料被放置在半导体发光二极管上,使得半导体发光二极管通过磁力移动,并且半导体发光二极管在被移动的过程中通过电场安装在预设位置处。下面将参考附图更详细地描述该转移方法和装置。
图6是示出根据本公开的用于自组装半导体发光二极管的装置的示例的概念图,图7是图6的自组装装置的框图。图8A至图8E是示出使用图6的自组装装置的自组装半导体发光二极管的过程的概念图。图9是用于说明图8A至图8E的半导体发光二极管的概念图。
参考图6和图7,本公开的自组装装置160可包括组装腔室162、磁体163和位置控制器164。
组装腔室162配备有用于多个半导体发光二极管的空间。该空间可填充有流体,并且该流体可以是组装溶液,其包括水等。因此,组装腔室162可以是水箱并且被配置为开放型。然而,本公开不限于此,并且组装腔室162可以是具有封闭空间的封闭型腔室。
基板161可以放置在组装腔室162中,使得组装了半导体发光二极管150的组装表面朝下。例如,通过馈送单元将基板161馈送到组装位置,并且该馈送单元可具有台165,在该台165处安装基板。可通过控制器调整台165的位置,由此可将基板161馈送到组装位置。
在这种情况下,基板161在组装位置处的组装表面面向组装腔室162的底部。如图中所示,基板161的组装表面以被组装腔室162中的流体浸泡的方式来放置。由此,流体中的半导体发光二极管150移动到组装表面。
基板161是在该处可形成电场的组装基板,并且可包括基部161a、介电层161b和多个电极161c。
基部161a由绝缘材料制成,并且电极161c可以是在基部161a的一个表面上图案化的薄膜或厚膜双平面电极。电极161c可以由Ti/Cu/Ti、Ag膏、ITO等的堆叠形成。
介电层161b可由诸如SiO2、SiNx、SiON、Al2O3、TiO2、HfO2等的无机材料制成。或者,介电层161b可以是有机绝缘体并且由单个层或多个层构成。介电层161b的厚度范围可以从几十nm到几μm。
此外,根据本公开的基板161包括由势垒壁161e分开的多个单元161d。单元161d可以沿一个方向依次布置并且由聚合物材料制成。此外,可以与相邻的单元161d共享用于形成单元161d的势垒壁161e。势垒壁161e可以从基部161a突出,并且单元161d可以沿着势垒壁161e沿一个方向依次布置。更具体地,单元161d可以沿列和行的方向依次布置,并且具有矩阵结构。
如图所示,单元161d可具有用于包含半导体发光二极管150的凹部,并且凹部可以是由势垒壁161e限定的空间。凹部可具有与半导体发光二极管的形状相同或类似的形状。例如,如果半导体发光二极管是矩形的,则凹部也可以是矩形的。此外,尽管未示出,但是如果半导体发光二极管是圆形的,则形成在单元中的凹部可以是圆形的。此外,每个单元被配置为包含一个半导体发光二极管。即,一个单元包含一个半导体发光二极管。
同时,多个电极161c具有放置在单元161d的底部处的多条电极线路,并且电极线路可被配置为延伸到相邻的单元。
电极161c放置在单元161d的下侧上,并且可以施加不同的极性以在单元161d内建立电场。为了形成电场,介电层161b可以形成单元161d的底部,同时覆盖电极161c。利用该结构,当向每个单元161d的下侧上的一对电极161c施加不同的极性时,形成电场并且半导体发光二极管可以通过该电场插入到单元161d中。
基板161的电极在组装位置处电连接到电源171。电源171通过将电力施加到电极来执行产生电场的功能。
如图中所示,自组装装置可具有用于将磁力施加到半导体发光二极管的磁体163。磁体163放置在距组装腔室162一定距离处,并且将磁力施加到半导体发光二极管150。磁体163可被放置为面向基板161的组装表面的相对侧,并且由连接到磁体163的位置控制器164来控制磁体163的位置。
半导体发光二极管1050可具有磁性材料,使得它们通过磁场在流体内移动。
参考图9,具有磁性材料的半导体发光二极管可包括第一导电电极1052、第二导电电极1056、在该处放置第一导电电极1052的第一导电半导体层1053、与第一导电半导体层1052叠置并且在该处放置了第二导电层1056的第二导电半导体层1055、以及放置在第一导电半导体层1053与第二导电半导体层1055之间的有源层1054。
在此,第一导电类型可以指p型,第二导电类型可以指n型,反之亦然。如前所述,半导体发光二极管可以形成为不具有有源层。
同时,在本公开中,可以在通过半导体发光二极管的自组装将半导体发光二极管组装到布线基板上之后,形成第一导电电极1052。此外,在本公开中,第二导电电极1056可包括磁性材料。磁性材料可以指磁性金属。磁性材料可以是Ni、SmCo等。在另一示例中,磁性材料可包括基于Gd的材料、基于La的材料和基于Mn的材料中的至少一种。
磁性材料可以以颗粒的形式设置在第二导电电极1056上。或者,包括磁性材料的导电电极的一层可以由磁性材料构成。其示例是半导体发光二极管1050的第二导电电极1056,其包括第一层1056a和第二层1056b,如图9所示。在此,第一层1056a可包括磁性材料,第二层1056b可包括不同于磁性材料的金属材料。
如图中所示,在本示例中,包括磁性材料的第一层1056a可被放置为与第二导电半导体层1055接触。在这种情况下,第一层1056a被放置在第二层1056b与第二导电半导体层1055之间。第二层1056b可以是连接到布线基板上的布线电极的接触金属。然而,本公开不必限于此,并且磁性材料可以放置在第一导电半导体层的一个表面上。
再次参考图6和图7,更具体地,在自组装装置的组装腔室的顶部上,可以设置能够自动或手动地在x、y和z轴上移动磁体163的磁体操纵器或能够转动磁体163的马达。磁体操纵器和马达可以构成位置控制器164。这样,磁体163可以沿水平、顺时针或逆时针方向转动到基板161。
同时,组装腔室162可以形成有透光底板166,并且半导体发光二极管可以放置在底板166与基板161之间。图像传感器167可以与底板166相对放置,以便通过底板166监测组装腔室162的内部。图像传感器167可以由控制器172控制,并且可具有倒置型透镜、CCD等,以便观察基板161的组装表面。
上述自组装装置被配置为组合地使用磁场和电场。由此,在借助于磁体的位置变化而移动的过程中,通过电场将半导体发光二极管安装在基板上的预设位置处。下面,将更详细地描述使用上述自组装装置的组装过程。
首先,可以通过参考图5A至图5C说明的过程形成具有磁性材料的多个半导体发光二极管1050。在这种情况下,在形成图5C的第二导电电极的过程中,磁性材料可以沉积到半导体发光二极管上。
接着,将基板161馈送到组装位置,并将半导体发光二极管1050放入组装腔室162中(图8A)。
如上所述,基板161上的组装位置可以是以组装了半导体发光二极管150的组装表面朝下的方式将基板161放置在组装腔室162中的位置。
在这种情况下,半导体发光二极管1050中的一些可以下沉到组装腔室162的底部,并且它们中的一些可以漂浮在流体中。如果组装腔室162具有透光底板166,则半导体发光二极管1050中的一些可以下沉到底板166。
接着,将磁力施加到半导体发光二极管1050,使得组装腔室162中的半导体发光二极管1050到达该表面(图8B)。
当自组装装置的磁体163从它们的原始位置移动到基板161的组装表面的相对侧时,半导体发光二极管1050在流体中朝向基板161浮动。原始位置可以指磁体163在组装腔室162外部的位置。在另一示例中,磁体163可由电磁体组成。在这种情况下,通过向电磁体供电来产生初始磁力。
同时,在该实施例中,可以通过调整磁力的强度来控制基板161的组装表面和半导体发光二极管1050之间的间隔。例如,通过使用半导体发光二极管1050的重量、浮力和磁力来控制间隔。该间隔可以距基板161的最外部分几毫米到几十微米。
接着,将磁力施加到半导体发光二极管1050,使得半导体发光二极管1050在组装腔室162内沿一个方向移动。例如,磁体163可以沿水平、顺时针或逆时针方向移动到基板161(图8C)。在这种情况下,半导体发光二极管1050通过磁力水平移动到基板161,与基板161间隔开。
接着,通过施加电场将半导体发光二极管1050引导到基板161上的预设位置,使得半导体发光二极管1050在被移动的过程中安装在预设位置处(图8C)。例如,半导体发光二极管1050在水平移动到基板161的同时,通过电场被竖直地移动到基板161并安装在基板161上的预设位置处。
更具体地说,通过向基板161上的双平面电极供电而产生电场,并且半导体发光二极管1050被引导到预设位置并且仅在那里通过电场进行组装。即,半导体发光二极管1050通过选择性产生的电场在基板161上的组装位置处自组装。为此,基板161可以形成有单元,半导体发光二极管1050装配到这些单元中。
然后,执行基板161的卸载,从而完成组装过程。在基板161是组装基板的情况下,如前所述,可以将半导体发光二极管的阵列转移到布线基板上,以执行用于实现显示装置的后续工艺。
同时,在将半导体发光二极管1050引导到预设位置之后,磁体163可沿它们更远离基板161的方向移动,以使在组装腔室162中剩余的半导体发光二极管1050落到组装腔室162的底部(图8D)。在另一示例中,如果在磁体163是电磁体的情况下停止供电,则在组装腔室162中剩余的半导体发光二极管1050落到组装腔室162的底部。
此后,可以收集在组装腔室162的底部上的半导体发光二极管1050,并且可以重新使用所收集的半导体发光二极管1050。
在上述自组装装置和方法中,通过使用磁场来将彼此远离的组件集中在预设的组装位置附近,以便增大流体组装中的组装产量,并且通过将电场施加到组装位置而仅在组装位置处选择性地组装组件。在这种情况下,将组装基板以其组装表面朝下的方式放置在水箱的顶部,从而使重力对组件重量的影响最小化,并且避免非特异性结合并消除缺陷。也就是说,将组装基板放在顶部以提高转移产量,从而最小化重力或摩擦的影响并避免非特异性结合。
如上所述,利用根据本公开的上述构造,在由半导体发光二极管构成各个像素的显示装置上,可以一次组装大量半导体发光二极管。
这样,根据本公开,可在小尺寸的晶片上将大量半导体发光二极管像素化,并且随后将它们转移到大面积基板上。这实现了以低成本制造大面积显示装置。
当执行上述自组装过程时,会出现若干问题。
首先,随着显示器面积的增大,组装基板的面积增大。随着组装基板面积的增加,存在基板的翘曲现象增加的问题。当在组装基板翘曲的状态下执行自组装时,由于磁场在组装基板表面处不均匀地形成,因此难以稳定地执行自组装。
其次,由于半导体发光二极管可能不会完全均匀地分散在流体中,并且在组装基板的表面处形成的磁场可能不完全均匀,因此可能出现半导体发光二极管仅集中在组装基板的局部区域处的问题。
本公开提供了一种能够解决上述问题并提高自组装产量的自组装装置。
根据本公开的自组装装置可包括基板表面处理部、基板卡盘200、磁场形成部300、芯片供应部400和组装腔室500。然而,本公开不限于此,并且根据本公开的自组装装置可包括比上述那些更多或更少的组件。
在描述根据本公开的自组装装置之前,将简要描述用于使用根据本公开的自组装装置的自组装方法。
图10是示出根据本公开的自组装方法的流程图。
首先,执行组装基板的表面处理步骤S110。该步骤不是必须的,但在对基板的表面进行亲水化时,可以防止在基板的表面上产生气泡。
接着,执行将组装基板装载到基板卡盘上的步骤S120。装载在基板卡盘200上的组装基板被转移到组装腔室的组装位置。此后,磁场形成部通过竖直和水平移动接近组装基板。
在这种状态下,执行供应芯片的步骤S130。具体地,执行使半导体发光二极管分散在组装基板的组装表面上的步骤。当在磁场形成部300足够靠近组装基板的状态下半导体发光二极管分散在组装表面附近时,半导体发光二极管通过磁场形成部附着到组装表面。半导体发光二极管以适当的分散散布在组装表面上。
然而,本公开不限于此,并且半导体发光二极管可以在基板被转移到组装位置之前分散到组装腔室的流体中。即,执行芯片供应步骤S130的时间点不限于在将组装基板转移到组装位置之后。
供应半导体发光二极管的方法可以根据组装基板的面积、待组装的半导体发光二极管的类型和自组装速度而变化。
此后,执行进行自组装并收集半导体发光二极管的步骤S140。稍后将与根据本公开的自组装装置的描述一起来描述自组装。同时,不一定在自组装之后收集半导体发光二极管。在完成自组装之后,补充组装腔室中的半导体发光二极管,随后可以自组装新基板。
最后,在完成自组装之后,可以执行检查和烘干组装基板并将基板与基板卡盘分离的步骤S150。可以在已经执行自组装的位置处执行组装基板的检查,并且可以在将组装基板转移到另一位置之后执行组装基板的检查。
同时,可以在将组装基板与流体分离之后执行组装基板的烘干。在烘干组装基板之后,可以执行自组装的后过程。
利用图1至图9中描述的内容来替代自组装的基本原理、基板(或组装基板)的结构以及半导体发光二极管的内容。同时,由于可以通过几种已知组件(诸如马达和滚珠丝杠、齿条齿轮和小齿轮、以及滑轮和同步带等)实现下面描述的竖直移动部、水平移动部、转动部和其它移动组件,因此将省略对它们的详细描述。
同时,图7中描述的控制器172控制竖直移动部、水平移动部、转动部和在上述组件中设置的其它移动组件的移动。即,控制器172被配置为控制每个组件沿x、y和z轴的移动以及转动移动。尽管在说明书中没有单独提及,但是竖直移动部、水平移动部、转动部和其它移动组件的移动是由控制器172的控制而导致的。
同时,图6至图9中描述的设置在基板(或组装基板161)处的电极161c被称为组装电极,组装电极161c通过基板卡盘200电连接到图7中描述的电源171,并且电源171通过控制器172的控制向组装电极161c供电。稍后将描述其详细说明。
下面,将描述上述组件。
首先,基板表面处理部用于使基板表面亲水化。具体地,根据本公开的自组装装置在组装基板与流体表面接触的状态下执行自组装。当组装基板的组装表面具有与流体表面的异质性质时,在组装表面上可能产生气泡等,并且可能出现半导体发光二极管与组装表面之间的非特异性耦接。为了防止这种情况,在自组装之前,可利用对流体友好的性质来处理基板表面。
在一个实施例中,当流体是诸如水的极性材料时,基板表面处理部可以使基板的组装表面亲水化。
例如,基板表面处理部可包括等离子体发生器。亲水官能团可以通过基板表面的等离子体处理而形成在基板表面处。具体地,亲水官能团可以通过等离子体处理形成在设置于基板处的介电层和势垒壁中的至少一个处。
同时,可以在势垒壁表面处和介电层的通过单元而暴露于外部的表面处执行不同的表面处理,以防止半导体发光二极管的非特异性耦接。例如,可以在介电层的通过单元而暴露于外部的表面处执行亲水处理,并且可以执行表面处理以在势垒壁的表面处形成疏水官能团。因此,可以防止半导体发光二极管相对于势垒壁的表面的非特异性耦接,并且可以将半导体发光二极管牢固地固定在单元内部。
然而,在根据本公开的自组装装置中,基板表面处理部不是必要组件。取决于构造基板的材料,基板表面处理部可以是不必需的。
将基板(由基板表面处理部来完成在该基板处的表面处理)装载到基板卡盘200上。
接着,将描述基板卡盘200。
图11是示出基板卡盘的第一状态的概念图,图12是示出基板卡盘的第二状态的概念图,图13是设置在基板卡盘处的第一框架的平面图,图14是示出组装基板被装载在基板卡盘处的状态的概念图。
参考附图,基板卡盘200包括基板支撑部。在一个实施例中,基板支撑部包括第一框架210和第二框架220以及固定部230。第一框架210和第二框架220设置在插入其间的被装载基板的上侧与下侧处,并且固定部230支撑第一框架210和第二框架220。基板卡盘200可包括转动部240、竖直移动部250和水平移动部250。如图11所示,竖直移动部250和水平移动部250可以构造为一个装置。同时,本公开不限于下面描述的附图,并且设置在基板卡盘处的转动部、竖直移动部和水平移动部可以构造为一个装置。
在本说明书中,第一框架210被限定为在基板S的组装表面面向流体的状态下设置在基板的下侧处的框架,并且第二框架220被限定为在基板的组装表面面向流体的状态下设置在基板的上侧处的框架。第一框架210与第二框架220之间的上侧和下侧可因转动部240而相互切换。在本说明书中,将第一框架210位于第二框架220下方的状态限定为第一状态(见图11),将第一框架210位于第二框架220上方的状态限定为第二状态(见图12)。转动部240转动固定部230以及第一框架210和第二框架220中的至少一个,以从第一状态和第二状态中的任意一个切换到另一个。稍后将描述转动部240。
第一框架210是在自组装期间与在组装腔室中填充的流体接触的框架。参考图14,第一框架210包括底部部分210'和侧壁部210"。
当基板S被装载时,底部部分210'用于在基板S的下侧或上侧处支撑基板。底部部分210'可以形成为一个板形状,或者可以以形成板形状的多个构件彼此耦接的形式而形成。参考图13,底部部分210'包括穿过中心部分的孔210”'。孔210"'可以使稍后将描述的基板暴露于外部以与流体接触。即,孔210"'限定基板的组装表面。基板被装载成使得矩形基板的四个拐角安装在第一框架210的孔210"'的边缘上。因此,除了基板的边缘以外的剩余区域与设置在第一框架210处的孔210"'重叠。与孔210"'重叠的基板的区域变成组装表面。
同时,密封部212和电极连接部213可以设置在孔210”'的边缘处。
密封部212与基板紧密接触,以防止填充在组装腔室中的流体在自组装期间渗透到第一框架210和第二框架220中。此外,密封部212防止流体渗透到组装电极161c和电极连接部213中。为此,密封部212应该设置在比电极连接部213更靠近孔210"'的位置处。
密封部212形成为环形,并且密封部212的材料不受特别限制。形成密封部212的材料可以是已知的密封材料。然而,密封部212应该由不附接到基板的材料制成。当基板被装载时,密封部212与基板紧密接触,当基板被卸载时,密封部212与基板分离。此时,不应将密封部212附接到基板。
电极连接部213连接到形成在基板处的组装电极,以向组装电极供电。在一个实施例中,电极连接部213可以将从图7中描述的电源171供应的电力施加到组装电极161c,以在基板上形成电场。
同时,侧壁部210"形成在底部部分210'的边缘处。侧壁部210"防止流体在自组装期间渗透到基板的组装表面的相对表面中。具体地,根据本公开的自组装装置在将基板浸没在流体中的状态下执行自组装。当基板浸没在流体中时,侧壁部210"防止流体渗透到基板的组装表面的相对表面中。
为此,侧壁部210"形成为围绕基板的整个边缘。侧壁部210"的高度应大于基板浸没在流体中的深度。侧壁部210"防止流体渗透到基板的组装表面的相对表面中,从而防止基板被损坏,并且流体的浮力仅施加到基板的一个表面。这将在稍后描述。
同时,为了防止流体渗透到基板的组装表面的相对表面中,设置在第一框架210处的侧壁部210”可以在第二框架220挤压基板的状态下围绕第二框架220。因此,侧壁部210”可以防止流体渗透到基板的组装表面的相对表面中。
同时,第二框架220用于在自组装期间在第一框架210的相对侧处挤压基板。与第一框架210类似,第二框架220包括穿过中心部分的孔。形成在第二框架220处的孔具有等于或大于形成在第一框架210处的孔210"'的尺寸。
形成在第二框架220处的孔允许基板的组装表面的相对表面暴露于外部。基板的组装表面的相对表面应该以与组装表面相同的面积或者以比组装表面更大的面积暴露于外部。这是由于磁场形成部300在基板的组装表面的相对侧处形成磁场。基板的组装表面的相对表面应该暴露于外部,使得磁场形成部300可以充分地接近基板。
同时,在第二状态下,基板S被装载在第一框架210与第二框架220之间。因此,基板S在第二框架220的一个表面处滑动并装载。用于引导基板的对准位置的突出物可形成在第一框架和第二框架中的至少一个处,使得基板对准到正确的位置。在一个实施例中,参考图13,可在第一框架210处形成引导基板S的对准位置的突出物211。
同时,当将基板S装载在第二框架220上时,第一框架210和第二框架220中的至少一个竖直地移动,使得第一框架210和第二框架220挤压基板。为此,基板卡盘200可包括框架移动部,该框架移动部被设置在固定部230、第一框架210和第二框架220中的至少一个处。此时,密封部212挤压基板S。
在一个实施例中,用于竖直移动第二框架220的框架移动部可以设置在固定部230处。在基板卡盘处于第二状态的情况下,当基板S被装载在第二框架220上时,竖直移动部向上移动第二框架220,使得基板S可以牢固地固定在第一框架210与第二框架220之间。此时,设置在第一框架210处的电极连接部213连接到基板S的组装电极,并且设置在第一框架210处的密封部212挤压基板S的边缘。在这种状态下,当基板卡盘切换到第一状态时,基板卡盘具有如图14所示的形状。
在一个实施例中,框架移动部可以具有可变的长度,从而连接固定部和第二框架并允许第二框架的垂直移动。为此,框架移动部可以是线性马达,但不限于此。
然而,本公开不限于此,并且框架移动部可以被配置为使第一框架210和第二框架220中的任意一个相对于另一个水平地移动。在这种情况下,框架移动部被配置为使第一框架210和第二框架220中的任意一个相对于另一个竖直地和水平地移动。当第一框架210和第二框架220中的任意一个可相对于另一个水平移动时,电极连接部213与组装电极之间的连接部可改变。这可以用于检测组装的电极是否有缺陷。
同时,转动部240设置在被安置于上述基板卡盘200处的固定部230的一侧。转动部240转动固定部230,使得第一框架210和第二框架220的上侧和下侧关系可以彼此切换。通过转动部240的转动移动,基板卡盘200从第一和第二状态中的任意一个切换到另一个。转动部240的转动速度、转动的角度、转动方向等可以由图7中描述的控制器172控制。
在一个实施例中,在装载基板S之前,基板卡盘200处于第二状态,并且在装载基板S之后,控制器172控制转动部240以将固定部230转动180度,使得基板卡盘200切换到第一状态。
同时,竖直移动部和水平移动部设置在固定部230的一侧处。
水平移动部移动固定部230、第一框架210和第二框架220中的至少一个,使得在装载基板之后,基板的组装表面可以在组装腔室的打开位置处对准。
竖直移动部移动固定部230、第一框架210和第二框架220中的至少一个,使得基板与组装腔室之间的竖直距离被调整。基板S的翘曲现象可以通过竖直移动部来修正。这将在稍后描述。
总之,在基板卡盘200的第二状态下装载基板S(见图12)。此后,基板卡盘200切换到第一状态(见图11),随后与组装腔室对准。在此过程中,基板卡盘200竖直和水平地移动,以使基板S的组装表面与在组装腔室中填充的流体接触。此后,控制器172控制磁场形成部300。
接着,将描述磁场形成部300。
图15是根据本公开的一个实施例的磁场形成部的透视图,图16是根据本公开的一个实施例的磁场形成部的一个侧视图,图17是根据本公开的一个实施例的磁场形成部的底部侧视图,图18是示出根据本公开的设置在磁场形成部处的磁体的轨迹的概念图。
参考附图,磁场形成部300包括磁体阵列310、竖直移动部320、水平移动部320和转动部320。磁场形成部300设置在组装电极的上侧处,以用于形成磁场。
具体地,磁体阵列310包括多个磁体313。设置在磁体阵列310处的磁体313可以是永磁体或电磁体。磁体313用于形成磁场,使得半导体发光二极管被引导到基板的组装表面。
磁体阵列310可包括支撑部311和磁体移动部312。支撑部311连接到竖直移动部320和水平移动部320。
同时,磁体移动部312的一端固定到支撑部311,并且磁体313固定到磁体移动部312的另一端。磁体移动部312在长度上可伸缩,并且随着磁体移动部312的伸缩,磁体313与支撑部311之间的距离改变。
如附图所示,磁体移动部312可被配置为一次竖直地移动设置成一排的磁体313。在这种情况下,磁体移动部312可以针对磁体阵列的每一列来设置。
另一方面,磁体移动部312可以按照磁体阵列中提供的磁体的数量来设置。因此,可以不同地调整多个磁体中的每一个与支撑部之间的距离。
多个磁体移动部用于精细地调整磁体313与基板S之间的间隙,并且当基板翘曲时,用于均匀地调整磁体313与基板S之间的间隙。自组装可以在磁体313与基板S接触的状态下执行,或者可以在磁体313与基板S间隔开预定距离的状态下执行。
同时,水平移动部可包括转动部。当执行自组装时,设置在磁场形成部300处的水平移动部使磁体沿一个方向移动,并且同时转动磁体。因此,磁体阵列310相对于预定的转动轴线转动,并且同时沿着一个方向移动。例如,参考图18,设置在磁体阵列310处的磁体313可以移动,同时绘制混合有曲线和直线的轨迹P。
可以在磁场形成部300在预定距离内靠近基板S的状态下供应半导体发光二极管。
图19是示出供应半导体发光二极管的状态的概念图。
参考图19,芯片供应部400可以设置在将稍后描述的组装腔室500中。基板S与组装腔室500对准,随后芯片供应部400用于将半导体发光二极管供应到基板S的组装表面。具体地,芯片供应部400可以包括:可在其上部部分处容纳芯片的芯片容纳部、竖直移动部和水平移动部。竖直移动部和水平移动部允许芯片容纳部在填充于组装腔室中的流体中移动。
多个半导体发光二极管可以被装载在芯片容纳部处。在基板与组装腔室对准之后,当使磁场形成部300在预定距离内靠近基板时,在组装表面上形成预定强度或更大的磁场。在这种状态下,当芯片容纳部在预定距离内靠近组装表面时,装载在芯片容纳部处的半导体发光二极管与基板接触。设置在芯片供应部处的竖直移动部通过竖直移动使芯片容纳部在预定距离内靠近基板的组装表面的局部区域。
在经过了预定时间之后,设置在芯片供应部处的竖直移动部通过竖直移动允许芯片容纳部与基板的组装表面的局部区域分离开预定的距离或更长的距离。此后,设置在芯片供应部处的水平移动部水平地移动芯片容纳部,使得芯片容纳部与不同于组装表面的局部区域的区域重叠。此后,设置在芯片供应部处的竖直移动部通过竖直移动使芯片容纳部在预定距离内靠近该不同区域。通过重复这样的过程,芯片供应部使多个半导体发光二极管与基板的组装表面的整个区域接触。可以在多个半导体发光二极管不断地分散并且与基板的组装表面的整个区域接触的状态下执行自组装。
如上所述,自组装主要存在两个问题。第二个问题是,由于半导体发光二极管可能不能完全均匀地分散在流体中,并且在组装基板的表面处形成的磁场可能不是完全均匀的,因此存在半导体发光二极管仅集中在组装基板的局部区域处的问题。当使用上述芯片供应部400时,可以解决上述的第二个问题。
然而,本公开不限于此,并且芯片供应单元不是本公开的必要组件。自组装可以在半导体发光二极管分散在流体中的状态下执行,或者可以在多个半导体发光二极管被分散并通过不是芯片供应部的其它组件与基板的组装表面接触的状态下执行。
接着,将描述组装腔室500。
图20是根据本公开的一个实施例的组装腔室的平面图,图21是沿图20的线A-A'截取的剖视图,图22和图23是示出根据本公开的一个实施例的设置在组装腔室处的门的移动的概念图。
组装腔室500包括用于容纳多个半导体发光二极管的空间。该空间可以填充有流体,并且该流体可以是组装溶液,该组装溶液包括水等。因此,组装腔室500可以是水箱,并且被配置为开放型。然而,本公开不限于此,并且组装腔室500可以是具有封闭空间的封闭型腔室。
在组装腔室500中,基板S被设置为使得组装了半导体发光二极管150的组装表面朝下。例如,基板S通过基板卡盘200转移到组装位置。
此时,基板S在组装位置处的组装表面面向组装腔室500的底部。因此,组装表面朝向重力的方向。基板S的组装表面被设置为浸没在组装腔室500中的流体中。
在一个实施例中,组装腔室500可分为两个区域。具体地,组装腔室500可分为组装区域510和检查区域520。在组装区域510中,在基板S浸没在流体中的状态下,将设置在流体中的半导体发光二极管组装到基板S。
另一方面,在检查区域520中,检查已经被自组装的基板S。具体地,基板S在组装区域处组装,并且随后通过基板卡盘转移到检查区域。
相同的流体可以被填充在组装区域510和检查区域520中。在基板浸没在流体中的状态下,基板可以从组装区域转移到检查区域。当将设置在组装区域510中的基板S从流体中取出时,由于流体与半导体发光二极管之间的表面能量,先前组装的半导体发光二极管可能与基板分离。出于该原因,优选地,基板在浸没在流体中的状态下进行转移。
组装腔室500可包括门530,其被配置为能够上下移动,使得基板可以在浸没在流体中的状态下进行转移。如图22所示,在自组装期间或基板检查期间,门530保持抬起状态(第一状态),使得容纳在组装腔室500的组装区域510中的流体和检查区域520中的流体彼此分开。门530将组装区域和检查区域分开,从而防止在自组装期间由于半导体发光二极管移动到检查区域而干扰对基板的检查。
如图23所示,当转移基板S时,门530向下移动(第二状态)以去除组装区域510与检查区域520之间的界线。因此,基板卡盘200可仅通过水平移动而无需附加的竖直移动来将基板从组装区域510转移到检查区域520。
同时,用于防止半导体发光二极管聚集的声波发生器可设置在组装区域510处。声波发生器可以通过振动来防止多个半导体发光二极管彼此聚集。
同时,组装区域510和检查区域520的底部表面可以由透光材料制成。在一个实施例中,参考图20,透光区域511和512可以分别设置在组装区域510和检查区域520的底部表面处。因此,本公开能够在自组装期间监测基板,或者执行关于基板的检查。优选地,透光区域的面积大于基板的组装表面的面积。然而,本公开不限于此,并且组装腔室可被配置为在相同位置处执行自组装和检查。
当使用如上所述的基板卡盘200、磁场形成部300和组装腔室500时,可以执行图8A至图8E中描述的自组装。在下文中,将详细描述用于解决在自组装期间引起的问题的详细结构和方法。
首先,将描述用于解决在自组装期间出现的最关键问题的结构和方法。在详细描述该问题时,随着显示器的面积增大,组装基板的面积增大,并且随着组装基板的面积增大,会发生基板的翘曲现象增加的问题。当在组装基板翘曲的状态下执行自组装时,由于磁场不是均匀地形成在组装基板的表面处,因此难以稳定地执行自组装。
图24是示出在自组装期间出现的基板翘曲现象的概念图。
参考图24,当基板S在自组装期间保持平坦状态时,多个磁体313与基板S之间的距离可以是均匀的。在这种情况下,可以在基板的组装表面处均匀地形成磁场。然而,当基板被实际装载到基板卡盘200上时,基板由于重力而翘曲。在翘曲的基板S'中,由于多个磁体313与基板S'之间的距离不恒定,因此难以进行均匀的自组装。由于磁场形成部设置在基板的上侧上,因此难以在基板的上侧上设置用于修正基板的翘曲现象的单独仪器。此外,当用于修正基板的翘曲现象的单独仪器被设置在基板的下侧上时,半导体发光二极管的移动可能受到限制,并且存在仪器覆盖组装表面的一部分的问题。出于该原因,难以将用于修正基板的翘曲现象的仪器设置在基板的上侧或下侧上。
本公开提供了用于修正基板的翘曲现象的基板卡盘的结构和方法。
图25是示出用于修正基板的翘曲现象的方法的概念图。
参考图25,在将基板S'装载在基板卡盘200处之后,当基板的组装表面面向重力方向时,基板S'翘曲。为了在装载基板时使基板的翘曲最小化,设置在基板卡盘处的第一框架210和第二框架220中的至少一个向矩形基板的所有四个拐角施加压力。尽管如此,当基板S'的面积增大时,基板由于重力而不可避免地翘曲。
如图25的第二附图所示,在将基板卡盘200移动到组装位置之后,当将基板卡盘200向下移动预定距离时,基板S'与流体F接触。在基板S'与流体F简单接触的状态下,基板S'的翘曲现象未被修正。尽管可以在如图25的第二附图所示的状态下执行自组装,但是难以执行均匀的自组装。
本公开还在基板S'与流体F接触的状态下进一步向下移动基板卡盘200,以便修正基板的翘曲现象。此时,设置在第一框架210处的密封部212防止流体F渗透到第一框架的窗口中。此外,设置在第一框架210处的侧壁部210”防止流体F经过第一框架流到基板S'的组装表面的相对表面。
在此,密封部212应被形成为围绕基板的所有边缘。此外,侧壁部210"的高度应该大于第一框架210基于第一框架210与流体F接触的状态向下移动到最大时的深度。即,当基板卡盘200向下移动时,流体不应渗透通过第一框架210的窗口和侧壁部210”。
当基板卡盘200向下移动时,流体F的表面由于如上所述的密封部212和侧壁部210"而升高。此时,流体F的浮力作用在基板S'上。随着流体F的表面上升宽度的增大,作用在基板S'上的浮力增大。
在本公开中,可以通过测量基板S'的翘曲程度并根据基板的翘曲程度调整基板卡盘200的下降宽度来改变作用在基板上的浮力。当适当的浮力施加到基板时,如图25的第三附图所示,基板S保持在平坦状态。
磁场形成部300在浮力施加到基板S的状态下被转移到基板S的上侧,随后沿着基板S水平地移动。此时,电源171的电力经由电极连接部213施加到组装电极161c。即,在浮力被施加到基板S的组装表面的状态下进行自组装
根据以上描述,不需要在基板的上侧和下侧处设置单独的结构,就可修正基板的翘曲现象。因此,即使在组装基板的面积增大时,本公开也能够实现高的自组装产量。
同时,根据上述的自组装方法,该方法包括使基板与流体接触,保持基板浸没在流体中的状态,以及从流体中取出基板。在上述三个步骤中,可能会出现不利于自组装产量的因素。在下文中,将给出基板卡盘的结构的描述,其可以通过解决在上述三个步骤中可能出现的问题来增加自组装产量。
图26至图29是根据本公开的一个实施例的基板卡盘的透视图,图30是示出根据本公开的一个实施例的第二框架和框架传送部的透视图,图31是示出根据本公开的一个实施例的第二框架和框架传送部的一侧的图。
由于根据本公开的基板卡盘可以包括参照图11至图14描述的所有组件,因此将省略对参照图11至图14给出的内容进行描述。
首先,将描述设置在基板卡盘中的旋转单元240。
参照图26至图29,旋转部240基本上用于使基板上下翻转。在自组装期间,由于在组装电极上形成的电场,半导体发光二极管保持固定到基板上。然而,当没有电压施加到组装电极上时,半导体发光二极管不固定到基板。
由于自组装期间基板的组装表面面向重力方向,因此当在自组装完成的状态下不向组装电极施加电压时,预组装的半导体发光二极管与基板分离。如参考图11至图14所描述的,由于施加到组装电极的电压通过基板卡盘传输,因此当从基板卡盘卸载基板时,该电压不再施加到组装电极。当在基板的组装表面面向重力方向的情况下卸载基板时,预组装的半导体发光二极管与基板分离。
因此,当在自组装完成之后卸载基板时,基板的组装表面应当面向与重力相反的方向。旋转部240允许基板的面向重力方向的组装表面面向与重力相反的方向,从而防止半导体发光二极管与基板分离。
旋转部240包括旋转轴241。基板卡盘200的至少一部分以旋转轴241为中心旋转。根据本公开的设置在基板卡盘200处的旋转轴241设置在与基板支撑部的中心间隔开预定距离的位置处。更具体地,旋转轴241位于基板支撑部的端部。
在一个实施例中,旋转轴241可以设置在固定部230中,该固定部230设置在基板卡盘处。固定部230可以包括侧壁部,旋转轴241可以布置在设置在固定部230中的侧壁部的端部处。
当基板卡盘200以位于基板支撑部的端部处的旋转轴241为中心旋转时,装载在基板卡盘200上的基板可以设置为相对于地面倾斜。当基板和流体彼此接触和从流体中取出基板时,本公开通过允许倾斜地设置流体表面和基板来提高自组装产量。
具体地,当基板与流体接触时,设置在基板卡盘200处的旋转部240仅旋转到基板相对于流体的表面倾斜地设置。之后,设置在基板卡盘200处的垂直移动部使基板卡盘向下移动,直到基板的一端与流体接触。之后,旋转部240使基板卡盘旋转,以使基板在一个方向上依次与流体接触。当旋转轴241设置在基板支撑部的中心部分而不是其端部时,基板不能沿一个方向依次与流体接触。本公开允许基板沿一个方向依次接触流体,从而通过将在基板和流体之间形成的气泡推到基板的边缘而去除。
另一方面,在自组装完成之后,旋转部240使基板卡盘200在与基板卡盘在基板与流体接触时旋转的方向相反的方向旋转。因此,沿与流体接触时相同的轨迹将基板与流体分离。当旋转部240设置在基板支撑部的中心部分时,在基板卡盘200旋转期间,基板的一部分附加地浸入流体中,并且在此过程中,由流体引起的浮力不均匀地施加到基板上。这可能会损坏基板。在本公开中,为了防止在完成自组装后在分离基板与流体的过程中不均匀的浮力作用在基板上,旋转轴240设置在基板支撑部的端部处。
如上所述,本公开将基板卡盘的旋转部布置在基板支撑部的端部处,以便解决在基板与流体接触时出现的问题以及在基板与流体分离时出现的问题。
在下文中,将描述基板卡盘的结构,其用于解决在基板浸没在流体中的状态下出现的问题。
当基板浸没在流体中时,由于流体引起的浮力被施加到基板的组装表面。如参考图11至图14所述,第二框架220挤压基板,基板与第一框架210的密封部212紧密接触。因此,即使浮力施加到基板的组装表面,流体也不会渗透到基板和第一框架210之间。
然而,由于基板浸没在流体中的同时因流体引起的浮力连续地起作用,所以如果基板和第一框架210没有完全彼此密封,则流体可能渗透到基板和第一框架210之间。例如,作用在基板上的浮力可能随着基板浸没在流体中的深度增加而增加。因此,基板和第一框架210之间的密封可能被暂时破坏。
由于电极连接部213连接到基板的边缘,因此即使渗透的少量的流体也可能对自组装产量产生致命的影响,并损坏基板本身。
本公开具有用于防止自组装期间基板由于作用在基板上的浮力而裂或破坏的结构。
如上所述,本公开包括框架移动部,用于竖直地移动第一框架和第二框架中的至少一个。在一个实施例中,参照图29,设置在框架移动部处的马达261可以固定到固定部230,以便向另一部分供电。参照图30和图31,引导部262连接到第二框架220。引导部262从马达261接收电力以使第二框架220上下移动。然而,本公开不限于此,替代地可以包括用于竖直地传送第一框架210的传送组件。
在将基板装载在第一框架210和第二框架220之间后,框架移动部竖直地移动第一框架210和第二框架220中的至少一个,使得第一框架210和第二框架220挤压基板。
当装载基板时,如参考图11至图14所述,用于引导基板的对准位置的突起211可以形成在第一框架210和第二框架220中的至少一个上,以引导基板在正确的位置上对准。
在通过使用突起211将基板对准在正确的位置上之后,框架移动部使第一框架210和第二框架220中的至少一个垂直地移动。因此,设置在第一框架210上的密封部212与一个表面(第一表面)的整个边缘接触,基板的两个表面的组装表面位于这一个表面(第一表面)上,第二框架220的底部与另一表面(第二表面)的整个边缘接触,该另一表面(第二表面)与基板的两个表面的组装表面所在的那一个表面相对。参考图30,在第二框架220处形成的孔220”'周围的底部与基板的整个边缘接触。
因此,设置在第一框架210上的密封部212与基板的第一表面的整个边缘紧密接触,第二框架220挤压基板的第二表面的整个边缘。在一个实施例中,当基板具有矩形板状时,密封部212设置为围绕基板的所有四个边缘,并且第二框架220挤压基板的整个四个边缘。
本公开允许第二框架220挤压基板的所有边缘,从而主要地最小化基板的翘曲并且防止自组装期间流体在基板和第一框架210之间渗透。
此外,本公开具有可以在自组装期间保护基板的附加结构。
具体地,参照图29,本公开还可包括在第二框架220挤压基板的同时固定第二框架220的辅助夹具270。辅助夹具270可以设置在固定部230的侧壁上。
辅助夹具270可以被配置为在第二框架220使用框架移动部挤压基板的同时,附加地挤压第二框架220和基板的边缘中的至少一个。
在一实施例中,辅助夹具270可被构造为圆柱形结构。使具有圆柱形结构的辅助夹具270在固定到固定部230的侧壁的状态下可拉伸。在第二框架220挤压基板的同时,朝向基板拉伸辅助夹具270,以附加地挤压第二框架220和基板中的至少一个。然而,辅助夹具270不限于此。
框架移动部和辅助夹具利用能够引起对象竖直移动的已知组件,但是框架移动部和辅助夹具中的每一个优选地由不同的组件制成。这是为了允许框架移动部和辅助夹具中的一个保持基板和第一框架210之间的密封状态,即使在另一个中出现功能问题的情况下。
例如,框架移动部可以是使用伺服马达的垂直移动装置,并且辅助夹具可以是使用气缸的垂直移动装置。然而,本公开不限于此。
另一方面,框架移动部和辅助夹具中的至少一个可以与基板浸没在流体中的深度成比例地增加挤压基板的压力。例如,框架移动部可以基于基板与流体接触的状态,与基板附加向下移动的深度成比例地增加挤压基板的压力。
如上所述,本公开防止在自组装期间由于作用在基板上的浮力而损坏基板。
另外,基板卡盘200可以设置有可以感测基板的翘曲度的装置。具体地,参考图29,固定部280设置有传感器模块280,该传感器模块280被配置为测量到待测对象的距离。
传感器模块280包括位移传感器281以及传感器传送部282和283。
位移传感器281通过设置在固定部的侧壁上的传感器传送部282和283移动。传感器传送部282和283允许位移传感器281分别在X轴和Y轴方向上移动。位移传感器281基于由传感器传送部282和283限定的参考平面,通过相对于基板执行水平移动来测量到基板的距离。
如上所述,根据本公开的基板卡盘200可以用于支撑和转移基板,提高自组装产量,并且防止基板被损坏。
同时,随着基板的面积增加,根据本公开的自组装装置更加有效。因此,已经尝试增加基板的面积。然而,由于基板的翘曲度随着基板的面积增加而增加,因此需要附加的校正。另外,当基板的面积增加时,设置在基板卡盘上的框架的尺寸也增加。因此,在框架上可能出现翘曲现象。因此,还需要在自组装期间校正框架的翘曲。
当基板的翘曲度增加并且发生框架的翘曲时,自组装产量会降低,并且在自组装期间基板与框架之间的密封可能会暂时破裂。
本公开提供了用于校正基板的翘曲的附加组件和用于校正框架的翘曲的组件。另外,本公开提供一种能够牢固地保持基板和框架之间的密封状态的组件。具体地,本公开提供了一种辅助夹具,该辅助夹具具有与参照图29描述的辅助夹具不同的结构。
在下文中,将详细描述根据本公开的辅助夹具的结构。
图32是根据本公开的基板卡盘的平面图,图33是根据本公开的辅助夹具的正视图,图34是图33所示的辅助夹具的放大视图,图35是根据本公开的辅助夹具的透视图。
参照那些附图,辅助夹具270被配置为在第二框架220挤压基板的同时还朝向基板挤压第二框架220。
辅助夹具270被固定到第二框架220上。第二框架220具有设置为面向基板的一个表面和面向与朝向基板的方向相反的方向的另一表面。辅助夹具270设置在面向与朝向基板的方向相反的方向的另一表面上。辅助夹具270设置在第二框架220的边缘上。
辅助夹具270不与固定部接触。当第二框架220被传送时,辅助夹具270与第二框架220一起被传送。
辅助夹具270可以包括夹具支撑部271、挤压部272和缓冲部274。在下文中,将详细描述这些组件。
夹具支撑部271固定在第二框架220上,并且将辅助夹具270的其他组件固定在第二框架220上。已知的耦接构件用于将夹具支撑部271和第二框架220彼此耦接,因此可以不被单独地限制。
在一个实施方式中,第二框架220可以设置有上板220b和下板220a。夹具支撑部271可以固定到第二框架220的上板220b。已知的耦接构件用于将上板220b和下板220a彼此耦接,因此可以不被单独地限制。在该结构中,基本上被辅助夹具270挤压的对象是下板220a。即使辅助夹具270挤压下板220a,上板220b和下板220a之间的相对距离也不会改变。
上板220b和下板220a便于辅助夹具270的安装。详细地,辅助夹具270可以通过以下步骤固定到第二框架220上:在上板220b和下板220a彼此分离的状态下将辅助夹具270固定到上板220b上的步骤,以及将上板220b和下板220a彼此耦接的步骤。然而,本公开不限于此。可替代地,第二框架220可以不被划分为上板220b和下板220a。
另一方面,辅助夹具270可以设置有多个夹具固定部。在一个实施方式中,辅助夹具270可以设置有两个夹具固定部。两个夹具固定部在两侧上固定挤压部272,以在挤压部272挤压第二框架220时稳定地固定挤压部272。
另一方面,挤压部272被配置为在固定于夹具固定部的状态下长度可变。挤压部272朝向第二框架220延伸很长,以挤压第二框架220。在一个实施方式中,挤压部272可以是伺服马达或气缸,但不限于此。
挤压部272挤压第二框架220,使得第二框架220进一步挤压基板。通过这种方式,本公开校正了基板的翘曲和第二框架220的翘曲。另外,挤压单元272在自组装期间挤压第二框架220,从而防止第一框架和基板之间的密封由于流体的浮力而损坏。
另一方面,辅助夹具270设置有缓冲部274。缓冲部274设置在挤压部272与第二框架220之间,以防止由于挤压部272而对第二框架220造成损坏。为此,缓冲部274可以由柔性材料制成。
第二框架220可以包括至少一个凹部221。凹部221形成在第二框架220的一个表面上,该表面上设置有夹具支撑部271。缓冲部274可以设置在凹部221中。凹部221防止缓冲部274在第二框架220和挤压部272之间分离。
当第二框架220包括凹部221时,夹具支撑部271可以固定在凹部221附近。挤压部272通过缓冲部274挤压凹部221的底表面。
同时,当第二框架220设置有上板220b和下板220a时,凹部221可以形成在下板220a处。缓冲部274可以设置在下板220a上。
挤压部272可以包括挤压板273,并且挤压板272可以形成为具有与缓冲部274相同的宽度,从而与缓冲部274重叠。
辅助夹具270可以在第二框架220上设置为多个。多个辅助夹具270可以设置在第二框架220的边缘上。多个辅助夹具270可以在形成在第二框架220上的多个角上至少一个接一个地设置。例如,当第二框架220具有矩形形状时,辅助夹具270可以在四个角上至少一个接一个地布置。
当多个辅助夹具270设置在第二框架220上时,凹部221可以形成为与多个辅助夹具270的数量一样多。
多个辅助夹具270中的每一个可以通过不同的压力挤压第二框架220。例如,与设置在基板翘曲相对较弱的区域中的辅助夹具270相比,设置在基板翘曲相对较强的区域中的辅助夹具270可通过更强的压力挤压第二框架220。
为此,本公开可以提供了一种控制器,该控制器被配置为控制由辅助夹具270施加的压力以挤压第二框架220。这里,该控制器可以与参照图7描述的控制器172相同,或者可以是单独设置的控制器。在本公开中,用于控制辅助夹具270的控制器和参照图7描述的控制器172将在不相互区别的情况下描述。
控制器可以基于位移传感器的感测结果来控制多个辅助夹具270。具体地,控制器通过使用位移传感器的感测结果来计算基板的翘曲度,并且根据计算出的基板的翘曲度来控制由辅助夹具270施加的压力以挤压第二框架220。控制器将基板划分为多个区域,并且根据划分的多个区域中的每一个的翘曲度,控制通过辅助夹具270施加到第二框架220压力,该辅助夹具270位于与对应区域相邻的位置处。
另一方面,在将基板浸没在流体中之后,控制器可以改变由辅助夹具270施加的用于挤压第二框架220的压力。控制器转移基板,使得基板的组装表面浸没在流体中,然后使用位移传感器重新测量位移传感器和基板之间的距离。
具体地,控制器分别接收作为位移测量目标的目标位置和用作基板的翘曲度的基准的基准位置(基准值计算目标位置)。
此后,控制器将位移传感器移动到预设的测量位置。位移传感器感测距基板的距离。之后,控制器将位移传感器移动到下一个测量位置。每当位移传感器完成测量时,控制器就会确定是否已完成对用户指定的所有目标位置的感测,如果感测未完成,则控制器会将位移传感器转移到下一个测量位置。
当完成对所有目标位置的感测时,控制器将感测值转换为翘曲值,并确定最大翘曲值和最小翘曲值中的至少一个是否在预设范围内。
当翘曲值在预设范围内时,控制器不改变由辅助夹具270施加的用于挤压第二框架220的压力。相反,当翘曲值不在预设范围内时,控制器根据感测结果增大或减小由每个辅助夹具270施加到第二框架220的压力,并重复这些过程。
以此方式,即使通过流体的浮力不能完全校正基板的翘曲,本公开也允许通过使用辅助夹具270来附加地校正基板的翘曲现象。
如上所述,本公开提供了一种用于校正基板和框架的翘曲的附加组件,从而即使基板的面积增加也保持高的自产量。
另外,本公开在与浮力作用在流体上的方向相反的方向上连续施加力,从而防止框架和基板之间的密封被损坏。这使得在自组装期间防止基板由于在框架和基板之间引入的流体而被破坏。
Claims (13)
1.一种用于允许基板的一个表面浸没在流体中的基板卡盘,所述基板卡盘包括:
第一框架,在其中心部分具有孔;
第二框架,在其中心部分具有孔,并且设置成与第一框架重叠;
框架传送部,被配置为传送第二框架,使得在基板设置在第一框架与第二框架之间时第二框架挤压基板;以及
辅助夹具,被配置为在第二框架挤压基板时附加地朝向基板挤压第二框架。
2.根据权利要求1所述的基板卡盘,其中,所述辅助夹具固定在第二框架上。
3.根据权利要求2所述的基板卡盘,其中,所述辅助夹具包括:
夹具支撑部,固定到第二框架上;以及
挤压部,固定到夹具支撑部,并且具有在朝向第二框架的方向上变化的长度。
4.根据权利要求3所述的基板卡盘,其中,在第二框架与基板接触的同时,挤压部在朝向第二框架的方向上延伸以挤压第二框架。
5.根据权利要求4所述的基板卡盘,其中,所述辅助夹具包括:缓冲部,设置在挤压部与第二框架之间。
6.根据权利要求5所述的基板卡盘,其中,所述第二框架设置有至少一个凹部,以及
其中,所述缓冲部设置在凹部中。
7.根据权利要求1所述的基板卡盘,其中,所述辅助夹具设置在第二框架的边缘上。
8.根据权利要求7所述的基板卡盘,其中,所述辅助夹具设置为多个,以及
其中,多个辅助夹具设置在第二框架上设置的至少四个角上。
9.根据权利要求1所述的基板卡盘,还包括:
控制器,被配置为控制由辅助夹具施加的用于挤压第二框架的压力;以及
位移传感器,被配置为感测基板的翘曲度,
其中,所述控制器基于位移传感器的感测结果来控制由辅助夹具施加的用于挤压第二框架的压力。
10.根据权利要求9所述的基板卡盘,其中,所述辅助夹具设置为多个,以及
其中,所述控制器基于位移传感器的感测结果控制多个辅助夹具,以使所述多个辅助夹具以不同的压力挤压第二框架。
11.根据权利要求1所述的基板卡盘,其中第一框架包括底部部分和形成在底部部分的边缘处的侧壁部分。
12.根据权利要求11所述的基板卡盘,其中所述侧壁部分的高度大于基板浸没在流体中的深度。
13.根据权利要求11所述的基板卡盘,其中侧壁部分在第二框架挤压基板的状态下围绕第二框架。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0019248 | 2020-02-17 | ||
KR1020200019248A KR20200024178A (ko) | 2020-02-17 | 2020-02-17 | 반도체 발광소자의 자가조립용 기판 척 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113270359A true CN113270359A (zh) | 2021-08-17 |
CN113270359B CN113270359B (zh) | 2023-08-11 |
Family
ID=69802570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010424411.9A Active CN113270359B (zh) | 2020-02-17 | 2020-05-19 | 用于自组装半导体发光二极管的基板卡盘 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11794310B2 (zh) |
EP (2) | EP3866188B1 (zh) |
KR (1) | KR20200024178A (zh) |
CN (1) | CN113270359B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050211867A1 (en) * | 2004-03-24 | 2005-09-29 | Margeson Christopher S | Acceleration clamp assist |
US20110244120A1 (en) * | 2010-04-06 | 2011-10-06 | Samsung Mobile Display Co., Ltd. | Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using the same |
JP2014080645A (ja) * | 2012-10-15 | 2014-05-08 | I Plant:Kk | 基板保持装置 |
KR20140122983A (ko) * | 2013-04-11 | 2014-10-21 | 한국기계연구원 | 자가 정렬 임프린트 리소그래피 장치 및 이를 이용한 임프린트 리소그래피 방법 |
US20170323815A1 (en) * | 2014-11-26 | 2017-11-09 | Von Ardenne Gmbh | Substrate holding device, substrate transport device, processing arrangement and method for processing a substrate |
JP2018061017A (ja) * | 2016-09-15 | 2018-04-12 | イーラックス・インコーポレイテッドeLux Inc. | 発光表示装置の流体アセンブリのシステム及び方法 |
US20180301368A1 (en) * | 2017-04-14 | 2018-10-18 | Samco Inc. | Wafer processing device |
US20190074270A1 (en) * | 2017-09-01 | 2019-03-07 | Texas Instruments Incorporated | Self-assembly of Semiconductor Die onto a Leadframe Using Magnetic Fields |
KR20190033847A (ko) * | 2017-09-22 | 2019-04-01 | 주식회사 야스 | 마스크 시이트와 기판 갭을 최소화하는 기판 고정 유닛 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008136524A1 (ja) * | 2007-05-07 | 2008-11-13 | Japan E. M. Co., Ltd. | 半田バンプ形成方法および半田バンプ形成装置 |
US9825202B2 (en) | 2014-10-31 | 2017-11-21 | eLux, Inc. | Display with surface mount emissive elements |
-
2020
- 2020-02-17 KR KR1020200019248A patent/KR20200024178A/ko not_active Application Discontinuation
- 2020-04-22 EP EP20170831.0A patent/EP3866188B1/en active Active
- 2020-04-22 EP EP22189416.5A patent/EP4131352B1/en active Active
- 2020-05-13 US US15/930,853 patent/US11794310B2/en active Active
- 2020-05-19 CN CN202010424411.9A patent/CN113270359B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050211867A1 (en) * | 2004-03-24 | 2005-09-29 | Margeson Christopher S | Acceleration clamp assist |
US20110244120A1 (en) * | 2010-04-06 | 2011-10-06 | Samsung Mobile Display Co., Ltd. | Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using the same |
JP2014080645A (ja) * | 2012-10-15 | 2014-05-08 | I Plant:Kk | 基板保持装置 |
KR20140122983A (ko) * | 2013-04-11 | 2014-10-21 | 한국기계연구원 | 자가 정렬 임프린트 리소그래피 장치 및 이를 이용한 임프린트 리소그래피 방법 |
US20170323815A1 (en) * | 2014-11-26 | 2017-11-09 | Von Ardenne Gmbh | Substrate holding device, substrate transport device, processing arrangement and method for processing a substrate |
JP2018061017A (ja) * | 2016-09-15 | 2018-04-12 | イーラックス・インコーポレイテッドeLux Inc. | 発光表示装置の流体アセンブリのシステム及び方法 |
US20180301368A1 (en) * | 2017-04-14 | 2018-10-18 | Samco Inc. | Wafer processing device |
US20190074270A1 (en) * | 2017-09-01 | 2019-03-07 | Texas Instruments Incorporated | Self-assembly of Semiconductor Die onto a Leadframe Using Magnetic Fields |
KR20190033847A (ko) * | 2017-09-22 | 2019-04-01 | 주식회사 야스 | 마스크 시이트와 기판 갭을 최소화하는 기판 고정 유닛 |
Also Published As
Publication number | Publication date |
---|---|
EP3866188B1 (en) | 2022-09-28 |
EP4131352B1 (en) | 2024-06-12 |
CN113270359B (zh) | 2023-08-11 |
KR20200024178A (ko) | 2020-03-06 |
US11794310B2 (en) | 2023-10-24 |
EP4131352A1 (en) | 2023-02-08 |
US20210252671A1 (en) | 2021-08-19 |
EP3866188A1 (en) | 2021-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112531088B (zh) | 用于自组装半导体发光二极管的装置 | |
US11901208B2 (en) | Substrate chuck for self-assembling semiconductor light emitting diodes | |
KR102302475B1 (ko) | 반도체 발광소자의 자가조립용 기판 척 | |
CN112531087B (zh) | 用于自组装半导体发光二极管的装置 | |
EP3796380B1 (en) | Device for self-assembling semiconductor light-emitting diodes | |
CN112530852B (zh) | 用于自组装半导体发光二极管的基板卡盘 | |
EP4105971A1 (en) | Chip tray for self-assembly, and method for supplying semiconductor light emitting elements | |
CN112530833B (zh) | 用于自组装半导体发光二极管的装置 | |
KR102387811B1 (ko) | 반도체 발광소자의 자가조립용 기판 척 | |
EP4105972A1 (en) | Chip dispenser for self-assembly | |
US20230061671A1 (en) | Chip tray for self-assembly and method for supplying semiconductor light emitting diode | |
KR102260638B1 (ko) | 반도체 발광소자의 자가조립 장치 | |
US20220328716A1 (en) | Assembly chamber for self-assembly of semiconductor light-emitting diodes | |
CN113270359B (zh) | 用于自组装半导体发光二极管的基板卡盘 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |