CN113258896A - 可编程增益放大器、集成电路、电子设备及频率校正方法 - Google Patents

可编程增益放大器、集成电路、电子设备及频率校正方法 Download PDF

Info

Publication number
CN113258896A
CN113258896A CN202110773516.XA CN202110773516A CN113258896A CN 113258896 A CN113258896 A CN 113258896A CN 202110773516 A CN202110773516 A CN 202110773516A CN 113258896 A CN113258896 A CN 113258896A
Authority
CN
China
Prior art keywords
clock
transconductance amplifier
signal
capacitor module
stage transconductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110773516.XA
Other languages
English (en)
Other versions
CN113258896B (zh
Inventor
陈敏
陈培腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN202110773516.XA priority Critical patent/CN113258896B/zh
Publication of CN113258896A publication Critical patent/CN113258896A/zh
Application granted granted Critical
Publication of CN113258896B publication Critical patent/CN113258896B/zh
Priority to PCT/CN2022/104425 priority patent/WO2023280278A1/zh
Priority to EP22837023.5A priority patent/EP4369600A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请实施例提供了一种可编程增益放大器、集成电路、电子设备以及频率校正方法,该可编程增益放大器包括第一级跨导放大器、第二级跨导放大器、电容模块、时钟振荡电路以及校正电路;第二级跨导放大器的输入端连接于第一级跨导放大器的输出端;电容模块连接在第一级跨导放大器的输出端与第二级跨导放大器的输出端之间;时钟振荡电路连接于第一级跨导放大器的输出端以及电容模块,用于利用第一级跨导放大器的输出电流对电容模块进行充放电,以输出时钟信号;校正电路连接于时钟振荡电路与电容模块,用于调整电容模块的电容值,以使时钟信号的时钟频率与预设时钟频率一致。本申请实施例提供的可编程增益放大器能够保持恒定带宽,不受工艺的影响。

Description

可编程增益放大器、集成电路、电子设备及频率校正方法
技术领域
本申请涉及电子电路设计技术领域,具体涉及一种可编程增益放大器、集成电路、电子设备以及频率校正方法。
背景技术
PGA(Programmable Gain Amplifier,可编程增益放大器)是一个非常重要的模拟电路模块,在无线通信、医疗等设备中有着广泛的应用,其电路性能的好坏往往决定了系统总体性能。
目前,随着通讯技术的快速发展,随之而来对通讯的速率要求越来越高,其对PGA的带宽提出了更高的要求。而由于制造误差和工艺变化等因素影响,PGA的频率特性会产生较大的变化,进而影响PGA的带宽。比如电容20%的工艺偏差,将会给PGA带宽造成极大偏差,恶化PGA的性能。
发明内容
鉴于以上问题,本申请实施例提供一种可编程增益放大器、集成电路、电子设备以及频率校正方法,以解决上述技术问题。
本申请实施例是采用以下技术方案实现的:
一种可编程增益放大器,包括第一级跨导放大器、第二级跨导放大器、电容模块、时钟振荡电路以及校正电路;第二级跨导放大器的输入端连接于第一级跨导放大器的输出端;电容模块连接在第一级跨导放大器的输出端与第二级跨导放大器的输出端之间;时钟振荡电路连接于第一级跨导放大器的输出端以及电容模块,用于利用第一级跨导放大器的输出电流对电容模块进行充放电,以输出时钟信号;校正电路连接于时钟振荡电路与电容模块,用于调整电容模块的电容值,以使时钟信号的时钟频率与预设时钟频率一致。
在一些实施方式中,时钟振荡电路包括比较器、充放电开关以及逻辑控制电路;阈值选择电路用于提供阈值电压,其中比较器连接于电容模块,用于将电容模块两端的电压与预设的阈值电压进行比较,并输出比较信号;充放电开关与电容模块并联;逻辑控制电路连接于比较器与充放电开关,用于根据比较信号控制充放电开关的通断,以对电容模块进行充放电,并输出时钟信号。
在一些实施方式中,预设的阈值电压包括第一阈值电压和第二阈值电压;比较器用于将电容模块两端的电压与第一阈值电压或第二阈值电压进行比较,并输出相应的比较信号;逻辑控制电路用于在电容模块两端的电压上升至第一阈值电压时,输出第一控制信号,第一控制信号用于控制充放电开关导通,以对电容模块进行放电;以及,在电容模块两端的电压下降至第二阈值电压时,输出第二控制信号,第二控制信号用于控制充放电开关断开,以对电容模块进行充电;时钟振荡电路还包括阈值选择电路,用于根据第一控制信号将阈值电压配置为第二阈值电压,以及,根据第二控制信号将阈值电压配置为第一阈值电压。
在一些实施方式中,校正电路包括计数器、量化器以及调整电路,计数器连接于逻辑控制电路,用于根据预设基准时钟信号对时钟信号进行计数,并输出计数结果,其中预设基准时钟信号的频率大于时钟信号的频率;量化器连接于计数器,用于根据计数结果判断时钟信号的时钟频率是否与预设时钟频率一致,若不一致,则输出调整信号;调整电路连接于量化器和电容模块,用于根据调整信号调整电容模块的电容值,以使时钟信号的时钟频率与预设时钟频率一致。
在一些实施方式中,电容模块包括补偿电容以及电容匹配单元:补偿电容连接在第一级跨导放大器的输出端与第二级跨导放大器的输出端之间;电容匹配单元,与补偿电容并联;校正电路连接于电容匹配单元,且用于调整电容匹配单元的电容值,以调整电容模块的电容值。
在一些实施方式中,可编程增益放大器还包括模式切换电路,模式切换电路用于将可编程增益放大器在校正模式与工作模式之间切换。
在一些实施方式中,模式切换电路第一开关以及第二开关,第一开关连接在电容模块与第二级跨导放大器的输出端之间;第二开关一端接地、另一端连接于电容模块与第一开关之间;在工作模式下,第一开关导通,第二开关断开;在校正模式下,第一开关断开,第二开关导通。
在一些实施方式中,可编程放大器还包括缓冲电路,缓冲电路连接于第二级跨导放大器的输出端。
本申请实施例还提供一种集成电路,包括上述任一项的可编程放大器。
本申请实施例还提供一种电子设备,包括设备主体以及设于设备主体内的如上述的集成电路。
本申请实施例还提供一种可编程增益放大器的频率校正方法,应用于可编程增益放大器,可编程增益放大器包括第一级跨导放大器、第二级跨导放大器以及补偿电容,其中第二级跨导放大器的输入端连接于第一级跨导放大器的输出端;补偿电容连接在第一级跨导放大器的输出端与第二级跨导放大器的输出端之间,该方法包括利用第一级跨导放大器的输出电流对补偿电容进行充放电,以输出时钟信号;以及调整补偿电容的电容值,以使时钟信号的时钟频率与预设时钟频率一致。
在一些实施方式中,利用第一级跨导放大器的输出电流对补偿电容进行充放电,以输出时钟信号包括:将电容匹配单元与补偿电容配置为电容阵列;将电容阵列两端的电压与阈值电压进行比较,并输出比较信号;根据比较信号控制电容阵列进行充放电,并输出时钟信号;以及根据时钟信号将阈值电压配置为第一阈值电压或第二阈值电压。
在一些实施方式中,调整补偿电容的电容值,以使时钟信号的时钟频率与预设时钟频率一致包括:根据预设基准时钟信号对时钟信号进行计数,并输出计数结果;根据计数结果判断时钟信号的时钟频率是否与预设时钟频率一致,若不一致,则输出调整信号;以及根据调整信号调整电容阵列的电容值,以使时钟信号的时钟频率与预设时钟频率一致;其中,所述预设基准时钟信号的频率大于所述时钟信号的频率。
本申请实施例提供的可编程增益放大器、集成电路、电子设备及频率校正方法,该可编程增益放大器包括第一级跨导放大器、第二级跨导放大器、电容模块、时钟振荡电路以及校正电路;第二级跨导放大器的输入端连接于第一级跨导放大器的输出端;电容模块连接在第二级跨导放大器的输入端与第二级跨导放大器的输出端之间;时钟振荡电路连接于第一级跨导放大器的输出端以及电容模块,用于利用第一级跨导放大器的输出电流对电容模块进行充放电,以输出时钟信号;校正电路连接于时钟振荡电路与电容模块,用于调整电容模块的电容值,以使时钟信号的时钟频率与预设时钟频率一致。本申请实施例提供的可编程增益放大器通过时钟振荡电路利用第一级跨导放大器的输出电流对电容模块进行充放电,并输出时钟信号;再通过校正电路调整电容模块的电容值,使时钟信号的时钟预设时钟频率一致,进而使得时钟振荡电路的时钟频率稳定在预设时钟频率上,从而消除时钟频率受工艺变化的影响,而由于可编程放大器的带宽与时钟振荡电路的时钟频率相关,因此保证可编程放大器的恒定带宽,不受工艺的影响。
本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本申请实施例提供的一种可编程增益放大器的模块框图。
图2示出了本申请实施例提供的可编程增益放大器的一种示例图。
图3示出了本申请实施例提供的可编程增益放大器的一种电路结构示例图。
图4示出了本申请实施例提供的可编程增益放大器在校正模式下的示例图。
图5示出了本申请实施例提供的可编程增益放大器在工作模式下的示例图。
图6示出了本申请实施例提供的一种频率校正方法的流程示意图。
图7示出了一种可编程增益放大器的示例图。
图8示出了图6中步骤S310的模块框图。
图9示出了图6中步骤S320的模块框图。
具体实施方式
下面详细描述本申请的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地,仅用于解释本申请,而不能理解为对本申请的限制。
为了使本技术领域的人员更好地理解本申请的方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
PGA(Programmable Gain Amplifier,可编程增益放大器)是一个非常重要的模拟电路模块,在无线通信、医疗等设备中有着广泛的应用,其电路性能的好坏往往决定了系统总体性能。
目前,随着通讯技术的快速发展,随之而来对通讯的速率要求越来越高,其对PGA的带宽提出了更高的要求。传统的PGA的增益带宽GB为:
Figure DEST_PATH_IMAGE001
;其中
Figure 545407DEST_PATH_IMAGE002
为输入级的跨导,
Figure DEST_PATH_IMAGE003
为米勒补偿电容。由于制造误差和工艺变化等因素影响,传统PGA的频率特性会产生较大的变化,进而影响PGA的带宽。比如电容20%的工艺偏差,将会给PGA带宽造成极大偏差,恶化PGA的性能。
经过发明人的长期研究与验证,提出本申请实施例的可编程增益放大器、集成电路、电子设备以及频率校正方法,其中,可编程增益放大器包括第一级跨导放大器、第二级跨导放大器、电容模块、时钟振荡电路以及校正电路;第二级跨导放大器的输入端连接于第一级跨导放大器的输出端;电容模块连接在第二级跨导放大器的输入端与第二级跨导放大器的输出端之间;时钟振荡电路连接于第一级跨导放大器的输出端以及电容模块,用于利用第一级跨导放大器的输出电流对电容模块进行充放电,以输出时钟信号;校正电路连接于时钟振荡电路与电容模块,用于调整电容模块的电容值,以使时钟信号的时钟频率与预设时钟频率一致。本申请实施例提供的可编程增益放大器通过时钟振荡电路利用第一级跨导放大器的输出电流对电容模块进行充放电,并输出时钟信号;再通过校正电路调整电容模块的电容值,使时钟信号的时钟预设时钟频率一致,进而使得时钟振荡电路的时钟频率稳定在预设时钟频率上,从而消除时钟频率受工艺变化的影响,而由于可编程放大器的带宽与时钟振荡电路的时钟频率相关,因此保证可编程放大器的恒定带宽,不受工艺的影响。
如图1所示,本申请实施例提供一种可编程增益放大器100,可编程增益放大器100包括第一级跨导放大器110、第二级跨导放大器120、电容模块130、时钟振荡电路140以及校正电路150。第二级跨导放大器120的输入端连接于第一级跨导放大器110的输出端;电容模块130连接在第一级跨导放大器110的输出端与第二级跨导放大器120的输出端之间;时钟振荡电路140连接于第一级跨导放大器110的输出端以及电容模块130,用于利用第一级跨导放大器110的输出电流对电容模块130进行充放电,以输出时钟信号;校正电路150连接于时钟振荡电路140与电容模块130,用于调整电容模块130的电容值,以使时钟信号的时钟频率与预设时钟频率一致。
本实施例中,第一级跨导放大器110与第二级跨导放大器120可以构成两级跨导放大器,其中第二级跨导放大器120用于将第一级跨导放大器110的输出信号放大。值得说明的是,第一级跨导放大器110与第二级跨导放大器120也可以为多级跨导放大器的构成要素,也即可编程增益放大器100可以包括多级跨导放大器。
电容模块130连接在第一级跨导放大器110的输出端与第二级跨导放大器120的输出端之间,以形成前馈通路,其可以对第一级跨导放大器110与第二级跨导放大器120进行补偿。在一些实施方式中,电容模块130可以包括多个可选的电容,通过合理的配置电容模块130内的电容选通数量,可以对电容模块130的电容值进行调整。
时钟振荡电路140与电容模块130同样连接于第一级跨导放大器110的输出端,也即时钟振荡电路140与电容模块130之间也存在连接关系。本实施例中,时钟振荡电路140利用第一级跨导放大器110的输出电流对电容模块130进行充放电,以输出一时钟信号。具体地,当第一级跨导放大器110的输出电流对电容模块130充电,使电容模块130处于充电状态时,电容模块130两端的电压逐渐增大,即时钟振荡电路140的输入电压增大;当电容模块130处于放电状态时,电容模块130两端的电压逐渐减小,也即时钟振荡电路140的输入电压减小。时钟振荡电路140根据输入电压的变化,输出一时钟信号。需要说明的是,可编程增益放大器100的增益带宽与时钟振荡电路140的所输出的时钟信号的时钟频率相关,因此当时钟信号的时钟频率恒定时,可编程增益放大器100的增益带宽也恒定。
校正电路150可以接收时钟振荡电路140输出的时钟信号,并将时钟信号的时钟频率校正至与预设时钟频率一致。具体地,由于时钟信号的时钟频率与电容模块130的充放电速度相关,因此校正电路150可以通过调整电容模块130的电容值改变电容模块130的充放电速度,进而改变时钟振荡电路140输出的时钟信号的时钟频率。
进一步地,校正电路150通过调整电容模块130的电容值可以将时钟信号的时钟频率调整为与预设时钟频率一致,进而使得时钟信号的时钟频率稳定在预设时钟频率上,从而消除时钟信号的时钟频率受电容工艺变化的影响,因此保证可编程放大器保持恒定带宽,不受工艺的影响。
由此可见,本申请实施例提供的可编程增益放大器100的可编程增益放大器100通过时钟振荡电路140利用第一级跨导放大器110的输出电流对电容模块130进行充放电,并输出时钟信号;再通过校正电路150调整电容模块130的电容值,使时钟信号的时钟预设时钟频率一致,进而使得时钟振荡电路140的时钟频率稳定在预设时钟频率上,从而消除时钟频率受工艺变化的影响,而由于可编程放大器的带宽与时钟振荡电路140的时钟频率相关,因此保证可编程放大器的恒定带宽,不受工艺的影响。
示例性地,如图2所示,图2示出本申请实施例的可编程增益放大器100的一种示例图。可编程增益放大器100还可以包括缓冲电路160,其连接于第二级跨导放大器120的输出端,缓冲电路160的输出端还可以连接第一级跨导放大器110的输入端。缓冲电路160起到输出阻抗匹配的作用,能够减小信号失真。
进一步地,电容模块130包括补偿电容131以及电容匹配单元132。其中补偿电容131连接在第一级跨导放大器110的输出端与第二级跨导放大器120的输出端之间,具体地,补偿电容131的一端连接于第一级跨导放大器110输出端、另一端连接于第二级跨导放大器120的输出端;电容匹配单元132与补偿电容131并联。本实施例中,补偿电容131为米勒补偿电容。电容匹配单元132可以包括多个电容,通过适当地配置电容匹配单元132中的多个电容,可以调整电容匹配单元132的电容值。由于电容匹配单元132与补偿电容131并联形成电容模块130,因此当调整电容匹配单元132的电容值时,电容模块130的电容值与相应改变,此时相当于是对补偿电容131的电容值进行调整。也即,通过调整电容匹配单元132的电容值而调整电容模块130的电容值,等效于调整补偿电容131的电容值,同时也等效于调整电容模块130的电容值。通过调整电容模块130的电容值,能够影响电容模块130 的充放电速度、充放电时间等参数。
进一步地,时钟振荡电路140包括比较器141、充放电开关142以及逻辑控制电路143。其中,比较器141连接于电容模块130,用于将电容模块130两端的电压与预设的阈值电压比较,并输出比较信号;充放电开关142与电容模块130并联;逻辑控制电路143连接于比较器141与充放电开关142,用于根据比较信号控制充放电开关142的通断,以对电容模块130进行充放电,并输出时钟信号。
进一步地,时钟振荡电路140还可以包括阈值选择电路144,阈值选择电路144连接于比较器141,并用于为比较器141提供预设的阈值电压,其中预设的阈值电压包括第一阈值电压以及第二阈值电压。比较器141用于将电容模块130两端的电压与第一阈值电压或第二阈值电压进行比较,并输出相应的比较信号。逻辑控制电路143用于在电容模块130两端的电压上升至第一阈值电压时,输出第一控制信号,第一控制信号用于控制充放电开关142导通,以对电容模块130进行放电;以及,在电容模块130两端的电压下降至第二阈值电压时,输出第二控制信号,第二控制信号用于控制充放电开关142断开,以对电容模块130进行充电。进一步地,阈值选择电路144可以根据第一控制信号将阈值电压配置为第二阈值电压,以及根据第二控制信号将阈值电压配置为第一阈值电压。
作为一种实施方式,比较器141的同相输入端连接于第一级跨导放大器110的输出端,也即比较器141的同相输入端与电容模块130连接于同一节点,比较器141的反向输入端连接于阈值选择电路144,阈值选择电路144可以向比较器141提供阈值电压。本实施方式中,在第一级跨导放大器110的输出电流对电容模块130充电使电容模块130处于充电状态时,阈值选择电路144可以将阈值电压配置为第一阈值电压,比较器141则将电容模块130两端的电压与第一阈值电压比较,当电容模块130两端的电压大于第一阈值电压时,比较器141翻转输出高电平信号至逻辑控制电路143。
逻辑控制电路143可以根据比较器141输出的高电平信号控制充放电开关142导通。充放电开关142可以为但不限于为场效应管、三极管以及可控硅中的一种或多种组合。本实施方式中,充放电开关142可以为N-MOS管,逻辑控制电路143可以根据比较器141输出的高电平信号输出第一控制信号至充放电开关142,使得充放电开关142导通,此时该第一控制信号可以为高电平信号。在一些实施方式,充放电开关142也可以为P-MOS管,逻辑控制电路143同样可以根据比较器141输出的高电平信号输出第一控制信号至至充放电开关142,使得充放电开关142导通,此时该第一控制信号为低电平信号。进一步地,当充放电开关142导通时,电容模块130被充放电开关142短路,进而使得电容模块130从充电状态转变为放电状态。当电容模块130转变为放电状态时,阈值选择电路144可以根据逻辑控制电路143的输出结果将阈值电压由第一阈值电压配置为第二阈值电压,此时比较器141将电容模块130两端的电压与第二阈值电压比较。
电容模块130处于放电状态时其两端的电压下降,当电容模块130两端的电压小于第二阈值电压时,比较器141翻转输出低电平信号,相应地逻辑控制电路143则根据比较器141输出的低电平信号输出第二控制信号至充放电开关142,使得充放电开关142断开,此时该第二控制信号可以为低电平信号。在一些实施方式,若充放电开关142为P-MOS管,逻辑控制电路143同样可以根据比较器141输出的低电平信号输出第二控制信号至至充放电开关142,使得充放电开关142断开,此时该第二控制信号为高电平信号。当充电电开关143断开时,电容模块130由放电状态转变为充电状态,同时阈值选择电路144根据逻辑控制电路143的输出的第二控制信号将阈值电压由第二阈值电压配置为第一阈值电压。由此可见,逻辑控制电路143周期性地输出高电平信号和低电平信号,该周期性的高电平信号与低电平信号构成一时钟信号,且该时钟信号的时钟频率与电容模块130的充放电速度相关。
进一步地,校正电路150包括计数器151、量化器152以及调整电路153。其中,计数器151连接于逻辑控制电路143,且用于根据预设基准时钟信号对时钟信号进行计数,并输出计数结果;量化器152连接于计数器151,用于根据计数结果判断时钟信号的时钟频率是否与预设时钟频率一致,若不一致则输出调整信号;调整电路153连接于量化器152和电容模块130,且用于根据调整信号调整电容模块130的电容值,以使时钟信号的时钟频率与预设时钟频率一致。本实施例中,预设基准时钟信号的频率大于时钟信号的频率。可选地,预设基准时钟信号可以为高频时钟。
作为一种实施方式,计数器151以高频的预设基准时钟信号对该时钟信号进行计数,并得到一计数结果。进一步地,可以规定预设时钟频率对应的预设计数结果,量化器152接收计数器151的计数结果,并当该计数结果与规定的预设时钟频率对应的预设计数结果不一致时,输出调整信号。例如,规定预设时钟频率对应的预设计数结果为N1,若计数器151输出的计数结果N2与N1不一致,则说明时钟信号的时钟频率与预设时钟频率不一致,量化器152则可以输出调整信号。调整电路153根据该调整信号调整电容模块130的电容值,进而可以改变电容模块130的充放电时间,从而改变时钟信号的时钟频率。进一步地,调整电路153可以调整电容匹配单元132的电容以调整电容模块130的电容值,直至计数器151的计数结果与规定的预设时钟频率对应的预设计数结果一致,也即时钟信号的时钟频率与预设时钟频率一致。通过将时钟信号的时钟频率调整为与预设时钟频率一致,使得时钟信号保持稳定,进而消除时钟信号的时钟频率受电容工艺变化的影响,从而保证可编程增益放大器100的恒定带宽,不受工艺的影响。
值得说明的是,上述将时钟信号的时钟频率调整为与预设时钟频率一致可以对可编程增益放大器100的时钟频率进行校正,从而使得可编程增益放大器100在正常工作时其时钟频率不受电容工艺变化的影响。在一些实施方式,可编程增益放大器100还可以包括模式切换电路170,模式切换电路170可以将可编程增益放大器100在校正模式与工作模式之间切换。具体地,模式切换模式可以包括第一开关171以及第二开关172,其中第一开关171连接在电容模块130与第二级跨导放大器120的输出端之间;第二开关172的一端接地、另一端连接于电容模块130与第一开关171之间。
以下将对本申请实施例提供的可编程增益放大器100的原理进行详细阐述。
如图3所示,可编程增益放大器100可以包括校正模式以及工作模式。其中,在校正模式下,可编程增益放大器100的时钟频率能够被校正至与预设时钟频率一致。在工作模式下,可编程增益放大器100可以对输入信号进行放大,并且由于其时钟频率与预设时钟频率一致,使得可编程增益放大器100的带宽恒定,不受工艺的影响。
进一步地,可编程增益放大器100可通过模式切换电路170在校正模式与工作模式之间切换。模式切换电路170可以包括第一开关以及第二开关,第一开关连接在电容模块与第二级跨导放大器120的输出端之间,第二开关的一端接地、另一端分别连接于电容模块130与第一开关,其中,当可编程增益放大器100配置为校正模式时,第一开关断开,第二开关导通;当可编程放大器100配置为工作模式时,第一开关导通,第二开关断开。进一步地,模式切换电路170还可以包括第三开关、第四开关以及第五开关。第三开关的一端接地、另一端分别连接与第一级跨导放大器110的第一输入端和缓冲电路160的输出端,用于切换第一级跨导放大器110的第一输入端在校正模式以及工作模式时的连接状态;第四开关与第五开关的一端分别连接于第一级跨导放大器110的第二输入端,另一端分别接收一输入信号,其中第四开关用于在可编程增益放大器100配置为校正模式时使第一级跨导放大器110接收输入信号;第五开关用于在可编程放大器100配置为工作模式时使第一级跨导放大器110接收输入信号。
以第一开关为MOS管Q1、第二开关为MOS管Q2、第三开关为MOS管Q3、第四开关为MOS管Q4,第五开关为MOS管Q5为例,MOS管Q1、MOS管Q2、MOS管Q3、MOS管Q4以及MOS管Q5均可以由外部的时钟信号控制。
进一步地,当MOS管Q1关断、MOS管Q2导通、MOS管Q3导通时,可编程增益放大器100切换为校正模式。在校正模式下,MOS管Q4导通,MOS管Q5关断,此时第一级跨导放大器110的输入端接收一偏置电压Vbias。
如图4所示,图4示出了本申请实施例在校正模式下的示例图。第一级跨导放大器110接收偏置电压Vbias,且输出电流I1,该电流I1可以对电容模块130充放电。电流I1为:
Figure 118339DEST_PATH_IMAGE004
(1)
其中,
Figure DEST_PATH_IMAGE005
为第一级跨导放大器110的跨导;
Figure 570180DEST_PATH_IMAGE006
为偏置电压。
进一步地,阈值选择电路144的一端接收第一阈值电压VH以及第二阈值电压VL,另一端连接于比较器141的反相输入端,其中第一阈值电压VH可以高于第二阈值电压VL。当电流I1对电容模块130进行初始充电时,阈值选择电路144可以将第一阈值电压VH输入至比较器141,此时比较器141将电容模块130两端的电压与第一阈值电压VH比较,当电容模块130两端的电压上升至大于第一阈值电压时,比较器141翻转输出高电平信号至逻辑控制电路143。
进一步地,充放电开关为MOS管Q6。以MOS管Q6为N-MOS管为例。当比较器141输出高电平信号至逻辑控制电路143时,逻辑控制电路143输出高电平信号至MOS管Q6,使得MOS管Q6导通,MOS管Q6导通使得电容模块130由充电状态转变为放电状态。进一步地,逻辑控制电路143还输出高电平信号至阈值选择电路144,当阈值选择电路144接收到逻辑控制电路143输出的高电平信号时,阈值选择电路144切换为将第二阈值电压VL输入至比较器141,从而使得在电容模块130的放电状态下,比较器141将电容模块130两端的电压与第二阈值电压VL比较。当电容模块130两端的电压下降至小于第二阈值电压VL时,比较器141翻转输出低电平信号至逻辑控制电路143。
当比较器141输出低电平信号至逻辑控制电路143时,逻辑控制电路143输出低电平信号至MOS管Q6,使得MOS管Q6关断,MOS管Q6关断使得电容模块130由放电状态重新转变为充电状态。且逻辑控制电路143还输出低电平信号至阈值选择电路144,当阈值选择电路144接收到逻辑控制电路143输出的低电平信号时,阈值选择电路144重新切换为将第一阈值电压VH输入至比较器141。
在后续的过程中,逻辑控制电路143周期性地输出高电平信号和低电平信号,该周期性的高电平信号与低电平信号构成一时钟信号。且该时钟信号的时钟频率为:
Figure DEST_PATH_IMAGE007
(2)
其中,
Figure 355603DEST_PATH_IMAGE008
为第一阈值电压VH;
Figure DEST_PATH_IMAGE009
为第二阈值电压VL;
Figure 91346DEST_PATH_IMAGE010
为电容模块130的电容值。
进一步地,计数器151对逻辑控制电路143输出的时钟信号计数,当计数结果与规定的预设时钟频率对应的预设计数结果不一致时,说明逻辑控制电路143输出的时钟信号的时钟频率与预设时钟频率不一致,此时量化器152输出调整信号至调整电路153。调整电路153根据该调整信号调整电容匹配单元132的电容值,进而调整电容模块130的电容值。由上式(2)可以看出时钟信号的时钟频率与电容模块130的电容值相关。当调整电路153调整电容模块130的电容值至计数器151的计数结果与规定的预设时钟频率对应的预设计数结果一致时,说明逻辑控制电路143输出的时钟信号的时钟频率与预设时钟频率一致,也即将可编程增益放大器100的时钟频率校正为预设时钟频率。通过将可编程增益放大器100的时钟频率校正为预设时钟频率,进而消除时钟频率受工艺变化的影响。而由于可编程放大器的带宽与时钟频率相关,因此可编程放大器的带宽恒定,不受工艺的影响。
如图3所示,当MOS管Q1导通、MOS管Q2关断、MOS管Q3关断时,可编程增益放大器100切换为工作模式。在工作模式下,MOS管Q4关断,MOS管Q5导通,此时第一级跨导放大器110的输入端接收输入信号Vin。
如图5所示,图5示出了本申请实施例在工作模式下的示例图。在工作模式下,可编程增益放大器100通过第一级跨导放大器110与第二级跨导放大器120对输入信号Vin进行放大,且此时可编程增益放大器100的增益带宽GB为:
Figure 571055DEST_PATH_IMAGE012
(3)
综上所述,本申请实施例提供的可编程增益放大器100经过校正模式的校正,有效实现不随工艺变化的恒定带宽,从而提高可编程增益放大器100的性能。
本申请实施例的提供的可编程增益放大器包括第一级跨导放大器、第二级跨导放大器、电容模块、时钟振荡电路以及校正电路;第二级跨导放大器的输入端连接于第一级跨导放大器的输出端;电容模块连接在第二级跨导放大器的输入端与第二级跨导放大器的输出端之间;时钟振荡电路连接于第一级跨导放大器的输出端以及电容模块,用于利用第一级跨导放大器的输出电流对电容模块进行充放电,以输出时钟信号;校正电路连接于时钟振荡电路与电容模块,用于调整电容模块的电容值,以使时钟信号的时钟频率与预设时钟频率一致。本申请实施例提供的可编程增益放大器通过时钟振荡电路利用第一级跨导放大器的输出电流对电容模块进行充放电,并输出时钟信号;再通过校正电路调整电容模块的电容值,使时钟信号的时钟预设时钟频率一致,进而使得时钟振荡电路的时钟频率稳定在预设时钟频率上,从而消除时钟频率受工艺变化的影响,而由于可编程放大器的带宽与时钟振荡电路的时钟频率相关,因此保证可编程放大器的恒定带宽,不受工艺的影响。
本申请实施例还提供一种集成电路,集成电路包括上述的可编程增益放大器。
本申请实施例还提供一种电子设备,电子设备包括设备主体以及上述的集成电路。其中,集成电路设于设备主体内。
如图6所示,本申请实施例还提供一种频率校正方法300,频率校正方法300具体可应用于可编程增益放大器。如图7所示,可编程增益放大器400可以包括第一级跨导放大器410、第二级跨导放大器420以及补偿电容430。其中,第二级跨导放大器420的输入端连接于第一级跨导放大器410的输出端;补偿电容430连接在第一级跨导放大器410的输出端与第二级跨导放大器420的输出端之间。本申请实施例中,频率校正方法300可包括以下步骤S310~步骤S320。
步骤S310:利用第一级跨导放大器的输出电流对补偿电容进行充放电,以输出时钟信号。
本实施例中,可以向第一级跨导放大器提供一偏置电压,再利用第一级跨导放大器的输出电流对补偿电容充放电,然后通过补偿电容的充放电得到一时钟信号。具体地,如图8所示,步骤S310可以包括以下步骤S311~步骤S313。
步骤S311:将电容匹配单元与补偿电容配置为电容阵列。
本实施例中,可以将额外的电容匹配单元与补偿电容配置为电容阵列。其中电容匹配单元中可以包括多个电容,通过实适当的配置电容匹配单元中的多个电容,可以调整电容匹配单元的电容值。由于电容匹配单元与补偿电容共同形成电容阵列,因此当调整电容匹配单元的电容值,电容阵列的电容值也相应地改变,此时同样相当于对补偿电容的电容值进行调整。由此可见,将额外的电容匹配单元与补偿电容配置为电容阵列,当调整电容匹配单元的电容值,等效于调整补偿电容的电容值,使得补偿电容的电容值可调。
步骤S312:将电容阵列两端的电压与阈值电压比较,并输出比较信号。
本实施例中,阈值电压可以包括第一阈值电压以及第二阈值电压。具体地,当电容阵列处于充电状态时,在电容阵列两端的电压上升过程中将电容两端的电压与第一阈值电压比较,产生第一比较信号;当电容阵列处于放电状态时,在电容阵列两端的电压下降过程中将电容两端的电压与第二阈值电压比较,产生第二比较信号。
步骤S313:根据比较信号控制电容阵列进行充放电,并输出时钟信号。
本实施例中,在电容阵列在充电状态下产生第一比较信号时,可以控制电容阵列由充电状态转变为放电状态;在电容阵列在放电状态下产生第二比较信号时可以控制电容阵列由放电状态转变为充电状态。由此经过反复振荡,产生周期性的时钟信号。
进一步地,在电容阵列充电状态下产生第一比较信号时,也即在电容阵列由充电状态转变为放电状态时,可以将阈值电压由第一阈值电压配置为第二阈值电压;在电容阵列充电状态下产生第二比较信号时,也即在电容阵列由放电状态转变为充电状态时,可以将阈值电压由第二阈值电压配置为第一阈值电压。
步骤S320:调整补偿电容的电容值,以使时钟信号的时钟频率与预设时钟频率一致。
本实施例中,调整补偿电容的电容值也即调整电容匹配单元的电容值,通过调整补偿电容的电容值使时钟信号的时钟频率与预设时钟频率一致,进而能够消除时钟信号受工艺变化的影响。具体地,如图9所示,步骤S320可以包括以下步骤S321~步骤S323。
步骤S321:根据预设基准时钟信号对时钟信号进行计数,并输出计数结果。
本实施例中,预设基准时钟信号的频率大于时钟信号的频率。可选地,可以以预设基准时钟信号为高频参考时钟对时钟信号进行计数,并得到一计数结果。
步骤S322:根据计数结果判断时钟信号的时钟频率是否与预设时钟频率,若不一致,则输出调整信号。
本实施例中,可以规定预设时钟频率对应为预设计数结果,如果对时钟信号的计数结果与预设计数结果不一致,则说明时钟信号的时钟频率与预订时钟频率不一致,此时则可以输出一调整信号。
步骤S323:根据调整信号调整电容阵列的电容值,以使时钟信号的时钟频率与预设时钟频率一致。
本实施例中,根据调整信号可以调整电容匹配单元的电容值,进而调整电容阵列的电容值,同时也等效于调整补偿电容的电容值。
进一步地,通过调整电容阵列的电容值,能够改变时钟信号的振荡周期,从而改变时钟信号的时钟频率。本实施例中,调整电容阵列的电容值直至对时钟信号的计数结果与规定的预设时钟频率对应的预设计数结果一致,也即时钟信号的时钟频率与预设时钟频率一致。通过将时钟信号的时钟频率调整为与预设时钟频率一致,使得时钟信号保持稳定,进而消除时钟信号的时钟频率受电容工艺变化的影响,从而保证可编程增益放大器的恒定带宽,不受工艺的影响。
本申请实施例提供的频率校正方法,通过利用第一级跨导放大器的输出电流对补偿电容进行充放电,以输出时钟信号;再调整补偿电容的电容值,以使时钟信号的时钟频率与预设时钟频率一致,使得可编程增益放大器保证恒定带宽,不受工艺的影响。
以上,仅是本申请的较佳实施例而已,并非对本申请作任何形式上的限制,虽然本申请已以较佳实施例揭示如上,然而并非用以限定本申请,任何本领域技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本申请技术方案内容,依据本申请的技术实质对以上实施例所作的任何简介修改、等同变化与修饰,均仍属于本申请技术方案的范围内。

Claims (13)

1.一种可编程增益放大器,其特征在于,包括:
第一级跨导放大器;
第二级跨导放大器,所述第二级跨导放大器的输入端连接于所述第一级跨导放大器的输出端;
电容模块,连接在所述第一级跨导放大器的输出端与所述第二级跨导放大器的输出端之间;
时钟振荡电路,连接于所述第一级跨导放大器的输出端以及所述电容模块,用于利用所述第一级跨导放大器的输出电流对所述电容模块进行充放电,以输出时钟信号;以及
校正电路,连接于所述时钟振荡电路与所述电容模块,用于调整所述电容模块的电容值,以使所述时钟信号的时钟频率与预设时钟频率一致。
2.如权利要求1所述的可编程增益放大器,其特征在于,所述时钟振荡电路包括:
比较器,连接于所述电容模块,用于将所述电容模块两端的电压与预设的阈值电压进行比较,并输出比较信号;
充放电开关,与所述电容模块并联;以及
逻辑控制电路,连接于所述比较器与所述充放电开关,用于根据所述比较信号控制所述充放电开关的通断,以对所述电容模块进行充放电,并输出所述时钟信号。
3.如权利要求2所述的可编程增益放大器,其特征在于,所述预设的阈值电压包括第一阈值电压和第二阈值电压;
所述比较器用于将所述电容模块两端的电压与所述第一阈值电压或所述第二阈值电压进行比较,并输出相应的比较信号;
所述逻辑控制电路用于在所述电容模块两端的电压上升至所述第一阈值电压时,输出第一控制信号,所述第一控制信号用于控制所述充放电开关导通,以对所述电容模块进行放电;以及,在所述电容模块两端的电压下降至所述第二阈值电压时,输出第二控制信号,所述第二控制信号用于控制所述充放电开关断开,以对所述电容模块进行充电;
所述时钟振荡电路还包括阈值选择电路,用于根据所述第一控制信号将所述阈值电压配置为所述第二阈值电压,以及,根据所述第二控制信号将所述阈值电压配置为所述第一阈值电压。
4.如权利2要求所述的可编程增益放大器,其特征在于,所述校正电路包括:
计数器,连接于所述逻辑控制电路,用于根据预设基准时钟信号对所述时钟信号进行计数,并输出计数结果,其中所述预设基准时钟信号的频率大于所述时钟信号的频率;
量化器,连接于所述计数器,用于根据所述计数结果判断所述时钟信号的所述时钟频率是否与所述预设时钟频率一致,若不一致,则输出调整信号;以及
调整电路,连接于所述量化器和所述电容模块,用于根据所述调整信号调整所述电容模块的电容值,以使所述时钟信号的所述时钟频率与所述预设时钟频率一致。
5.如权利要求1所述的可编程增益放大器,其特征在于,所述电容模块包括:
补偿电容,连接在所述第一级跨导放大器的输出端与所述第二级跨导放大器的输出端之间;以及
电容匹配单元,与所述补偿电容并联;
所述校正电路连接于所述电容匹配单元,且用于调整所述电容匹配单元的电容值,以调整所述电容模块的电容值。
6.如权利要求1~5任一项所述的可编程增益放大器,其特征在于,所述可编程增益放大器还包括模式切换电路,所述模式切换电路用于将所述可编程增益放大器在校正模式与工作模式之间切换。
7.如权利要求6所述的可编程增益放大器,其特征在于,所述模式切换电路包括:
第一开关,连接在所述电容模块与所述第二级跨导放大器的输出端之间;以及
第二开关,一端接地、另一端连接于所述电容模块与所述第一开关之间;
在所述工作模式下,所述第一开关导通,所述第二开关断开;
在所述校正模式下,所述第一开关断开,所述第二开关导通。
8.如权利要求1~5任一项所述的可编程增益放大器,其特征在于,所述可编程放大器还包括缓冲电路,所述缓冲电路连接于所述第二级跨导放大器的输出端。
9.一种集成电路,其特征在于,包括上述权利要求1~8任一项所述的可编程增益放大器。
10.一种电子设备,其特征在于,包括设备主体以及设于所述设备主体内的如上述权利9所述的集成电路。
11.一种可编程增益放大器的频率校正方法,应用于可编程增益放大器,所述可编程增益放大器包括第一级跨导放大器、第二级跨导放大器以及补偿电容,其中所述第二级跨导放大器的输入端连接于所述第一级跨导放大器的输出端;所述补偿电容连接在所述第一级跨导放大器的输出端与所述第二级跨导放大器的输出端之间;其特征在于,所述方法包括:
利用所述第一级跨导放大器的输出电流对所述补偿电容进行充放电,以输出时钟信号;以及
调整所述补偿电容的电容值,以使所述时钟信号的时钟频率与预设时钟频率一致。
12.如权利要求11所述的可编程增益放大器的频率校正方法,其特征在于,所述利用所述第一级跨导放大器的输出电流对所述补偿电容进行充放电,以输出时钟信号,包括:
将电容匹配单元与所述补偿电容配置为电容阵列;
将所述电容阵列两端的电压与阈值电压进行比较,并输出比较信号;
根据所述比较信号控制所述电容阵列进行充放电,并输出所述时钟信号。
13.如权利要求12所述的可编程增益放大器的频率校正方法,其特征在于,所述调整所述补偿电容的电容值,以使所述时钟信号的时钟频率与预设时钟频率一致,包括:
根据预设基准时钟信号对所述时钟信号进行计数,并输出计数结果;
根据所述计数结果判断所述时钟信号的所述时钟频率是否与所述预设时钟频率一致,若不一致,则输出调整信号;以及
根据所述调整信号调整所述电容阵列的电容值,以使所述时钟信号的所述时钟频率与所述预设时钟频率一致;
其中,所述预设基准时钟信号的频率大于所述时钟信号的频率。
CN202110773516.XA 2021-07-08 2021-07-08 可编程增益放大器、集成电路、电子设备及频率校正方法 Active CN113258896B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110773516.XA CN113258896B (zh) 2021-07-08 2021-07-08 可编程增益放大器、集成电路、电子设备及频率校正方法
PCT/CN2022/104425 WO2023280278A1 (zh) 2021-07-08 2022-07-07 可编程增益放大器、集成电路、电子设备及频率校正方法
EP22837023.5A EP4369600A1 (en) 2021-07-08 2022-07-07 Programmable gain amplifier, integrated circuit, electronic device, and frequency correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110773516.XA CN113258896B (zh) 2021-07-08 2021-07-08 可编程增益放大器、集成电路、电子设备及频率校正方法

Publications (2)

Publication Number Publication Date
CN113258896A true CN113258896A (zh) 2021-08-13
CN113258896B CN113258896B (zh) 2021-10-01

Family

ID=77191018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110773516.XA Active CN113258896B (zh) 2021-07-08 2021-07-08 可编程增益放大器、集成电路、电子设备及频率校正方法

Country Status (3)

Country Link
EP (1) EP4369600A1 (zh)
CN (1) CN113258896B (zh)
WO (1) WO2023280278A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115562417A (zh) * 2022-10-08 2023-01-03 上海类比半导体技术有限公司 压摆率调整电路、方法及芯片
WO2023280278A1 (zh) * 2021-07-08 2023-01-12 芯海科技(深圳)股份有限公司 可编程增益放大器、集成电路、电子设备及频率校正方法
CN116455335A (zh) * 2023-06-16 2023-07-18 微龛(广州)半导体有限公司 可编程增益放大器、模数转换器及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825265A (en) * 1994-12-05 1998-10-20 Nec Corporation Grounded inductance circuit using a gyrator circuit
US7764118B2 (en) * 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
CN106788338A (zh) * 2017-02-10 2017-05-31 杭州士兰微电子股份有限公司 Rc振荡电路
CN111568419A (zh) * 2020-05-20 2020-08-25 芯海科技(深圳)股份有限公司 检波方法、检波器以及终端设备
CN112019177A (zh) * 2019-05-28 2020-12-01 联发科技股份有限公司 放大器电路和高阶阻尼电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068107A1 (en) * 2006-09-06 2008-03-20 Luich Thomas M High performance, flexible programmable clock circuit
CN111293879A (zh) * 2020-04-08 2020-06-16 南京源峰微电子有限公司 一种电流模式电荷泵的驱动方法及其装置
CN113258896B (zh) * 2021-07-08 2021-10-01 芯海科技(深圳)股份有限公司 可编程增益放大器、集成电路、电子设备及频率校正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825265A (en) * 1994-12-05 1998-10-20 Nec Corporation Grounded inductance circuit using a gyrator circuit
US7764118B2 (en) * 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
CN106788338A (zh) * 2017-02-10 2017-05-31 杭州士兰微电子股份有限公司 Rc振荡电路
CN112019177A (zh) * 2019-05-28 2020-12-01 联发科技股份有限公司 放大器电路和高阶阻尼电路
CN111568419A (zh) * 2020-05-20 2020-08-25 芯海科技(深圳)股份有限公司 检波方法、检波器以及终端设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023280278A1 (zh) * 2021-07-08 2023-01-12 芯海科技(深圳)股份有限公司 可编程增益放大器、集成电路、电子设备及频率校正方法
CN115562417A (zh) * 2022-10-08 2023-01-03 上海类比半导体技术有限公司 压摆率调整电路、方法及芯片
CN115562417B (zh) * 2022-10-08 2024-05-07 上海类比半导体技术有限公司 压摆率调整电路、方法及芯片
CN116455335A (zh) * 2023-06-16 2023-07-18 微龛(广州)半导体有限公司 可编程增益放大器、模数转换器及芯片
CN116455335B (zh) * 2023-06-16 2023-08-22 微龛(广州)半导体有限公司 可编程增益放大器、模数转换器及芯片

Also Published As

Publication number Publication date
WO2023280278A1 (zh) 2023-01-12
EP4369600A1 (en) 2024-05-15
CN113258896B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN113258896B (zh) 可编程增益放大器、集成电路、电子设备及频率校正方法
US7554376B2 (en) Offset correcting method, offset correcting circuit, and electronic volume
JP3019340B2 (ja) 可変容量装置
US20110057736A1 (en) Linear, Voltage-Controlled Ring Oscillator With Current-Mode, Digital Frequency And Gain Control
US6097244A (en) Highly-linear continuous-time filter for a 3-volt supply with PLL-controlled resistor and digitally-controlled capacitor
US8773186B1 (en) Duty cycle correction circuit
CN111030630A (zh) 一种利用开关电容校准片上rc时间常数的电路和方法
JP2003532326A (ja) 中間周波数又は高周波数用遅延クロックパルス幅調節回路
JP2001308698A (ja) Dll回路
US7728678B2 (en) Semiconductor device outputting oscillation signal
US20070090864A1 (en) Charge pump circuit with power management
US7061296B2 (en) Circuit arrangement for generating a digital clock signal
CN113098402B (zh) 一种中心频率自校准的低功耗带通放大电路
CN112468746B (zh) 一种焦平面数字化像元增益微调电路
JP7277469B2 (ja) デューティ比補正回路および信号生成回路
KR100367738B1 (ko) 링 오실레이터
JP5020721B2 (ja) 位相ロックループ回路
CN112953523A (zh) 适用于模数转化器中环形压控振荡器的pvt数字校准方法
US20120092078A1 (en) Variable resistor circuit and oscillation circuit
JPH0637599A (ja) 電圧制御発振器及び電子機器
JP4683084B2 (ja) 発振回路および電子機器
KR100343470B1 (ko) 이득 제어용 필터의 튜닝회로
US8901984B1 (en) Direct current offset correction circuit
CN213937860U (zh) 一种可重构跨导转换偏置电路
CN107634737B (zh) 一种用于毫米波lo驱动的反相器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant