CN113254384A - 一种众核系统的数据传输方法及系统 - Google Patents

一种众核系统的数据传输方法及系统 Download PDF

Info

Publication number
CN113254384A
CN113254384A CN202110695232.3A CN202110695232A CN113254384A CN 113254384 A CN113254384 A CN 113254384A CN 202110695232 A CN202110695232 A CN 202110695232A CN 113254384 A CN113254384 A CN 113254384A
Authority
CN
China
Prior art keywords
packet
data
write
sdram
sdram controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110695232.3A
Other languages
English (en)
Other versions
CN113254384B (zh
Inventor
尚德龙
吴童
唐溪琴
乔树山
周玉梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Nanjing Intelligent Technology Research Institute
Original Assignee
Nanjing Institute Of Intelligent Technology Institute Of Microelectronics Chinese Academy Of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Institute Of Intelligent Technology Institute Of Microelectronics Chinese Academy Of Sciences filed Critical Nanjing Institute Of Intelligent Technology Institute Of Microelectronics Chinese Academy Of Sciences
Priority to CN202110695232.3A priority Critical patent/CN113254384B/zh
Publication of CN113254384A publication Critical patent/CN113254384A/zh
Application granted granted Critical
Publication of CN113254384B publication Critical patent/CN113254384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种众核系统的数据传输方法及系统。方法包括当众核系统中PE对SDRAM进行写数据操作时，向控制器发送的写请求指令；控制器接收写请求指令，并分配buffer空间；同时发送写读指令至PE；PE根据写读指令向控制器发送写数据指令；控制器将写数据指令存储在对应的已分配的buffer空间中；同时向PE发送写完成指令以及检验丢包信息；当众核系统中PE对SDRAM进行读数据操作时，向控制器发送读请求指令；控制器根据读请求指令向PE发送读数据指令；PE接收完全部数据包之后，向控制器发送读完成指令以及检验丢包信息。本发明能够提高众核系统访存的效率，增强众核系统的稳定性。

Description

一种众核系统的数据传输方法及系统
技术领域
本发明涉及数据传输领域，特别是涉及一种众核系统的数据传输方法及系统。
背景技术
由于同步动态随机存取内存(synchronous dynamic random-access memory，SDRAM)的半导体制程和别的芯片制程不同，现在还无法将SDRAM与其他部分集成到一个芯片中，现在看到的都是单独封装好的模组的形式的SDRAM，因此需要一个高效的通信协议，来完成众核系统PE对SDRAM的访存。现有的通信协议，基本都是适用于单核或者多核系统，由PE发出访存请求，进而对SDRAM进行访存。随着众核架构的提出，传统的SDRAM与PE之间的通信方式，已经不能满足众核对于SDRAM高速且大量的访存。当众核对SDRAM进行访存时，传统的通信方式，会造成packet壅塞和丢失的问题，低效且准确率低。
为了解决以上问题，亟需一种众核系统的高能效数据传输方法。
发明内容
本发明的目的是提供一种众核系统的数据传输方法及系统，能够提高众核系统访存的效率，增强众核系统的稳定性。
为实现上述目的，本发明提供了如下方案：
一种众核系统的数据传输方法，在众核系统中，众核共享一个SDRAM，所述SDRAM与SDRAM控制器连接，所述数据传输方法包括：
当众核系统中PE对SDRAM进行写数据操作时，向SDRAM控制器发送写请求packet；
所述SDRAM控制器接收所述写请求packet，分配所需要的buffer空间；同时发送写ready packet至所述PE；
所述PE根据接收的所述写ready packet后，向所述SDRAM控制器发送写数据packet；
所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息；
当众核系统中PE对SDRAM进行读数据操作时，向SDRAM控制器发送读请求packet；
所述SDRAM控制器根据所述读请求packet向所述PE发送读数据packet；
所述PE接收完全部数据packet之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息。
可选地，所述PE根据接收的所述写ready packet向所述SDRAM控制器发送写数据packet，具体包括：
每一所述PE根据接收的所述写ready packet确定访存的顺序；
根据所述访存的顺序向所述SDRAM控制器发送写数据packet。
可选地，所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息，之后还包括：
根据所述检验丢包信息判断写数据过程是否发生丢包；
若发生丢包，则返回PE根据接收的所述写ready packet后，向所述SDRAM控制器发送丢失的写数据packet的步骤；
若未发生丢包，则当前写数据完成。
可选地，所述PE接收完全部数据包之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息，之后还包括：
根据所述检验丢包信息判断所述读数据过程是否发生丢包；
若发生丢包，则返回SDRAM控制器根据所述读请求packet向所述PE发送丢失的读数据packet的步骤；
若未发生丢包，则当前读数据完成。
一种众核系统的数据传输系统，众核系统共享一个SDRAM，所述SDRAM与SDRAM控制器连接，所述数据传输系统包括：
写请求packet接收模块，用于当众核系统中PE对SDRAM进行写数据操作时，接收PE向SDRAM控制器发送的写请求packet；
写ready packet发送模块，用于当所述SDRAM控制器接收到所述写请求packet后，分配所需的buffer空间；同时发送写ready packet至所述PE；
写数据packet发送模块，用于所述PE根据接收的所述写ready packet后，向所述SDRAM控制器发送写数据packet；
写数据完成模块，用于所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息；
读请求packet接收模块，用于当众核系统中PE对SDRAM进行读数据操作时，向SDRAM控制器发送的读请求packet；
读取的数据包发送模块，用于所述SDRAM控制器根据所述读请求packet向所述PE发送读数据packet；
读数据完成模块，用于所述PE接收完全部数据包之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息。
可选地，所述写数据packet发送模块具体包括：
访存的顺序确定单元，用于每一所述PE根据接收的所述写ready packet确定访存的顺序；
写数据packet发送单元，用于根据所述访存的顺序向所述SDRAM控制器发送写数据packet。
可选地，还包括：
第一判断模块，用于根据所述检验丢包信息判断写数据过程是否发生丢包；
写数据重新进行模块，用于若发生丢包，则返回PE根据接收的所述写readypacket向所述SDRAM控制器发送丢失的写数据packet的步骤；
当前写数据完成模块，用于若未发生丢包，则当前写数据完成。
可选地，还包括：
第二判断模块，用于根据所述检验丢包信息判断所述读数据过程是否发生丢包；
读数据重新进行模块，用于若发生丢包，则返回SDRAM控制器根据所述读请求packet向所述PE发送丢失的读数据packet的步骤；
当前读数据完成模块，用于若未发生丢包，则当前读数据完成。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明所提供的一种众核系统的数据传输方法及系统，通过由SDRAM控制器向PE返回读写ready packet，将访存的“主动决定权”交给SDRAM控制器（SDRAM controller），当众核发出访存请求，由SDRAM controller内部分配好所需要的buffer空间，返回ready信号来决定访存的顺序，来解决众核访存时造成的多次访存及packet壅塞问题；当PE收到SDRAMcontroller的ready packet时，向SDRAM controller发出数据包，SDRAM controller在接收到最后一个数据包之后，向PE返回读写完成packet。本发明通过移交传输控制权，让SDRAM控制器主动控制SDRAM和众核间的数据传输，可以有效地降低数据传输申请数量。进而，提高了众核系统访存的效率，增强了众核系统的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的一种众核系统的数据传输方法流程示意图；
图2为众核系统、SDRAM以及SDRAM控制器连接的结构示意图；
图3为写数据的过程示意图；
图4为读数据的过程示意图；
图5为写请求packet示意图；
图6为写ready packet示意图；
图7为写数据packet示意图；
图8为写完成packet示意图；
图9为读请求packet示意图；
图10为读数据packet示意图；
图11为读完成packet示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种众核系统的数据传输方法及系统，能够提高众核系统访存的效率，增强众核系统的稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明所提供的一种众核系统的数据传输方法流程示意图，如图1所示，本发明所提供的一种众核系统的数据传输方法，众核系统共享一个SDRAM，所述SDRAM与SDRAM控制器连接。
所述数据传输方法包括：
S101，当众核系统中PE对SDRAM进行写数据操作时，接收向SDRAM控制器发送的写请求packet。所述写请求packet如图5所示。
S102，所述SDRAM控制器接收到所述写请求packet后，分配所需的buffer空间；同时发送写ready packet至所述PE。所述写ready packet如图6所示。
S103，所述PE根据接收的所述写ready packet后，向所述SDRAM控制器发送写数据packet。所述写数据packet如图7所示。
S103具体包括：
每一所述PE根据接收的所述写ready packet确定访存的顺序。
根据所述访存的顺序向所述SDRAM控制器发送写数据packet。
S104，所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息。写完成packet如图8所示。检验丢包信息包括：检验丢包的信息finish信号，finish[7:0]，按照由低位到高位的顺序，每一bit对应一个数据包，该bit为1时，证明收到该对应数据包，为0时，则为丢包。
S104之后还包括：
根据所述检验丢包信息判断写数据过程是否发生丢包。
若发生丢包，则返回PE根据接收的所述写ready packet向所述SDRAM控制器发送丢失的写数据packet的步骤。
对接收到的数据包进行丢包检验，并向PE反馈finish信号，如有丢包情况，则PE重新发送丢失的数据包，解决了数据的丢失问题。
若未发生丢包，则当前写数据完成。
其中，S101-S104为写数据的过程，如图3所示：
1、PE向SDRAM controller发出写请求packet；
2、SDRAM controller 接收到写请求packet，在其内部分配好所需的buffer 空间，向该PE返回写ready packet，表示SDRAM可以接收数据；
3、收到ready信号，该PE 向SDRAM controller发送写数据packet，并将其存在对应的分配好的buffer空间；
4、SDRAM controller接收完全部数据包之后，向该PE返回写完成packet，包括检验丢包信息，包括检验丢包的信息finish信号，finish[7:0]，按照由低位到高位的顺序，每一bit对应一个数据包，该bit为1时，证明收到该对应数据包，为0时，则为丢包；
5、如发生丢包情况，则该PE重新发送丢失的写数据packet，并将其存在对应的步骤2分配好的buffer空间；
6、再次返回写完成packet，包括检验丢包信息；
7、数据全部传输完成，且无丢包情况，此次写数据完成。
S105，当众核系统中PE对SDRAM进行读数据操作时，向SDRAM控制器发送的读请求packet。读请求packet如图9所示。
S106，所述SDRAM控制器根据所述读请求packet向所述PE发送读数据packet。所述读数据packet如图10所示。
S107，所述PE接收完全部数据包之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息。所述读完成packet如图11所示。
S107之后还包括：
根据所述检验丢包信息判断所述读数据过程是否发生丢包。
若发生丢包，则返回SDRAM控制器根据所述读请求packet向所述PE发送丢失的读数据packet的步骤。
若未发生丢包，则当前读数据完成。
对接收到的数据包进行丢包检验，并向PE反馈finish信号，如有丢包情况，则PE重新发送丢失的数据包，解决了数据的丢失问题。
其中，S105-S107为读数据的过程，如图4所示：
1、PE向SDRAM controller发出读请求packet；
2、SDRAM controller 向该PE返回读取的数据；
3、该PE接收完全部数据包之后，向SDRAM controller 返回读完成packet，包括检验丢包的信息finish信号，finish[7:0]，按照由低位到高位的顺序，每一bit对应一个数据包，该bit为1时，证明收到该对应数据包，为0时，则为丢包；
4、如发生丢包情况，则该PE重新发送丢失的读数据packet；
5、再次返回读完成packet，包括检验丢包信息；
6、数据全部传输完成，且无丢包情况，此次读数据完成。
如图2所示，以164个核对SDRAM进行访存为例，每四个PE为一个单元，164个核和SDRAM组成了6*7的阵列，以x、y来定位每个单元的位置。164个核共享这一个SDRAM，与SDRAM相连的为SDRAM controller，用来控制众核与SDRAM之间的数据传输。
图5-图11中的符号的解释如表1所示：
表1
Figure DEST_PATH_IMAGE001
本发明所提供的一种众核系统的数据传输系统，众核系统中，众核共享一个SDRAM，所述SDRAM与SDRAM控制器连接，所述数据传输系统包括：
写请求packet接收模块，用于众核系统中PE对SDRAM进行写数据操作时，接收PE向SDRAM控制器发送的写请求packet。
写ready packet发送模块，用于当所述SDRAM控制器接收到所述写请求packet后，分配所需的buffer空间；同时发送写ready packet至所述PE。
写数据packet发送模块，用于所述PE根据接收的所述写ready packet后，向所述SDRAM控制器发送写数据packet。
写数据完成模块，用于所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息。
读请求packet接收模块，用于当众核系统中PE对SDRAM进行读数据操作时，接收PE向SDRAM控制器发送的读请求packet。
读取的数据包发送模块，用于所述SDRAM控制器根据所述读请求packet向所述PE发送读数据packet。
读数据完成模块，用于所述PE接收完全部数据包之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息。
所述写数据packet发送模块具体包括：
访存的顺序确定单元，用于每一所述PE根据接收的所述写ready packet确定访存的顺序。
写数据packet发送单元，用于根据所述访存的顺序向所述SDRAM控制器发送写数据packet。
本发明所提供的一种众核系统的数据传输系统，还包括：
第一判断模块，用于根据所述检验丢包信息判断写数据过程是否发生丢包。
写数据重新进行模块，用于若发生丢包，则返回PE根据接收的所述写readypacket向所述SDRAM控制器发送丢失的写数据packet的步骤。
当前写数据完成模块，用于若未发生丢包，则当前写数据完成。
本发明所提供的一种众核系统的数据传输系统，还包括：
第二判断模块，用于根据所述检验丢包信息判断所述读数据过程是否发生丢包。
读数据重新进行模块，用于若发生丢包，则返回SDRAM控制器根据所述读请求packet向所述PE发送丢失的读数据packet的步骤。
当前读数据完成模块，用于若未发生丢包，则当前读数据完成。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种众核系统的数据传输方法，其特征在于，在众核系统中，众核共享一个SDRAM，所述SDRAM与SDRAM控制器连接，所述数据传输方法包括：
当众核系统中PE对SDRAM进行写数据操作时，向SDRAM控制器发送的写请求packet；
所述SDRAM控制器接收所述写请求packet，分配所需的buffer空间；同时发送写readypacket至所述PE；
所述PE根据接收的所述写ready packet后，向所述SDRAM控制器发送写数据packet；
所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息；
当众核系统中PE对SDRAM进行读数据操作时，向SDRAM控制器发送的读请求packet；
所述SDRAM控制器根据所述读请求packet向所述PE发送读数据packet；
所述PE接收完全部数据包之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息。
2.根据权利要求1所述的一种众核系统的数据传输方法，其特征在于，所述PE根据接收的所述写ready packet向所述SDRAM控制器发送写数据packet，具体包括：
每一所述PE根据接收的所述写ready packet确定访存的顺序；
根据所述访存的顺序向所述SDRAM控制器发送写数据packet。
3.根据权利要求1所述的一种众核系统的数据传输方法，其特征在于，所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息，之后还包括：
根据所述检验丢包信息判断写数据过程是否发生丢包；
若发生丢包，则返回PE根据接收的所述写ready packet后，向所述SDRAM控制器发送丢失的写数据packet的步骤；
若未发生丢包，则当前写数据完成。
4.根据权利要求1所述的一种众核系统的数据传输方法，其特征在于，所述PE接收完全部数据包之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息，之后还包括：
根据所述检验丢包信息判断所述读数据过程是否发生丢包；
若发生丢包，则返回SDRAM控制器根据所述读请求packet向所述PE发送丢失的读数据packet的步骤；
若未发生丢包，则当前读数据完成。
5.一种众核系统的数据传输系统，其特征在于，在众核系统中，众核共享一个SDRAM，所述SDRAM与SDRAM控制器连接，所述数据传输系统包括：
写请求packet接收模块，用于当众核系统中PE对SDRAM进行写数据操作时，接收PE向SDRAM控制器发送的写请求packet；
写ready packet发送模块，用于当所述SDRAM控制器接收所述写请求packet后，分配所需的buffer空间；同时发送写ready packet至所述PE；
写数据packet发送模块，用于所述PE根据接收的所述写ready packet后，向所述SDRAM控制器发送写数据packet；
写数据完成模块，用于所述SDRAM控制器将所述写数据packet存储在对应的已分配的buffer空间中；同时向所述PE发送写完成packet以及检验丢包信息；
读请求packet接收模块，用于当众核系统中PE对SDRAM进行读数据操作时，接收PE向SDRAM控制器发送的读请求packet；
读取的数据包发送模块，用于所述SDRAM控制器根据所述读请求packet向所述PE发送读数据packet；
读数据完成模块，用于所述PE接收完全部数据包之后，向所述SDRAM控制器发送读完成packet以及检验丢包信息。
6.根据权利要求5所述的一种众核系统的数据传输系统，其特征在于，所述写数据packet发送模块具体包括：
访存的顺序确定单元，用于每一所述PE根据接收的所述写ready packet确定访存的顺序；
写数据packet发送单元，用于根据所述访存的顺序向所述SDRAM控制器发送写数据packet。
7.根据权利要求5所述的一种众核系统的数据传输系统，其特征在于，还包括：
第一判断模块，用于根据所述检验丢包信息判断写数据过程是否发生丢包；
写数据重新进行模块，用于若发生丢包，则返回PE根据接收的所述写ready packet后，向所述SDRAM控制器发送丢失的写数据packet的步骤；
当前写数据完成模块，用于若未发生丢包，则当前写数据完成。
8.根据权利要求5所述的一种众核系统的数据传输系统，其特征在于，还包括：
第二判断模块，用于根据所述检验丢包信息判断所述读数据过程是否发生丢包；
读数据重新进行模块，用于若发生丢包，则返回SDRAM控制器根据所述读请求packet向所述PE发送丢失的读数据packet的步骤；
当前读数据完成模块，用于若未发生丢包，则当前读数据完成。
CN202110695232.3A 2021-06-23 2021-06-23 一种众核系统的数据传输方法及系统 Active CN113254384B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110695232.3A CN113254384B (zh) 2021-06-23 2021-06-23 一种众核系统的数据传输方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110695232.3A CN113254384B (zh) 2021-06-23 2021-06-23 一种众核系统的数据传输方法及系统

Publications (2)

Publication Number Publication Date
CN113254384A true CN113254384A (zh) 2021-08-13
CN113254384B CN113254384B (zh) 2021-11-26

Family

ID=77189326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110695232.3A Active CN113254384B (zh) 2021-06-23 2021-06-23 一种众核系统的数据传输方法及系统

Country Status (1)

Country Link
CN (1) CN113254384B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308697A (zh) * 2008-07-10 2008-11-19 哈尔滨工业大学 基于sdram的大容量fifo突发缓存器及数据存储方法
US20090094353A1 (en) * 2007-10-05 2009-04-09 Hitachi, Ltd Information processing apparatus and information processing system
US7921243B1 (en) * 2007-01-05 2011-04-05 Marvell International Ltd. System and method for a DDR SDRAM controller
CN102609378A (zh) * 2012-01-18 2012-07-25 中国科学院计算技术研究所 一种消息式内存访问装置及其访问方法
CN102609380A (zh) * 2012-02-14 2012-07-25 福州瑞芯微电子有限公司 基于axi总线的sdram控制器写数据快速响应方法
CN103544123A (zh) * 2012-07-16 2014-01-29 深圳市中兴微电子技术有限公司 Sdram控制器及对sdram存储空间的访问方法
CN104317770A (zh) * 2014-10-28 2015-01-28 天津大学 用于众核处理系统的数据存储结构及数据访问方法
CN107341053A (zh) * 2017-06-01 2017-11-10 深圳大学 异构多核可编程系统及其内存配置和计算单元的编程方法
CN111739569A (zh) * 2020-06-19 2020-10-02 西安微电子技术研究所 一种边读边写的sdram控制系统及控制方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7921243B1 (en) * 2007-01-05 2011-04-05 Marvell International Ltd. System and method for a DDR SDRAM controller
US20090094353A1 (en) * 2007-10-05 2009-04-09 Hitachi, Ltd Information processing apparatus and information processing system
CN101308697A (zh) * 2008-07-10 2008-11-19 哈尔滨工业大学 基于sdram的大容量fifo突发缓存器及数据存储方法
CN102609378A (zh) * 2012-01-18 2012-07-25 中国科学院计算技术研究所 一种消息式内存访问装置及其访问方法
CN102609380A (zh) * 2012-02-14 2012-07-25 福州瑞芯微电子有限公司 基于axi总线的sdram控制器写数据快速响应方法
CN103544123A (zh) * 2012-07-16 2014-01-29 深圳市中兴微电子技术有限公司 Sdram控制器及对sdram存储空间的访问方法
CN104317770A (zh) * 2014-10-28 2015-01-28 天津大学 用于众核处理系统的数据存储结构及数据访问方法
CN107341053A (zh) * 2017-06-01 2017-11-10 深圳大学 异构多核可编程系统及其内存配置和计算单元的编程方法
CN111739569A (zh) * 2020-06-19 2020-10-02 西安微电子技术研究所 一种边读边写的sdram控制系统及控制方法

Also Published As

Publication number Publication date
CN113254384B (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
US8291167B2 (en) System and method for writing cache data and system and method for reading cache data
US6467013B1 (en) Memory transceiver to couple an additional memory channel to an existing memory channel
CN100426793C (zh) 一种存储器的控制器及控制方法
US7649795B2 (en) Memory with flexible serial interfaces and method for accessing memory thereof
EP2887223A1 (en) Memory system, memory module, memory module access method and computer system
CN103077132A (zh) 一种高速缓存处理方法及协议处理器高速缓存控制单元
CN111949371B (zh) 一种命令信息传输方法、系统、装置及可读存储介质
CN206946471U (zh) 一种多通道共享读写sdram的电路装置
CN115905086A (zh) 基于axi同步读写单口sram的控制方法及控制器
CN101236741B (zh) 一种数据读写方法和装置
CN113254384B (zh) 一种众核系统的数据传输方法及系统
WO2018039855A1 (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
US20080155187A1 (en) System including memory buffer configured to decouple data rates
EP3627316B1 (en) Real-time data processing and storage apparatus
KR100388342B1 (ko) 비동기 및 동기 프로토콜을 갖는 멀티 포트 메모리
CN100538738C (zh) 访问多区存储器中的多维数据块的方法、装置及系统
CN102646058A (zh) 多节点计算系统下选择共享内存所在节点的方法和装置
CN102073604B (zh) 一种同步动态存储器读写控制方法、装置和系统
US8301816B2 (en) Memory access controller, system, and method
CN101002272A (zh) 动态随机存取存储器内的数据寻址
CN106057226B (zh) 双端口存储系统的存取控制方法
CN108628776B (zh) 一种数据读写访问控制方法及装置
KR20090128605A (ko) 버스트 전송이 가능한 프로세서간 통신 장치, 프로세서간통신 장치를 포함하는 시스템 및 프로세서간 통신 장치를구동하기 위한 디바이스 드라이버
CN110427269A (zh) 处理器及其数据传递方法、计算机可读存储介质
US11094368B2 (en) Memory, memory chip and memory data access method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 5 / F, building 1, Qilin artificial intelligence Industrial Park, 266 Chuangyan Road, Jiangning District, Nanjing City, Jiangsu Province

Patentee after: Zhongke Nanjing Intelligent Technology Research Institute

Address before: 5 / F, building 1, Qilin artificial intelligence Industrial Park, 266 Chuangyan Road, Jiangning District, Nanjing City, Jiangsu Province

Patentee before: Nanjing Institute of intelligent technology, Institute of microelectronics, Chinese Academy of Sciences

CP01 Change in the name or title of a patent holder