CN113254082A - 条件分支指令处理方法及系统、cpu、芯片 - Google Patents

Abstract

本发明涉及处理器领域，提供一种条件分支指令处理方法及系统、CPU、芯片。所述条件分支指令处理方法包括：译码级对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；译码级在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。本发明基于流水线结构实现条件分支指令处理，无需同时取顺序地址和目标地址的数据，降低功耗浪费，条件分支不跳转时流水线也不会停顿，提升系统性能。

Description

条件分支指令处理方法及系统、CPU、芯片

技术领域

本发明涉及处理器领域，具体地涉及一种条件分支指令处理方法、一种条件分支指令处理系统、一种CPU、一种芯片以及一种存储介质。

背景技术

在CPU（central processing unit，中央处理器，简称CPU）的流水线中，条件分支指令之后的执行指令与条件分支指令之间存在控制相关性，需要在条件分支指令的条件码确认后才知道之后要执行的指令。在执行到分支指令时流水线会暂停，等待计算条件码的指令完成后确定分支指令是否跳转，来确定是取顺序地址还是分支目标地址，取回指令后，流水线才能继续执行指令，因此流水线中会出现气泡。

现有的处理器系统采用了分支预测技术，通过预测分支是否跳转，预取顺序地址或跳转目标地址的指令，如果跳转方向预测正确，可以消除气泡。在硬件设计中，但是，分支预测的方式需要设计一个分支预测处理单元的硬件结构，通常，分支预测处理单元中需要通过硬件逻辑记录分支指令的地址和跳转的历史信息，根据记录的地址识别分支指令识别到分支指令后，根据跳转历史信息决定是否跳转，分支预测处理单元的硬件结构相对复杂，分支处理的功耗较大。另外一种分支预测处理单元只记录分支指令的地址，不记录分支跳转的历史信息，根据地址识别到分支指令后，同时取顺序地址和目标地址的指令，根据分支的执行结果选择目标地址或顺序地址返回的数据到流水线执行。这种分支预测处理单元要求存储指令的系统有两个读端口，对访存的带宽要求较高，在确定分支是否跳转之前需要两个缓冲区分别存储顺序地址和目标地址取回的指令，硬件实现更复杂，功耗更大。

发明内容

本发明实施方式的目的是提供一种条件分支指令处理方法及系统，以解决上述的条件分支指令处理功耗大、系统硬件结构复杂的问题。

为了实现上述目的，本发明一方面提供一种条件分支指令处理方法，所述方法包括：

译码级对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；

译码级在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；

取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。

进一步地，执行级在执行所述译码后的指令时，判断下一时钟周期是否可继续执行指令，在确认可继续执行的情况下，发送下一时钟周期可继续执行指令的确认信号到译码级。

进一步地，所述执行级在执行所述条件分支指令时判断条件分支指令是否发生跳转，在判断发生跳转时发送条件分支指令跳转确认信号到取指级。

进一步地，所述取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据，包括：取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，接收从所述条件分支指令的目标地址返回的数据，清空预取的顺序地址的数据。

进一步地，所述方法还包括：取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，拒绝接收从所述条件分支指令的目标地址返回的数据，发送禁止写入的使能信号。

进一步地，所述方法还包括：取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，预取顺序地址的数据。

进一步地，所述方法还包括：取指级缓存预取的顺序地址的数据。

本发明另一方面提供一种条件分支指令处理系统，所述系统包括：

取指级，用于读取指令，将读取的指令发送到译码级；

译码级，用于对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；

执行级，用于执行译码后的指令；

所述译码级还用于在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；

所述取指级还用于在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。

进一步地，所述执行级还用于在执行所述译码后的指令时，判断下一时钟周期是否可继续执行指令，在确认可继续执行的情况下，发送所述下一时钟周期可继续执行指令的确认信号到译码级。

进一步地，所述执行级还用于在执行所述条件分支指令时判断条件分支指令是否发生跳转，在判断发生跳转时发送所述条件分支指令跳转确认信号到取指级。

进一步地，所述取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据，包括：

所述取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，接收从所述条件分支指令的目标地址返回的数据，清空预取的顺序地址的数据。

进一步地，所述取指级还用于在未接收到来自执行级的条件分支指令跳转确认信号的情况下，拒绝接收从所述条件分支指令的目标地址返回的数据，发送禁止写入的使能信号。

进一步地，所述取指级还用于在未接收到来自执行级的条件分支指令跳转确认信号的情况下，预取顺序地址的数据。

进一步地，所述取指级还用于缓存预取的顺序地址的数据。

本发明还提供一种CPU，所述CPU包括上述的条件分支指令处理系统。

本发明还提供一种芯片，包括：处理器，用于从存储器中调用并运行计算机程序，使得安装有所述芯片的设备执行上述的条件分支指令处理方法，或者，所述芯片包括上述的条件分支指令处理系统。

本发明还提供一种存储介质，其上存储有计算机程序指令，所述计算机程序指令被执行时实现上述的条件分支指令处理方法。

本发明的条件分支指令处理方法及系统，在译码级解码出条件分支指令的目标地址且在接收到执行级反馈的下一周期可继续执行的确认信号时才会将该目标地址发送到取指级，即在确认执行级不忙的情况下才会向取指级请求预取条件分支的目标地址。在执行级判定条件分支指令发生跳转的情况下，取指级才会接收从目标地址返回的数据，这种条件下预取的目标地址数据是有效的，不会造成功耗浪费；若条件分支指令不跳转，取指级只是在错误分支上进行一次取指请求，并未接收目标地址返回的数据，错误分支上的指令数据不会进入流水线，降低功耗浪费，而且本方法实现条件分支指令处理的逻辑简单，硬件上容易实现。

本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：

图1是本发明实施例提供的条件分支指令处理方法的流程图；

图2是本发明实施例提供的条件分支指令处理系统的框图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

本发明实施方式提供一种提供条件分支指令处理方法，所述方法包括：译码级对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；译码级在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。其中，执行级在执行所述译码后的指令时，判断下一时钟周期是否可继续执行指令，在确认可继续执行的情况下，发送下一时钟周期可继续执行指令的确认信号到译码级。所述执行级在执行所述条件分支指令时判断条件分支指令是否发生跳转，在判断发生跳转时发送条件分支指令跳转确认信号到取指级。取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，接收从所述条件分支指令的目标地址返回的数据，清空预取的顺序地址的数据。取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，拒绝接收从所述条件分支指令的目标地址返回的数据，发送禁止写入的使能信号。而且，取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，预取顺序地址的数据，并缓存预取的顺序地址的数据。

图1是本发明实施例提供的条件分支指令处理方法的流程图。如图1所示，本实施例的条件分支指令处理方法包括以下步骤：取指级读取指令后，译码级解码出指令中的条件分支指令并计算其目标地址；执行级确定下一周期是否可继续执行条件分支指令，若是，则向译码级反馈确认信号（即通过译码级监测执行级在下一时钟周期是否可以执行指令）。译码级发送条件分支指令的目标地址到取指级，取指级将该目标地址发送到总线。执行级在执行所述条件分支指令时判断是否发生跳转，若发生跳转，执行级将跳转确认信号反馈到取指级，取指级接收从所述目标地址返回的数据并清空缓存的顺序地址的数据；若不跳转，执行级不发送跳转确认信号，取指级未接收到跳转确认信号的情况下拒绝接收从所述目标地址返回的数据，取指级预取顺序地址的数据。在上述过程中，如果流水线停顿不能执行指令（例如执行模块忙），则将按顺序取指取回的指令数据缓存，待流水线可以继续执行时将缓存的指令数据取出送到流水线执行。

本发明实施方式提供的条件分支指令处理方法，在译码级解码出条件分支指令的目标地址且在接收到执行级反馈的下一周期可继续执行的确认信号时才会将该目标地址发送到取指级，即在确认执行级不忙的情况下才会向取指级请求预取条件分支的目标地址。在执行级判定条件分支指令发生跳转的情况下，取指级才会接收从目标地址返回的数据，这种条件下预取的目标地址数据是有效的，不会造成功耗浪费；若条件分支指令不跳转，取指级只是在错误分支上进行一次取指请求，并未接收目标地址返回的数据，错误分支上的指令数据不会进入流水线，降低功耗浪费。而且，本方法基于流水线结构，实现条件分支指令处理的逻辑简单，硬件上容易实现。

此外，本条件分支指令处理方法无需同时取顺序地址和目标地址的数据，若条件分支不跳转，则将缓存的指令发到流水线上执行，流水线不会停顿，掩盖预取指令带来的气泡，提升系统性能。

本发明实施方式还提供一种条件分支指令处理系统，所述系统包括：取指级，用于读取指令，将读取的指令发送到译码级；译码级，用于对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；执行级，用于执行译码后的指令。所述译码级还用于在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；所述取指级还用于在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。

进一步地，所述执行级还用于在执行所述译码后的指令时，判断下一时钟周期是否可继续执行指令，在确认可继续执行的情况下，发送所述下一时钟周期可继续执行指令的确认信号到译码级。所述执行级还用于在执行所述条件分支指令时判断条件分支指令是否发生跳转，在判断发生跳转时发送所述条件分支指令跳转确认信号到取指级。

进一步地，所述取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，接收从所述条件分支指令的目标地址返回的数据，清空预取的顺序地址的数据。所述取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，拒绝接收从所述条件分支指令的目标地址返回的数据，发送禁止写入的使能信号。进一步地，所述取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，预取顺序地址的数据，并缓存预取的顺序地址的数据。

图2是本发明实施例提供的条件分支指令处理系统的框图。如图2所示，本实施例的条件分支指令处理系统包括存储模块、取指模块（即取指级）、译码模块（即译码级）及执行模块（即执行级）。所述存储模块用于存储指令和数据，通过总线与所述取指模块进行通信。所述取指模块用于读取指令并发送读取到的指令。所述译码模块用于对所述取指模块发送的指令进行译码并解码出所述指令中的条件分支指令，计算得到所述条件分支指令的目标地址，以及发送译码后的指令。所述执行模块用于执行所述译码后的指令并向所述译码模块反馈下一周期可继续执行的确认信号，在执行所述译码后的指令中的条件分支指令时判断是否发生跳转，以及在确认发生跳转时将跳转确认信号反馈到所述取指模块。所述译码模块还用于在接收到所述执行模块反馈的下一周期可继续执行的确认信号时将所述条件分支指令的目标地址发送到所述取指模块；所述取指模块还用于在接收到所述条件分支指令的目标地址且接收到所述跳转确认信号时预取所述目标地址的数据。

本实施例中，所述取指模块包括仲裁单元和一个缓存单元；所述仲裁单元用于判定是否预取所述条件分支指令的目标地址的数据；所述缓存单元用于在未预取所述条件分支指令的目标地址的数据时缓存预取的顺序地址的数据。具体为，所述仲裁单元在取指模块接收到所述条件分支指令的目标地址时判定发送所述目标地址，在取指模块接收到所述执行模块反馈的跳转确认信号时判定接收从所述目标地址返回的数据并清空所述缓存单元中缓存的顺序地址的数据；在所述取指模块下一周期未接收到所述执行模块反馈的跳转确认信号时判定拒绝接收从所述目标地址返回的数据，并发送禁止写入的使能信号到所述缓存单元。

如图2所示，取指模块从存储模块取指令并将指令发送给译码模块。取指模块接收到译码模块解码出的条件分支指令的目标地址后，仲裁单元在下一时钟周期判断是否发生跳转，若发生跳转说明预取与跳转的方向一致，接收总线返回的目标地址的数据，清空缓存单元中缓存的数据；若不跳转则不接收或丢掉总线返回的目标地址的数据，缓冲单元缓存顺序地址的数据。译码模块对指令进行译码若解码出条件分支指令，则计算条件分支指令的目标地址，监测执行模块在下一时钟周期是否能执行该条件分支指令，若可以则将条件分支指令的目标地址发送给取指模块。执行模块根据译码模块发送的操作数和控制信号执行条件分支指令并确认是否发生跳转，若发生跳转将跳转确认信号发送到取指模块；若下一时钟周期可以执行条件分支指令，发送下一周期可继续执行的信号到译码模块，若下一时钟周期不能执行条件分支指令(例如有其它多周期指令正在执行占用了执行模块的硬件资源)，发送下一周期不可继续执行的信号到译码模块。在没有条件分支指令的情况下，取指模块顺序取指，如果流水线停顿不能执行指令（例如执行模块忙），则将按顺序取指取回的指令数据存入缓存单元，待流水线可以继续执行时将缓存单元中缓存的指令取出送到流水线执行。

本实施例中，条件分支指令在流水线的执行过程为：译码模块解码出条件分支指令时计算条件分支指令跳转的目标地址，并监测执行模块在下一时钟周期是否可以执行指令，若可以则将目标地址发送到取指模块。取指模块将目标地址发送到总线同时记录顺序地址的下一个地址。执行模块在执行该条件分支指令时判断该条件分支指令是否发生跳转，若确认发生跳转（说明预取的指令是有效的），则将跳转确认信号发送给取指模块。取指模块接收总线返回的目标地址的数据，同时清空缓存单元的指令，将目标地址的下一个地址发送到总线。在不跳转（说明预取的指令是无效的）的情况，将缓存单元写使能设为0（禁止写入），缓存单元不接收预取回来的指令数据，取指模块将记录的顺序地址的下一个地址发送给存储模块；如果此时缓存单元中缓存有指令，则将缓存的指令发到流水线上执行，无需等待存储模块返回顺序地址的指令就可重启流水线，流水线不会停顿，避免了预取目标地址造成的气泡。

本实施例提供的条件分支指令处理系统，译码模块解码出条件分支指令的目标地址且在接收到执行模块反馈的下一周期可继续执行的确认信号时才会将该目标地址发送到取指模块，即在确认执行模块不忙的情况下才会向取指模块请求预取条件分支的目标地址。在执行模块判定条件分支指令发生跳转的情况下，取指模块才会接收从目标地址返回的数据，这种条件下预取的目标地址数据是有效的，不会造成功耗浪费；若条件分支指令不跳转，取指模块只是在错误分支上进行一次取指请求，并未接收目标地址返回的数据，错误分支上的指令数据不会进入流水线，降低功耗浪费。而且，本系统基于流水线结构，无需分支预测处理单元的硬件结构即可实现条件分支指令处理，逻辑简单，硬件上容易实现。

此外，本实施例的条件分支指令处理系统，无需同时取顺序地址和目标地址的数据，仅采用一个缓存单元缓存取回的顺序地址的数据，节省空间，降低功耗；若条件分支不跳转，则将缓存单元中缓存的指令发到流水线上执行，流水线不会停顿，掩盖预取指令带来的气泡，提升系统性能。

本发明实施方式还提供一种CPU，所述CPU包括上述的条件分支指令处理系统。

本发明实施方式还提供一种芯片，包括：处理器，用于从存储器中调用并运行计算机程序，使得安装有所述芯片的设备执行上述的条件分支指令处理方法，或者，所述芯片包括上述的条件分支指令处理系统。

本发明实施方式还提供一种存储介质，其上存储有计算机程序指令，所述计算机程序指令被执行时实现上述的条件分支指令处理方法。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、系统和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (17)

1.一种条件分支指令处理方法，其特征在于，所述方法包括：

译码级对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；

译码级在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；

取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。

2.根据权利要求1所述的条件分支指令处理方法，其特征在于，执行级在执行所述译码后的指令时，判断下一时钟周期是否可继续执行指令，在确认可继续执行的情况下，发送下一时钟周期可继续执行指令的确认信号到译码级。

3.根据权利要求1所述的条件分支指令处理方法，其特征在于，所述执行级在执行所述条件分支指令时判断条件分支指令是否发生跳转，在判断发生跳转时发送条件分支指令跳转确认信号到取指级。

4.根据权利要求1所述的条件分支指令处理方法，其特征在于，所述取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据，包括：

取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，接收从所述条件分支指令的目标地址返回的数据，清空预取的顺序地址的数据。

5.根据权利要求1所述的条件分支指令处理方法，其特征在于，所述方法还包括：

取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，拒绝接收从所述条件分支指令的目标地址返回的数据，发送禁止写入的使能信号。

6.根据权利要求5所述的条件分支指令处理方法，其特征在于，所述方法还包括：

取指级在未接收到来自执行级的条件分支指令跳转确认信号的情况下，预取顺序地址的数据。

7.根据权利要求6所述的条件分支指令处理方法，其特征在于，所述方法还包括：取指级缓存预取的顺序地址的数据。

8.一种条件分支指令处理系统，其特征在于，所述系统包括：

取指级，用于读取指令，将读取的指令发送到译码级；

译码级，用于对接收自取指级的指令进行译码，并将译码后的指令发送至执行级，其中译码后的指令包含条件分支指令以及条件分支指令的目标地址；

执行级，用于执行译码后的指令；

所述译码级还用于在接收到反馈自执行级的下一时钟周期可继续执行指令的确认信号的情况下，将条件分支指令的目标地址发送至取指级；

所述取指级还用于在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据。

9.根据权利要求8所述的条件分支指令处理系统，其特征在于，所述执行级还用于在执行所述译码后的指令时，判断下一时钟周期是否可继续执行指令，在确认可继续执行的情况下，发送所述下一时钟周期可继续执行指令的确认信号到译码级。

10.根据权利要求9所述的条件分支指令处理系统，其特征在于，所述执行级还用于在执行所述条件分支指令时判断条件分支指令是否发生跳转，在判断发生跳转时发送所述条件分支指令跳转确认信号到取指级。

11.根据权利要求10所述的条件分支指令处理系统，其特征在于，所述取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，预取所述条件分支指令的目标地址的数据，包括：

所述取指级在接收到来自执行级的条件分支指令跳转确认信号的情况下，接收从所述条件分支指令的目标地址返回的数据，清空预取的顺序地址的数据。

12.根据权利要求10所述的条件分支指令处理系统，其特征在于，所述取指级还用于在未接收到来自执行级的条件分支指令跳转确认信号的情况下，拒绝接收从所述条件分支指令的目标地址返回的数据，发送禁止写入的使能信号。

13.根据权利要求12所述的条件分支指令处理系统，其特征在于，所述取指级还用于在未接收到来自执行级的条件分支指令跳转确认信号的情况下，预取顺序地址的数据。

14.根据权利要求13所述的条件分支指令处理系统，其特征在于，所述取指级还用于缓存预取的顺序地址的数据。

15.一种CPU，其特征在于，所述CPU包括权利要求8-14中任一项权利要求所述的条件分支指令处理系统。

16.一种芯片，其特征在于，包括：处理器，用于从存储器中调用并运行计算机程序，使得安装有所述芯片的设备执行如权利要求1-7中任一项权利要求所述的条件分支指令处理方法，或者，所述芯片包括权利要求8-14中任一项权利要求所述的条件分支指令处理系统。

17.一种存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被执行时实现权利要求1-7中任一项权利要求所述的条件分支指令处理方法。

Images