CN113225043A - 无源晶体频率微调电路 - Google Patents
无源晶体频率微调电路 Download PDFInfo
- Publication number
- CN113225043A CN113225043A CN202110162529.3A CN202110162529A CN113225043A CN 113225043 A CN113225043 A CN 113225043A CN 202110162529 A CN202110162529 A CN 202110162529A CN 113225043 A CN113225043 A CN 113225043A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- output
- clock
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/52—One-way transmission networks, i.e. unilines
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明创造提供了无源晶体频率微调电路,包括直流电压调节模块、电容微调模块、无源晶体时钟产生模块以及链路阻抗优化电路,其中,所述直流电压调节模块,用于接收输入信号,对所述输入信号进行高频滤波后输出直流信号;所述电容微调模块,包括变容二极管,所述变容二极管接收所述直流电压调节模块输出的直流信号作为反向电压实现电容调节。本方案提出的无源晶体输出频率可微调电路,可以通过改变直流电压幅度或PWM信号频率占空比,调节变容二极管反向电压,改变无源晶体的负载电容值,进而改变频率,解决频率不能调节的问题。
Description
技术领域
本发明创造属于时钟电路技术领域,尤其是涉及一种无源晶体频率微调电路。
背景技术
随着大数据的快速兴起,现代电路系统大部分都为数字电路,电路中大量使用如FPGA、CPU、DSP等数字芯片,这些芯片工作都需要系统时钟输入。芯片再将系统时钟经过锁相环倍频为各种频率值,给芯片内各个模块电路使用。
现在系统时钟输入方案是使用高成本的有源晶振如图1所示,直接输出一个固定频率值得时钟。也有使用无源晶体与反相器搭建的微调振荡电路,输出频率微调时钟,如图2所示。
现有技术有如下几个缺点:
1.一般使用有源晶振的型号确定后,其输出的频率值,只能是固定值。如果晶振批次有差异,其输出频率会出现频偏,当这个频偏超过芯片内锁相环的输入指标范围,而有源晶振又不能频率微调,就会出现锁相环无法工作,则导致芯片无法工作。或者会出现锁相环倍频后的频率值是带偏移的,有源晶振的误差会成倍的放大,导致芯片工作异常。
2.一般使用无源晶体的型号确定后,搭配反向器和可调负载电容构成科耳皮兹振荡电路,可以输出频率微调时钟。但是常用的可调电容都是机械旋钮调节,无法保证负载电容值调节的精确性和一致性,导致批次生产直通率降低。同时还存在可调电容旋钮老化,电容调节失效,输出时钟频率不稳定。当电容值调节稳定后,存在人为误操作,改变电容值,导致输出频率改变。
3.现代半导体技术不断突破,信号完整性问题在低频中也会出现。例如,晶振或晶体虽然频率为几百KHz-几十MHz,但是因为半导体工艺,其上升时间变得越来越陡峭,信号带宽也越来越宽,时钟传输时所面临的第一个挑战就是传输通道其波形质量的影响,常见现象是上升沿和下降沿有振铃和过冲,这就会产生高频寄生振荡、辐射和噪声等。同时PCB制板和Layout走线的工差也会产生上述问题。
发明内容
有鉴于此,本发明创造旨在提出一种无源晶体频率微调电路,以实现时钟频率的精确微调。
为达到上述目的,本发明创造的技术方案是这样实现的:
无源晶体频率微调电路,包括直流电压调节模块、电容微调模块、无源晶体时钟产生模块以及链路阻抗优化电路,其中,所述直流电压调节模块,用于接收输入信号,对所述输入信号进行高频滤波后输出直流信号;所述电容微调模块,包括变容二极管,所述变容二极管接收所述直流电压调节模块输出的直流信号作为反向电压实现电容调节;所述无源晶体时钟产生模块,是由无源晶体构成的时钟电路,所述时钟电路根据所述电容微调模块的输出来调节时钟频率;所述链路阻抗优化电路,接收所述无源晶体时钟产生模块输出的时钟信号后,进行阻抗优化后输出。
进一步的,所述直流电压调节模块为多阶可变低通滤波器,包括多阶低通滤波器和带宽选择控制电路,所述多阶低通滤波器包括多个依次串联的RC滤波结构,所述带宽选择控制电路包括多个由晶体管构成的开关电路,每一个RC滤波结构均由一个开关电路控制导通,所述每个开关电路的控制端由处理器输出的一个控制信号进行控制;所述多阶低通滤波器的输入信号为直流信号或者PWM信号。
进一步的,所述电容微调模块包括变容二极管D1和电容C4,变容二极管D1的正极接地,负极连接电容C4和直流电压调节模块的输出信号;电容C4的另一端连接时钟电路。
进一步的,所述时钟电路包括无源晶体Y1和由晶体管Q1构成的跟随电路,无源晶体Y1的一端同时连接所述电容微调电路的输出以及电容C3,电容C3的另一端接地;无源晶体Y1的另一端同时连接电阻R1的一端、电容C1的一端、三极管Q1的基极,电阻R1的另一端连接三极管Q1的集电极,三极管Q1的集电极同时接信号VCC_BAR,电容C1的另一端同时接三极管Q1的发射极、电容C2的一端,电容C2的另一端接地,三极管Q1的发射极通过电阻R2接地,同时三极管Q1的发射极连接所述链路阻抗优化电路。
进一步的,所述链路阻抗优化电路包括继电器LS1、低通滤波器以及阻尼电阻电路,所述低通滤波器由铁氧体磁环L1和电容C5组成;所述继电器LS1用于选择时钟信号输出通道,继电器LS1的输入端连接所述时钟电路的输出,继电器LS1的输出端连接阻尼电阻电路;继电器的控制信号Relay_control由协处理器控制输出,控制继电器的通道选择,其中一种通道为输入端信号直接输出到阻尼电阻电路,另一种通道选择为输入端信号经过所述低通滤波器后再输出到所述阻尼电阻电路。
进一步的,所述阻尼电阻电路包括电阻R17和电阻R5,电阻R17的一端连接继电器LS1的输出端,电阻R17的另一端同时连接输出信号端Clock_OUT、电阻R5的一端,电阻R5的另一端接地。
相对于现有技术,本发明创造具有以下优势:
(1)本方案提出的无源晶体输出频率可微调电路,可以通过改变直流电压幅度或PWM信号频率占空比,调节变容二极管反向电压,改变无源晶体的负载电容值,进而改变频率,解决频率不能调节的问题。
(2)针对无源晶体可调电容的调节精确性和一致性差、器件老化和误操作问题,本方案通过控制变容二极管反向电压,搭配精密直流调节网络,可精确量化调节无源晶体的负载电容值。变容二极管技术成熟,器件稳定可靠耐用。调节电压由CPU控制,电容值微调固定后,不会被人为误操作改变。解决可调电容额一系列问题。
(3)低频时钟中也会出现信号完整性问题,本方案设计阻尼电阻电路和低通滤波电路,对时钟波形整形,使上升沿和下降沿变缓,信号链路阻抗优化,解决高频寄生振荡、辐射和噪声问题。
附图说明
构成本发明创造的一部分的附图用来提供对本发明创造的进一步理解,本发明创造的示意性实施例及其说明用于解释本发明创造,并不构成对本发明创造的不当限定。在附图中:
图1为传统的有源晶振的时钟电路图;
图2为传统的无源晶振的时钟电路图;
图3为本发明创造实施例的无源晶体频率微调电路的原理框图;
图4为本发明创造实施例的无源晶体频率微调电路的电路图;
图5为本发明创造实施例的变容二极管的电容与反向电压的曲线图;
图6中a、b分别为本发明创造实施例的链路阻抗优化电路的两个链路通道选择示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本发明创造中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明创造。
下面详细介绍无源晶体频率微调电路工作原理。
如图3所示,本实施例的无源晶体频率微调电路包括A、B、C、D四个部分,分别为直流电压调节模块、电容微调模块、无源晶体时钟产生模块以及链路阻抗优化电路,
其中,所述直流电压调节模块,用于接收输入信号,对所述输入信号进行高频滤波后输出直流信号;
所述电容微调模块,包括变容二极管,所述变容二极管接收所述直流电压调节模块输出的直流信号作为反向电压实现电容调节;
所述无源晶体时钟产生模块,是由无源晶体构成的时钟电路,所述时钟电路根据所述电容微调模块的输出来调节时钟频率;
所述链路阻抗优化电路,接收所述无源晶体时钟产生模块输出的时钟信号后,进行阻抗优化后输出。
具体的电路结构如下:
A部分为直流电压精密调节电路,
如图4所示,输入信号端PWM_DC_Signal可以是直流信号,也可以是PWM信号;输入信号端连接电阻R12,电阻R12的另一端连接电容C9和电阻R6,电阻R6的另一端连接电容C7和电阻R9,电阻R9的另一端连接电容C8和电阻R3,所述电阻R3的另一端连接所述电容微调电路;
输入信号端同时通过电阻R15连接信号VCC_BAR,电容C9、电容C7、电容C8的另一端分别连接三极管Q2、三极管Q3、三极管Q4的集电极,同时电容C9、电容C7、电容C8的另一端均还通过电阻R16连接信号VCC_BAR,电阻R16的另一端通过电容C10接地;三极管Q2、三极管Q3、三极管Q4的基极分别通过一个电阻连接各自的发射极,发射极均接地;三极管Q2、三极管Q3、三极管Q4的基极还分别连接协处理器的3个控制信号BW_Select_1-3。
上述电路结构中,R12和C9、R6和C7、R9和C8组成多阶可变的低通滤波器,可以根据实际电路环境、PWM频率和占空比可灵活调节滤波器的带宽,滤掉高频噪声;带宽调节方式为:R16、R14、R8、R11、R13、R7、R10、Q2、Q3、Q4、C10构成带宽选择控制电路,BW_Select_1-3信号由协处理器控制,电平置高,所控的晶体管导通,选通与之连接的低通滤波器;电平置低,不选通。其中,R15和R3是电平匹配电阻。
PWM_DC_Signal可以是直流信号,也可以是PWM信号,经过上述多阶可变的低通滤波器,滤掉高频成分后变为一个精密的直流信号。改变直流信号输入幅度,经过滤波器后,输出幅度随之改变。改变PWM信号的频率和占空比,经过滤波器后,输出幅度也随之改变。Layout时注意C9、C7和C8电容下方的铜皮挖空,减少寄生电容。
B部分是电容微调电路,
所述电容微调电路包括变容二极管D1和电容C4,变容二极管D1的正极接地,负极连接电容C4和电阻R3;
由A部分的直流电压输入,反向加在变容二极管D1的两端,通过A部分微调直流电压幅度进而微调D1的电容值。Layout时注意D1和C4下方的铜皮挖空,减少寄生电容。
设计采用的变容二极管D1是利用pN结反偏时结电容大小随外加电压而变化的特性制成的。反偏电压增大时结电容减小、反之结电容增大,变容二极管的电容量一般较小,其最大值为几十皮法到几百皮法。它主要在高频电路中用作自动频率控制(AFC)、电子调谐、调频、调相、倍频器等。变容二极管主要是通过结构设计及工艺等一系列途径来突出电容与电压的线性关系。
变容二极管与外加反向电压的关系可表示如下:
CT为变容二极管的结电容;CT0为变容二极管加零偏压时的结电容;VD为变容二极管PN结内建电位差(硅管VD=0.7V,锗管VD=0.3V);γ为变容二极管的电容变化指数,与频偏的大小有关;v为变容二极管两端所加的反向电压。在小频偏情况下,选γ=1的变容二极管可近似实现线性调节电容;在大频偏情况下,必须选γ=2的变容二极管,才能实现较好的线性调节电容。
C部分是时钟电路,
时钟电路包括无源晶体Y1和晶体管Q1构成的跟随电路,无源晶体Y1的一端同时连接电容C4的另一端以及电容C3,电容C3的另一端接地;无源晶体Y1的另一端同时连接电阻R1的一端、电容C1的一端、三极管Q1的基极,电阻R1的另一端连接三极管Q1的集电极,三极管Q1的集电极同时接信号VCC_BAR,电容C1的另一端同时接三极管Q1的发射极、电容C2的一端,电容C2的另一端接地,三极管Q1的发射极通过电阻R2接地。
为了确保该微调电路正常工作,选用的正反馈电容C1和C2的值要大于无源晶体Y1的起振负载电容值。电容C3与B部分的变容二极管D1并联,用于微调无源晶体Y1的偏差,以中心容值可有数十pf调节范围。
PNP型三极管Q1设计为发射极跟随器,其输入阻抗高,输出阻抗低,因而从信号源索取的电流小,带负载能力强,同时产生的时钟具有很快的上升沿和下降沿。Layout时注意C3下方的铜皮挖空,减少寄生电容。
D部分是时钟信号链路阻抗优化电路,
包括继电器LS1、低通滤波器以及阻尼电阻电路;所述继电器LS1用于选择时钟信号输出通道,继电器LS1的输入端连接所述时钟电路的输出,继电器LS1的输出端连接阻尼电阻电路;继电器的控制信号Relay_control由协处理器控制输出,控制继电器的通道选择,其中一种通道为输入端信号直接输出到阻尼电阻电路,另一种通道选择为输入端信号经过所述低通滤波器后再输出到所述阻尼电阻电路。
所述阻尼电阻电路包括电阻R17和电阻R5,电阻R17的一端连接继电器LS1的输出端,电阻R17的另一端同时连接输出信号端Clock_OUT、电阻R5的一端,电阻R5的另一端接地。
铁氧体磁环L1和电容C5组成的低通滤波器,使时钟快沿变钝,波形变圆滑,减小高频振荡(振铃和过冲)。
但是,当时钟频率高时,经过低通滤波后,上升沿仍会有振铃,通过阻尼电阻电路用来消耗掉一部分振荡的能量,防止回路构成等幅震荡。Layout时注意C5下方的铜皮挖空,减少寄生电容。
继电器LS1用于选择时钟信号输出通道,当C部分产生的时钟满足芯片使用指标要求,继电器的引脚4切到3,引脚9切到10,选择直接输出,进入阻尼电阻电路后输出给芯片。如果芯片不支持快沿时钟输入,继电器的引脚4切到5,引脚9切到8,经过低通滤波器,对时钟波形整形,再进入阻尼电阻电路后输出给芯片。图6中a、b分别为本发明创造实施例的链路阻抗优化电路的两个链路通道选择示意图,其中,a表示输入信号先经过低通滤波器后再输出进入阻尼电阻电路的链路;b表示输入信号直接输出进入阻尼电阻电路的链路。其中,继电器的控制信号Relay_control由协处理器控制输出,控制继电器的通道选择。
1.针对高成本有源晶振无法频率调节的问题,本发明的无源晶体输出频率可微调电路,当发生上述情况,通过调节输出频率值,解决问题。无源晶体成本低,同时降低电路成本。
2.针对负载电容值调节的精确性和一致性差、器件老化和误操作问题,本发明通过电压控制变容二极管,搭配精密直流调节网络,可精确量化调节无源晶体的负载电容值。变容二极管技术成熟,器件稳定可靠耐用。调节电压由CPU控制,电容值微调固定后,不会被人为误操作改变。
3.针对信号完整性问题,本发明的阻尼电阻电路和低通滤波电路,当发生上述情况,有方法使上升沿和下降沿变缓和阻抗优化,解决问题。
以上所述仅为本发明创造的较佳实施例而已,并不用以限制本发明创造,凡在本发明创造的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明创造的保护范围之内。
Claims (6)
1.无源晶体频率微调电路,其特征在于,包括直流电压调节模块、电容微调模块、无源晶体时钟产生模块以及链路阻抗优化电路,
其中,所述直流电压调节模块,用于接收输入信号,对所述输入信号进行高频滤波后输出直流信号;
所述电容微调模块,包括变容二极管,所述变容二极管接收所述直流电压调节模块输出的直流信号作为反向电压实现电容调节;
所述无源晶体时钟产生模块,是由无源晶体构成的时钟电路,所述时钟电路根据所述电容微调模块的输出来调节时钟频率;
所述链路阻抗优化电路,接收所述无源晶体时钟产生模块输出的时钟信号后,进行阻抗优化后输出。
2.根据权利要求1所述的无源晶体频率微调电路,其特征在于:所述直流电压调节模块为多阶可变低通滤波器,包括多阶低通滤波器和带宽选择控制电路,所述多阶低通滤波器包括多个依次串联的RC滤波结构,所述带宽选择控制电路包括多个由晶体管构成的开关电路,每一个RC滤波结构均由一个开关电路控制导通,所述每个开关电路的控制端由处理器输出的一个控制信号进行控制;所述多阶低通滤波器的输入信号为直流信号或者PWM信号。
3.根据权利要求1所述的无源晶体频率微调电路,其特征在于:所述电容微调模块包括变容二极管D1和电容C4,变容二极管D1的正极接地,负极连接电容C4和直流电压调节模块的输出信号;电容C4的另一端连接时钟电路。
4.根据权利要求1所述的无源晶体频率微调电路,其特征在于:所述时钟电路包括无源晶体Y1和由晶体管Q1构成的跟随电路,无源晶体Y1的一端同时连接所述电容微调电路的输出以及电容C3,电容C3的另一端接地;无源晶体Y1的另一端同时连接电阻R1的一端、电容C1的一端、三极管Q1的基极,电阻R1的另一端连接三极管Q1的集电极,三极管Q1的集电极同时接信号VCC_BAR,电容C1的另一端同时接三极管Q1的发射极、电容C2的一端,电容C2的另一端接地,三极管Q1的发射极通过电阻R2接地,同时三极管Q1的发射极连接所述链路阻抗优化电路。
5.根据权利要求1所述的无源晶体频率微调电路,其特征在于:所述链路阻抗优化电路包括继电器LS1、低通滤波器以及阻尼电阻电路,所述低通滤波器由铁氧体磁环L1和电容C5组成;所述继电器LS1用于选择时钟信号输出通道,继电器LS1的输入端连接所述时钟电路的输出,继电器LS1的输出端连接阻尼电阻电路;继电器的控制信号Relay_control由协处理器控制输出,控制继电器的通道选择,其中一种通道为输入端信号直接输出到阻尼电阻电路,另一种通道选择为输入端信号经过所述低通滤波器后再输出到所述阻尼电阻电路。
6.根据权利要求5所述的无源晶体频率微调电路,其特征在于:所述阻尼电阻电路包括电阻R17和电阻R5,电阻R17的一端连接继电器LS1的输出端,电阻R17的另一端同时连接输出信号端Clock_OUT、电阻R5的一端,电阻R5的另一端接地。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110162529.3A CN113225043A (zh) | 2021-02-05 | 2021-02-05 | 无源晶体频率微调电路 |
CN202210059258.3A CN114499436B (zh) | 2021-02-05 | 2022-01-19 | 无源晶体频率微调电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110162529.3A CN113225043A (zh) | 2021-02-05 | 2021-02-05 | 无源晶体频率微调电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113225043A true CN113225043A (zh) | 2021-08-06 |
Family
ID=77084737
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110162529.3A Pending CN113225043A (zh) | 2021-02-05 | 2021-02-05 | 无源晶体频率微调电路 |
CN202210059258.3A Active CN114499436B (zh) | 2021-02-05 | 2022-01-19 | 无源晶体频率微调电路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210059258.3A Active CN114499436B (zh) | 2021-02-05 | 2022-01-19 | 无源晶体频率微调电路 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN113225043A (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066989A (en) * | 1998-12-21 | 2000-05-23 | Cts Corporation | Frequency synthesizer module for dual band radio |
CN101431636B (zh) * | 2008-12-04 | 2014-04-02 | 康佳集团股份有限公司 | 带时钟输出的电视机调谐器 |
CN101860243B (zh) * | 2010-05-14 | 2012-12-19 | 西安英洛华微电子有限公司 | 开关电源的线损补偿电路 |
CN103869875B (zh) * | 2012-12-11 | 2019-11-15 | 北京普源精电科技有限公司 | 一种具有时钟参考源电路的信号发生器 |
CN209608625U (zh) * | 2019-04-26 | 2019-11-08 | 南京信息职业技术学院 | 一种具有频率补偿自动调节功能的晶体滤波器电路 |
CN111131964A (zh) * | 2019-11-18 | 2020-05-08 | 中山市天键通讯技术有限公司 | 通过开关调整的rc调音分频电路 |
CN110719086A (zh) * | 2019-11-19 | 2020-01-21 | 无锡中微爱芯电子有限公司 | 一种用于温补石英晶体振荡器的微控制器及其使用方法 |
-
2021
- 2021-02-05 CN CN202110162529.3A patent/CN113225043A/zh active Pending
-
2022
- 2022-01-19 CN CN202210059258.3A patent/CN114499436B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN114499436A (zh) | 2022-05-13 |
CN114499436B (zh) | 2022-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6680655B2 (en) | Automatic gain control for a voltage controlled oscillator | |
US6064277A (en) | Automatic biasing scheme for reducing oscillator phase noise | |
KR0184994B1 (ko) | 능동 대역 통과 필터 | |
US7936224B2 (en) | Voltage controlled oscillator | |
CN101227169A (zh) | 压控振荡器电路及其操作方法 | |
US10205422B2 (en) | System and method for a voltage controlled oscillator | |
JPH0752838B2 (ja) | 集積回路 | |
US7538630B2 (en) | Voltage controlled oscillator | |
JPH0356019B2 (zh) | ||
CN114499436B (zh) | 无源晶体频率微调电路 | |
US7501907B1 (en) | Self-biased active VCO level shifter | |
US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
CN112953396B (zh) | 一种变容压控振荡器及集成电路 | |
CN212660148U (zh) | 一种压控振荡器及频率发生器 | |
US6816024B2 (en) | Oscillator circuit with switchable compensated amplifiers | |
CN115051650A (zh) | S波段倍频带低相噪的压控振荡器及信号发生装置 | |
US20180115279A1 (en) | Voltage controlled oscillators with harmonic rejection | |
JPH0645826A (ja) | 電圧制御発振器 | |
US10637487B1 (en) | Tunable voltage controlled oscillators | |
CN218998045U (zh) | 扩频电路、锁相环及通信设备 | |
CN218998044U (zh) | 一种双反馈压控振荡电路及通信系统 | |
US3855550A (en) | Transistor oscillator with diode in feedback circuit providing amplitude stabilization | |
US11689207B1 (en) | Wide frequency range voltage controlled oscillators | |
CN114301393A (zh) | 低相噪压控振荡电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210806 |
|
WD01 | Invention patent application deemed withdrawn after publication |