CN113223992A - 用于光学器件的测试设备 - Google Patents

用于光学器件的测试设备 Download PDF

Info

Publication number
CN113223992A
CN113223992A CN202110155951.6A CN202110155951A CN113223992A CN 113223992 A CN113223992 A CN 113223992A CN 202110155951 A CN202110155951 A CN 202110155951A CN 113223992 A CN113223992 A CN 113223992A
Authority
CN
China
Prior art keywords
wafer
transparent plate
plate
optics
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110155951.6A
Other languages
English (en)
Other versions
CN113223992B (zh
Inventor
A.袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Operations LLC
Original Assignee
Lumentum Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumentum Operations LLC filed Critical Lumentum Operations LLC
Publication of CN113223992A publication Critical patent/CN113223992A/zh
Application granted granted Critical
Publication of CN113223992B publication Critical patent/CN113223992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种设备可以包括上透明板，以保持多个底部发射或底部检测光学器件的晶片，其中上透明板包括在上透明板的一区域中的用于保持晶片的一组孔。该设备可以包括下透明板和一结构，其支撑上透明板和下透明板，以形成由上透明板、下透明板和该结构界定的空腔，其中该结构包括与空腔流体连通的开口，其中通过该开口、经由空腔和该一组孔施加抽吸，将晶片平坦地保持在上透明板上，并且其中在晶片的多个底部发射或底部检测光学器件中的一底部发射或底部检测光学器件与测试器件之间的光路穿过上透明板、空腔和下透明板。

Description

用于光学器件的测试设备
技术领域
本公开一般涉及用于光学器件的测试设备，更具体地，涉及用于底部发射光学器件、底部检测光学器件和/或诸如此类的测试设备。
背景技术
用于器件晶片的测试设备可以包括用于保持晶片的上卡盘和位于上卡盘下方的下卡盘，使得在上卡盘和下卡盘之间形成间隙或空腔。上卡盘可以包括一组孔，使得当对空腔施加真空或抽吸时，晶片被保持在上卡盘上的适当位置和/或压平在上卡盘上。为了承受施加到空腔上的真空力并实现有效的热传递，上卡盘和下卡盘可以由金属材料制成，例如铝、钢和/或诸如此类。当晶片被固定在上卡盘上时，晶片上的器件可以被检测或测试。
晶片载体或载板可用于将晶片运送到测试设备。例如，晶片可以放置在晶片载体上，并且晶片载体和晶片可以从晶片载体上的晶片盒运送到测试设备。当放置在测试设备上时，晶片载体可以位于晶片和上卡盘之间。当对空腔施加真空时，晶片载体和晶片可以被保持在上卡盘上的适当位置和/或压平到上卡盘上，并且晶片上的光学器件可以被检测或测试。
光学器件可以包括光学发射器(例如，半导体激光二极管、半导体发光二极管和/或诸如此类)和光学检测器(例如，光电检测器，例如光电二极管、光电池、有源像素传感器和/或诸如此类)。另外，光学器件可以是顶部发射、顶部检测、底部发射或底部检测的。例如，垂直腔表明发射激光器(VCSEL)是一种半导体激光二极管，其激光束发射垂直于半导体衬底的顶表面。VCSEL可以是顶部发射或底部发射的。顶发射VCSEL是一种激光器，其中激光束从顶表面发射，而不穿过半导体衬底。底部发射VCSEL是一种激光器，其中激光束通过半导体衬底发射。顶部发射和底部发射VCSEL可以允许在晶片制造的中间步骤进行测试。晶片上的顶部检测和底部检测光学器件类似于顶部发射和底部发射光学器件，但是它们接收光并产生响应(例如，电信号)而不是响应于电信号发射光。
发明内容
根据一些实施方式，一种设备可以包括:上透明板，用于保持多个底部发射或底部检测光学器件的晶片，其中所述上透明板包括在上透明板的一区域中的用于保持晶片的一组孔；下透明板；以及一结构，其支撑上透明板和下透明板，以形成由上透明板、下透明板和该结构界定的空腔，其中该结构包括与空腔流体连通的开口，其中通过该开口、经由空腔和该一组孔施加抽吸，将晶片平坦地保持在上透明板上，并且其中在晶片的多个底部发射或底部检测光学器件中的一底部发射或底部检测光学器件与测试器件之间的光路穿过上透明板、空腔和下透明板，并且其中上透明板和下透明板对于用于多个底部发射或底部检测光学器件的光学测试的波长来说是透明的。
根据一些实施方式，一种设备可以包括透明晶片载体，以保持多个底部发射或底部检测光学器件的晶片，其中透明晶片载体包括在透明晶片载体的一区域中的用于保持晶片的一组孔；下透明板；以及一结构，其支撑透明晶片载体和下透明板，以形成由透明晶片载体、下透明板和该结构界定的空腔，其中该结构包括与空腔流体连通的开口，其中通过该开口、经由空腔和该一组孔施加抽吸，将晶片平坦地保持在透明晶片载体上，并且其中在晶片的多个底部发射或底部检测光学器件中的一底部发射或底部检测光学器件与测试器件之间的光路穿过透明晶片载体、空腔和下透明板。
根据一些实施方式，一种方法可以包括：
将上板定位在一结构上，以形成由上板、下板和所述结构界定的空腔，其中上板包括与空腔流体连通的一组孔；将光学晶片定位在该一组孔上方的所述上板上；在定位所述上板和定位所述光学晶片之后，通过该结构的开口施加真空，以经由空腔和该一组孔产生抽吸，从而将所述光学晶片平坦地保持在所述上板上；和在施加真空之后，通过测试器件执行以下中的至少一种：检测从所述光学晶片穿过所述上板和所述下板行进的光，或穿过所述下板和所述上板朝向所述光学晶片发射光；其中所述上板和所述下板对于行进到所述光学晶片或从所述光学晶片发出的光来说是透明的。
附图说明
图1是测试设备、包括一个或多个被测底部发射或底部检测光学器件的晶片以及测试器件的示例实现的横截面图。
图2是测试设备、晶片和操作器的示例实现的分解透视图，以及操作器运送测试设备的一部分的透视图。
图3是图2的测试设备、晶片和操作器的示例性实施方式的两个横截面的透视图。
图4是使用测试设备对底部发射和/或底部检测光学器件进行光学测试的示例过程流程图。
具体实施方式
示例实现的以下详细描述参考了附图。不同附图中相同的附图标记可以标识相同或相似的元件。
用于顶部发射或顶部检测光学器件的晶片的测试设备通过在上金属卡盘和下金属卡盘之间产生真空来固定晶片，以通过上金属卡盘中的孔向晶片提供抽吸，并在卡盘和晶片之间提供热传递。抽吸也可以使晶片变平以消除弯曲。例如，与较厚的晶片(例如被变薄但不如变薄晶片那样薄)的弓形形状相比，变薄晶片可能具有因使晶片变薄和/或类似操作而造成的更薄的弓形形状。因为光学器件是顶部发射或顶部检测的，所以上金属卡盘和下金属卡盘不太可能干扰晶片中光学器件的光学测试(例如，照亮或光学测量)。然而，上金属卡盘和下金属卡盘可通过阻挡光进入或离开被测光学器件而阻止多个底部发射或底部检测光学器件的光学测试。
一些用于多个底部发射或底部检测光学器件的测试设备通过晶片的外边缘保持晶片，使得晶片的底表面不会被测试设备阻挡。探头卡(probe card)可以用在晶片的顶表面上，以测试晶片上的多个底部发射或底部检测光学器件。然而，薄晶片(例如，具有约50至200微米的厚度)和/或大直径晶片(例如，具有约4英寸至6英寸的直径)在被晶片的外边缘支撑并从顶表面被探测时可能会破裂或弯曲。此外，这种测试设备不能使薄晶片变平以消除弯曲。另外，随着技术的发展，随着晶片变得更薄(例如，厚度为约50至100微米)或晶片变得更大(例如，具有更大的直径，即使晶片厚度不变，也会增加弓形)，这种测试设备将不再适用。
本文描述的一些实施方式提供了一种用于多个底部发射或底部检测光学器件的光学测试的设备。该设备可以包括上透明板(例如，透明晶片载体)、下透明板和支撑上透明板和下透明板结构，以形成由上透明板、下透明板和该结构界定的空腔。上透明板可以保持多个底部发射或底部检测光学器件的晶片，并且可以在用于保持晶片的区域中包括一组孔。该结构可以包括与空腔流体连通的开口。在一些实施方式中，通过开口、经由空腔和一组孔施加抽吸(例如，通过真空、泵和/或诸如此类)，将晶片平坦地保持在上透明板上。在一些实施方式中，晶片的多个底部发射或底部检测光学器件中的一底部发射或底部检测光学器件与测试器件之间的光路穿过上透明板、空腔和下透明板。在一些实施方式中，上透明板和下透明板在用于多个底部发射或底部检测光学器件的光学测试的波长下是透明的。以这种方式，该设备可以允许对晶片(例如，薄晶片、大直径晶片和/或诸如此类)上的多个底部发射或底部检测光学器件进行光学测试，而不会破坏和/或弯曲晶片。附加地或替代地，该设备可以压平晶片以消除弯曲。
图1是测试设备的示例实施方式100、包括一个或多个被测底部发射或底部检测光学器件的晶片102和测试器件的横截面图。在一些实施方式中，晶片102可以是一个或多个光学器件的晶片(例如，光学晶片)，并且光学器件可以是底部发射和/或底部检测光学器件(例如，底部发射VCSEL阵列和/或诸如此类)。附加地或替代地，晶片102可以是变薄的晶片。例如，可以在衬底上形成多个层，以产生一个或多个光学器件，并且可以去除衬底的一部分(例如通过研磨或抛光)，以形成变薄的晶片。
如图1所示，测试设备可以包括上透明板104、下透明板106和结构108。在一些实施方式中，上透明板104和下透明板106可以对用于测试晶片102的光波长透明。例如，如果晶片102要在可见光波长下测试，则上透明板104和下透明板106可以对可见光波长透明。作为另一个例子，如果晶片102要在红外波长下测试，上透明板104和下透明板106可以对红外波长透明。因此，光路可以穿过上透明板104、空腔110和下透明板106。
在一些实施方式中，上透明板104具有的形状(例如，圆盘形、正方形板和/或诸如此类)和/或尺寸(例如，直径、长度、宽度和/或厚度)可以基于晶片102和/或结构108的形状和/或尺寸。例如，对于圆形晶片102，上透明板104可以具有圆形形状。附加地或替代地，上透明板104的尺寸可以大于晶片102的尺寸(例如，上透明板104的直径、长度和/或宽度可以大于晶片102的直径、长度和/或宽度)。上透明板104也可以具有这样的形状和/或尺寸，使得当上透明板104位于结构108上时，结构108可以支撑上透明板104。
在一些实施方式中，上透明板104可以具有一形状，其包括基于晶片102的形状和/或尺寸的第一部分和基于结构108的第二部分。例如，第一部分(例如，晶片保持部分)可以具有被配置为保持晶片102的形状和尺寸，并且第二部分可以具有与结构108接合的形状和/或尺寸，使得当上透明板104位于结构108上时，结构108可以支撑上透明板104。在一些实施方式中，第一部分和第二部分可以是一体的。例如，第一部分可以具有被配置为保持圆形晶片102的圆形形状，并且第二部分可以从第一部分的圆形形状延伸，以形成一个或多个结构(例如，方形拐角、支撑杆和/或诸如此类)来与结构108对接。
在一些实施方式中，上透明板106可以具有与晶片载体或形状一致的形状，使得上透明板106可以由晶片操作器(handler)从结构108移除。
在一些实施方式中，下透明板106可以具有基于结构108的形状和/或尺寸的形状(例如，圆盘形、正方形板和/或诸如此类)和/或尺寸(例如，直径、长度、宽度和/或厚度)。例如，下透明板106可以具有圆形、正方形和/或类似形状，并且所具有的直径、长度、宽度和/或厚度被配置为由结构108(如图1所示)从上方支撑(例如，当应用如下所述的真空泵时)。
在一些实施方式中，上透明板104和/或下透明板106可以包括如上所述的对用于晶片102的光学测试的波长透明的材料。在一些实施方式中，上透明板104和/或下透明板106还可以包括具有刚度(例如，基于杨氏模量)的材料，以在如下所述应用真空泵时承受施加到上透明板104和/或下透明板106(例如，通过结构108施加)的力。附加地或替代地，该材料也可以具有硬度(例如，基于莫氏标度)以承受划痕，这可能影响晶片102上光学器件的光学测试。在一些实施方式中，上透明板104和/或下透明板106可以包括石英，例如熔融石英、蓝宝石和/或诸如此类。
在一些实施方式中，上透明板104和/或下透明板106可以具有相同的形状和/或尺寸或者不同的形状和/或尺寸。例如，上透明板104和下透明板106可以是具有相同直径或不同直径的圆盘。作为另一个例子，上透明板104可以是圆盘，下透明板106可以是矩形板或正方形板。
如图1所示，结构108可以支撑上透明板104和下透明板106，以形成由上透明板104、下透明板106和结构108界定的空腔110。上透明板104可以在上透明板104的一区域中包括一组孔112，用于保持晶片102。在一些实施方式中，该一组孔112可以与空腔110流体连通。
如图1所示，结构108可以包括与空腔110流体连通的开口114。向开口114应用真空泵可以通过空腔110和一组孔112产生抽吸，以将晶片102保持在上透明板104上。在一些实施方式中，当不应用真空泵时，晶片102可以具有弓形的第一形状。例如，如果晶片102是变薄的晶片，则晶片102可以具有弓形形状。经由空腔110和一组孔112施加的抽吸可以将变薄的晶片平坦地保持在上透明板104上(例如，在上透明板104的顶表面上)，使得当应用有利于测试的真空泵时，变薄的晶片具有平坦形状的第二形状。作为另一个例子，如果晶片102不是变薄的晶片，它可能仍然具有弓形形状，可能是比变薄的晶片更小的弓形，并且经由空腔110和一组孔112施加的抽吸也可以以有利于测试的方式将晶片平坦地保持在上透明板104上。
如上所述，将晶片102平坦地保持在上透明板104上对于测试来说可以是有利的。在一些实施方式中，保持晶片102平坦可以有助于对晶片102上的光学器件进行光学测试和/或电学测试。例如，当晶片102被平坦地保持在上透明板104上时，探头对准可以更精确，涉及更少的垂直移动，和/或不太可能引起晶片102的意外接触。
附加地或替代地，当晶片102被平坦地保持在上透明板104上时，对晶片102上的光学器件的光学测试可以更加一致，因为光学器件可以被更加均匀地保持抵靠在上透明板104的上表面。例如，当晶片102具有弓形形状时，晶片102上的光学器件之间不一致的宽气隙、光学器件在晶片102上一些位置处的不一致的角度(例如，在晶片102的边缘上相对于在晶片102的中心)和/或类似情况可能影响光学器件的光学测试。
如图1所示，测试设备可以包括定位在上透明板104和结构108之间的密封元件116(例如，垫圈、环氧树脂接头和/或诸如此类)。在一些实施方式中，当真空泵应用于开口114时，密封元件116可以有助于在上透明板104和结构108之间形成密封。如图1进一步所示，结构108可以包括用于接收密封元件116的凹槽118。在一些实施方式中，凹槽118可以保持密封元件116在结构108中的定位(例如，如果上透明板104如本文参照图2等所述被从结构108提离)。
在一些实施方式中，结构108可以包括一种或多种材料(例如，铝和/或诸如此类)，当真空泵被应用于开口114时，该材料能够支撑上透明板104和下透明板106。例如，结构108可以由一种或多种材料形成，使得当真空泵被施加到开口114时，结构108能够承受由上透明板104和下透明板106施加到该结构上的力。
在一些实施方式中，结构108可以具有与上透明板104和/或下透明板106互逆(reciprocal)的形状。例如，结构108可以包括垂直唇缘128，该垂直唇缘128被配置成在上透明板104位于结构108上时(例如，如图1所示)，防止上透明板104横向移动。附加地或替代地，结构108可以包括朝向结构108的中心水平延伸的上翼片130，其中上翼片130被构造成接收上透明板104，使得上透明板104由结构108从下方且朝向上透明板104的底表面的外边缘支撑(例如，如图1所示)。
在一些实施方式中，上翼片130可以被配置成从上方(例如，当应用真空泵时)并朝向下透明板106的顶表面的外边缘支撑下透明板106。例如，如图1所示，上翼片130可以位于上透明板104下方和下透明板106上方。附加地或替代地，开口114可以形成在上翼片130中，如图1所示。在一些实施方式中，结构108可以包括朝向结构108的中心水平延伸的下翼片132，其中下翼片132被配置成从下方(例如，当不施加真空泵时)并且朝向下透明板106的底表面的外边缘支撑下透明板106。
如图1所示，一个或多个探头120可用于测试晶片102上的光学器件，以施加一个或多个电信号，并使被测光学器件发射光122，测试器件124可接收光122。或者，探头120可用于测试晶片102上的光学器件，并响应于被测光学器件从测试器件124接收光而接收一个或多个电信号。根据需要，可以提供任意数量的探头120，用于与被测晶片上的光学器件进行顶侧接触。如本文所述，上透明板104和下透明板106可以对用于测试晶片102的光波长透明，使得光路可以穿过上透明板104、空腔110和下透明板106。如图1所示，光122可以在该光路上从晶片102上的被测光学器件传播到测试器件124。
如图1所示，测试器件124可以位于下透明板106下方。在一些实施方式中，测试设备124可以接收(例如，检测)在穿过上透明板104和下透明板106的光路上传播的光122。附加地或替代地，晶片102可以包括一个或多个底部检测光学器件，并且测试器件124可以在穿过下透明板106和上透明板104的光路上提供(例如，发射)光。在一些实施方式中，测试设备124可以包括一个或多个光电检测器、一个或多个光源(例如，卤素灯、白炽灯、紧凑型荧光(CFL)灯、激光器、发光二极管(LED)、荧光灯、氖灯、任何前述光源的阵列和/或诸如此类)、一个或多个发射器、一个或多个分束器、一个或多个光学元件和/或诸如此类。例如，测试设备124可以是大面积检测器(例如，用于捕获从被测光学设备发射的所有光，即使有失真)。
在一些实施方式中，当上透明板104保持晶片102时，该一组112中的一个或多个孔可以与晶片102上的一个或多个测试区域对准，而不是以某种方式与晶片102上的被测光学器件对准或重叠。例如，晶片102可以包括在形成晶片102时与测试相关联的一个或多个测试区域(例如，非光学区域)，并且该一组孔112中的一个或多个孔可以与一个或多个测试区域对准，而不是与晶片102上的一个或多个受光学测试的光学器件对准。该一组孔112中的一个或多个孔可以定位在上透明板104中，使得当测试时，晶片102上的光学器件可以穿过上透明板104发射光122，而不是穿过该一组孔112中的一个或多个孔。这样，该一组孔112中的一个或多个孔可以定位在上透明板104中，以确保来自晶片102上的光学器件的光122在到达测试器件124之前已经沿着包括上透明板104的光路通过，或者避开上透明板104的孔，这可以有助于晶片102上的光学器件的均匀测试条件。
在一些实施方式中，当上透明板104保持晶片102时，该一组孔112中的一个或多个孔可以与晶片102上的一个或多个光学器件对准。例如，该一组孔112中的一个或多个孔可以位于上透明板104中，使得当测试时，晶片102上的光学器件可以通过该一组孔112中的一个或多个孔而不是上透明板104发射光122。这样，该一组孔112中的一个或多个孔可以定位在上透明板104中，以确保来自晶片102上的光学器件的光122在到达测试器件124之前已经沿着包括该一组孔112中的孔的光路行进，这可以有助于针对晶片102上的光学器件实现的均匀测试条件。
在一些实施方式中，该一组孔112中的一个或多个孔可能不都与晶片102上的一个或多个测试区域或晶片102上的一个或多个光学器件对准。例如，该一组孔112中的第一组可以与晶片102上的一个或多个测试区域或晶片102上的一个或多个光学器件对准，而该一组孔112中的第二组可以不与晶片102上的一个或多个测试区域或晶片102上的一个或多个光学器件对准。换句话说，用于晶片102上的每个光学器件的光路可以包括或可以不包括上透明板104，从而为晶片102上的光学器件产生不均匀的测试条件。在这样的实施方式中，测试设备124可以被配置为确定光学设备在非均匀条件下被测试，并且基于非均匀条件对光学设备的测试结果应用偏移(offset)。将该一组孔112与晶片102上的被测光学器件对准，以避开部分穿过上透明板104的孔的光路，也有助于光学测试条件的更大均匀性。
在一些实施方式中，该一组孔112中的一个或多个孔可以以一种图案定位在上透明板104中。例如，该一组孔112可以形成两个或多个同心圆图案(例如，从上透明板104的中心朝向上透明板104的外边缘)。
在一些实施方式中，如图1所示，如果阴极(或n触点)和阳极(或p触点)都在晶片102上的一个或多个光学器件的顶表面上，则可以使用两个或多个探头120(例如，使用探头卡)。在这种情况下，用于驱动光122从光学器件发射出来的电路径可以通过将两个探头120的底表面接触一个或多个光学器件顶表面上的两个电极(例如，对应于阴极和阳极，反之亦然)来实现。
附加地或替代地，上透明板104可以包括在上透明板104的上表面上的导电元件126，以提供从晶片102的底表面到晶片102的顶表面的电路径。例如，可以通过将探头120的末端接触晶片102上的一个或多个光学器件的顶表面上的电极来完成电路径，同时晶片102的底部或衬底被吸靠到上透明板104的上表面上的导电元件126。在一些实施方式中，导电元件126可以是环形的导电材料层(例如，金、银和/或诸如此类)，其接触穿过上透明板104的光路外部的晶片102的外半径。
在一些实施方式中，上透明板104可以包括一个或多个固定元件，以将晶片102机械固定到上透明板104的上表面。例如，一个或多个固定元件可以包括一个或多个夹子、夹具、粘合剂、胶带、临时连结和/或诸如此类。在一些实施方式中，一个或多个固定元件可以防止晶片102在上透明板104的上表面上移动和/或滑离(例如，当上透明板104和晶片102正在移动、被放置在结构108上时和/或诸如此类)。在一些实施方式中，一个或多个固定元件保持晶片102和该一组孔112的对准。
在一些实施方式中，上透明板104和/或下透明板106的顶表面和/或底表面可以包括抗反射涂层。抗反射涂层可以防止沿着光路(例如，光122的路径)的一些或任何背反射(back reflection)。减少光122的背反射可以减少由测试设备124进行的光输出测量中的噪声。在一些实施方式中，下透明板106的顶表面可以包括抗反射涂层，以防止光122从下透明板106反射回上透明板104。附加地或替代地，上透明板104的底表面可以包括抗反射涂层，以防止从下透明板106的顶表面反射的任何光再次从上透明板104的底表面反射。附加地或替代地，下透明板106的底表面可以包括抗反射涂层，以防止环境光从下透明板106反射到测试设备124。
在一些实施方式中，如图1所示，上透明板104和下透明板106可以平行。然而，在一些实施方式中，上透明板104和下透明板106可以不平行。例如，上透明板104和下透明板106可以相对于彼此具有角度偏移(例如，几度)。在一些实施方式中，上透明板104和下透明板106的非平行取向可以减少和/或消除光路上的背反射(例如，光122的背反射)。
在一些实施方式中，上透明板104也可以用作晶片载体。例如，上透明板104可以是透明晶片载体，并且可以由结构108可移除地支撑，使得透明晶片载体(例如，保持晶片102)可以被提升离开结构108而不接触晶片102。当上透明板104也是透明的晶片载体时，晶片102的底部(发射或检测)表面在表面之间经受较少的转移，这降低了在处理、操作和测试期间划痕、其他缺陷和/或晶片破裂的可能性。当上透明板104也是透明晶片载体时，结构108可以被配置成直接从操作器(handler)222(如图2所示)接收透明晶片载体。在一些实施方式中，用作透明晶片载体的上透明板104可以使得上透明板104和晶片102的组合能够堆叠在多晶片盒式载体中(例如，其可以通常用于半导体制造设施)。附加地或替代地，用作透明晶片载体的上透明板104可以使得自动晶片操作器能够将上透明板104和晶片102的组合从多晶片盒式载体提升并转移到设备、结构108和/或诸如此类上。
在一些实施方式中，上透明板104可以在上透明板104的底表面上包括一个或多个支撑元件。例如，上透明板104可以是透明晶片载体，其包括一个或多个支撑元件，该一个或多个支撑元件位于用于保持晶片102的区域之外和/或光路之外(例如，在透明晶片载体的周边、外边缘和/或诸如此类上)，并且当透明晶片载体放置在一表面上时，一个或多个支撑元件可以防止透明晶片载体的底表面接触该表面。
在一些实施方式中，上透明板104和/或下透明板106可以由一种材料(例如，石英、蓝宝石和/或诸如此类)形成，并且可以具有一定厚度，该厚度被配置为在真空泵被施加到开口114时承受由该结构施加到上透明板104和下透明板106的力。该厚度可替代地或附加地被配置成减少在穿过上透明板104和/或下透明板106的光路上的光损耗。在一些实施方式中，上透明板104可以具有1毫米至5毫米的厚度，下透明板104可以具有1毫米至5毫米的厚度在一些实施方式中，当使用石英且为了防止在真空下易碎性和/或破裂时，石英可以比使用蓝宝石时更厚。附加地或替代地，上透明板104和/或下透明板106可以由具有导热性的材料形成，以适应晶片102上的被测光学器件和测试设备之间的热传递。例如，上透明板104和/或下透明板106可以由热导率为0.5到34.6W/(m·K)的材料形成。在一些实施方式中，与石英相比，蓝宝石可以具有更高的热导率，用于形成更薄的上透明板104和/或更薄的下透明板106，更坚固和/或诸如此类。
如上所述，图1仅作为示例提供。其他示例可以与图1中描述的不同。
图2是测试设备、晶片202和操作器222的示例性实施方式200的分解透视图，以及操作器222运送测试设备的一部分的透视图。如图2所示，测试设备可以包括上透明板204、下透明板206和结构208。在一些实施方式中，上透明板204、下透明板206和结构208可以分别类似于上透明板104、下透明板106和结构108，如本文参考图1所述。例如，上透明板204可以包括一组孔212，并且结构208可以支撑上透明板204和下透明板206，以形成由上透明板204、下透明板206和结构208界定的空腔210(如图3所示)。
如图2所示，测试设备可以包括位于结构208外部的出口214。出口214可以与结构208中的开口226(如图3所示)流体连通，并且开口226可以与由上透明板204、下透明板206和结构208限定的空腔210(如图3所示)流体连通。在一些实施方式中，出口214可以有助于连接到一装置，该装置可以将真空泵施加到出口214，以通过开口226、空腔210和该一组孔212产生抽吸，从而将晶片102保持和/或压平在上透明板204上。
如图2所示，测试设备可以包括密封元件216，并且结构208可以包括用于接收密封元件216的凹槽218。在一些实施方式中，密封元件216和凹槽218可以分别类似于密封元件116和凹槽118，如本文参照图1所述。
如图2所示，结构208可以包括通道220。在一些实施方式中，通道220可以被配置为接收操作器222(例如，自动晶片操作器和/或诸如此类)的一个或多个臂228，使得一个或多个臂228的一个或多个部分可以位于上透明板204的外边缘下方。
在一些实施方式中，如图2右侧的透视图所示，当操作器222的一个或多个臂228位于上透明板204下方并且操作器222被提升时，操作器222可以将保持晶片202的上透明板204提升离开测试设备，并且将保持着晶片202的上透明板204进行运送(例如，运送到另一测试设备、多晶片盒式载体等)，由此上透明板204可以是和/或用作透明晶片承载器。
在一些实施方式中，也如图2右侧的透视图所示，测试设备可以包括测试器件224。在一些实施方式中，测试设备224可以类似于本文参照图1描述的测试设备124。例如，测试器件224可以位于下透明板206下方，并且当晶片202和上透明板204位于测试设备上时，光可以在从晶片202到测试器件224和/或从测试器件224到晶片202的光路上传播。
如上所述，图2仅作为示例提供。其他示例可以与图2中描述的不同。
图3是测试设备的示例性实施方式200、图2的晶片202和操作器222的两个横截面的透视图。如图3所示，结构208可以支撑上透明板204和下透明板206，以形成由上透明板204、下透明板206和结构208界定的空腔210。同样如图3所示，结构208可以包括开口226，并且开口226可以与空腔210流体连通。如图3所示，结构208可以包括通道220，该通道220被配置为接收操作器222的臂228(例如，操作器222的臂)，使得臂228的一个或多个部分可以位于上透明板204的外边缘下方。
如上所述，图3仅作为示例提供。其他示例可以与图3中描述的不同。
图4是使用测试设备对底部发射和/或底部检测光学器件进行光学测试的示例过程400的流程图。
在一些实施方式中，图4的一个或多个过程块可以由测试设备来执行。在一些实施方式中，图4的一个或多个过程块可以由与测试设备分离或包括测试设备的另一个装置或一组装置来执行，例如一个或多个探头(例如，探头120)、操作器(例如，操作器222)、测试装置(例如，测试装置124、测试装置224和/或诸如此类)和/或诸如此类。
如图4所示，过程400可以包括将上透明板定位在一结构上，以形成由上透明板、下透明板和该结构界定的空腔，其中上透明板包括与空腔流体连通的一组孔(框410)。例如，操作器(例如，操作器222)可以将上透明板定位在结构上，以形成由上透明板、下透明板和该结构界定的空腔，如上所述。在一些实施方式中，上透明板包括与空腔流体连通的一组孔。
如图4中进一步示出的，过程400可以包括将底部发射或底部检测光学晶片定位在该一组孔上方的上透明板上(框420)。例如，操作器(例如，操作器222)可以将底部发射或底部检测光学晶片定位在该一组孔上方的上透明板上。
如图4进一步所示，过程400可以包括在定位上透明板和定位底部发射或底部检测光学晶片之后，通过该结构的开口施加真空，以通过空腔和该一组孔产生抽吸，从而将底部发射或底部检测光学晶片平坦地保持在上透明板上(框430)。例如，测试设备(例如，使用真空泵和/或诸如此类)可以在定位上透明板和定位底部发射或底部检测光学晶片之后，通过结构的开口施加真空，以通过空腔和一组孔产生抽吸，从而将底部发射或底部检测光学晶片平坦地保持在上透明板上，如上所述。
如图4中进一步示出的，过程400可以包括，在施加真空之后，执行一下中的至少一种：对从底部发射或底部检测光学晶片通过上透明板和下透明板传播的光进行检测，或者穿过下透明板和上透明板并向底部发射或底部检测光学晶片发射光；其中上透明板和下透明板对于行进到底部发射或底部检测光学晶片或从底部发射或底部检测光学晶片发射的光来说是透明的(框440)。例如，测试设备(例如，使用测试设备，例如测试设备124和/或测试设备224和/或诸如此类)可以在施加真空之后，执行以下中的至少一种：接收(例如，检测)从底部发射或底部检测光学晶片穿过上透明板和下透明板行进的光，或者穿过下透明板和上透明板并向底部发射或底部检测光学晶片提供(例如，发射)光，如上所述。在一些实施方式中，上透明板和下透明板对于行进到底部发射或底部检测光学晶片或从底部发射或底部检测光学晶片发射的光来说是透明的。
过程400可以包括额外的实施方式，例如下面描述的和/或结合本文别处描述的一个或多个其他过程的任何单个实现或实现的任何组合。
在第一实施方式中，过程400包括将底部发射或底部检测光学晶片固定(例如机械固定)到上透明板。
在第二实施方式中，单独地或与第一实施方式结合地，过程400包括移除上透明板，其中底部发射或底部检测光学晶片固定到上透明板。
在第三实施方式中，单独地或与第一和第二实施方式中的一个或多个结合地，过程400包括使光学晶片的一底部发射或底部检测光学器件穿过上透明板和下透明板发射光。
在第四种实施方式中，单独或地与第一至第三种实施方式中的一个或多个结合地，将光学晶片定位在该一组孔上方的上透明板上包括，将底部发射或底部检测光学晶片定位在上透明板的非平坦(例如，弓形)位置，同时不通过结构的开口施加真空。
在第五实施方式中，单独地或与第一至第四实施方式中的一个或多个结合地，将光学晶片定位在该一组孔上方的上透明板上包括，相对于该一组孔定位底部发射或底部检测光学晶片，使得底部发射或底部检测光学晶片上的被测光学器件不与该一组孔对准。
尽管图4示出了过程400的示例性框，但是在一些实现方式中，过程400可以包括与图4中所描绘的框相比额外的框、更少的框、不同的框或者不同布置的框。附加地或替代地，过程400的两个或更多个框可以并行执行。
前述公开内容提供了说明和描述，但不旨在穷举或将实施方式限制于所公开的精确形式。可以根据上述公开内容进行修改和变化，或者可以从实现的实践中获得修改和变化。
本文描述的任何实现都可以被组合，除非前述公开明确提供了一个或多个实现不被组合的原因。
即使特征的特定组合在权利要求中被引用和/或在说明书中被公开，这些组合并不旨在限制各种实施方式的公开。事实上，这些特征中的许多可以以权利要求中没有具体叙述和/或说明书中没有公开的方式进行组合。尽管下面列出的每个从属权利要求可以直接依赖于仅一个权利要求，但是各种实施方式的公开包括每个从属权利要求与权利要求集中的每个其他权利要求的组合。
除非明确说明，否则这里使用的元件、动作或指令不应被解释为关键或必要的。此外，如本文所用，冠词“一”旨在包括一个或多个项目，并且可以与“一个或多个”互换使用此外，如本文所用，冠词“该”旨在包括与冠词“该”相关联的一个或多个项目，并且可以与“该一个或多个”互换使用此外，如此处所使用的，术语“组”旨在包括一个或多个项目(例如，相关项目、不相关项目、相关和不相关项目的组合等)，并且可以与“一个或多个”互换使用当只打算使用一个项目时，使用短语“仅一个”或类似的语言。此外，如这里所使用的，术语“具有”等意在是开放式术语。此外，短语“基于”旨在表示“至少部分基于”，除非另有明确说明。此外，如本文所用，术语“或”在串联使用时旨在包括在内，并且可以与“和/或”互换使用，除非另有明确说明(例如，如果与“任一”或“仅其中之一”结合使用)。此外，为了便于描述，本文可以使用空间上相对的术语，例如“下”、“下方”、“上”、“上方”等，来描述一个元件或特征与图中所示的另一个元件或特征的关系。除了附图中描述的方位之外，空间相关术语旨在包括使用或操作中的设备、器件和/或元件的不同方位。该设备可以以其他方式定向(旋转90度或在其他方向)，并且这里使用的空间相对描述符同样可以相应地解释。
相关应用
本申请要求美国临时专利申请No.62/969,908，该申请于2020年2月4日提交，其内容通过引用整体结合于此。

Claims (23)

1.一种器件，包括:
上透明板，用于保持多个底部发射或底部检测光学器件的晶片，
其中所述上透明板包括在上透明板的一区域中的用于保持晶片的一组孔；
下透明板；和
一结构，其支撑上透明板和下透明板，以形成由上透明板、下透明板和该结构界定的空腔，
其中该结构包括与空腔流体连通的开口，
其中通过开口、经由空腔和该一组孔施加抽吸，将晶片平坦地保持在上透明板上，
其中在晶片的多个底部发射或底部检测光学器件中的一底部发射或底部检测光学器件与测试器件之间的光路穿过上透明板、空腔和下透明板；和
其中上透明板和下透明板对于用于多个底部发射或底部检测光学器件的光学测试的波长来说是透明的。
2.根据权利要求1所述的设备，其中，当位于所述上透明板上并且不施加抽吸时，所述晶片具有第一非平坦形状，并且
其中当位于上透明板上并施加抽吸时，晶片具有平坦的形状。
3.根据权利要求1所述的设备，其中所述上透明板或下透明板中的至少一个包括石英和/或蓝宝石。
4.根据权利要求1所述的设备，其中，当所述上透明板在所述晶片上时，所述一组孔中的一个或多个孔与所述晶片上的一个或多个非光学测试区域对准。
5.根据权利要求1所述的设备，其中，当所述上透明板在所述晶片上时，所述一组孔中的一个或多个孔与所述晶片上的一个或多个光学器件和所述测试器件之间的光路对准。
6.根据权利要求1所述的设备，其中所述上透明板包括在上透明板的上表面上的导电元件，以提供从所述晶片的底表面到所述晶片的顶表面的电路径。
7.根据权利要求1所述的设备，进一步包括:
一个或多个固定元件，用于将晶片机械固定到所述上透明板，以防止晶片相对于所述上透明板移动。
8.根据权利要求1所述的设备，其中所述上透明板的底表面、所述下透明板的顶表面或所述下透明板的底表面中的至少一个包括抗反射涂层。
9.根据权利要求1所述的设备，其中所述上透明板和所述下透明板平行。
10.根据权利要求1所述的设备，其中所述上透明板和所述下透明板不平行，以减少光路上的背反射。
11.根据权利要求1所述的设备，其中，所述上透明板在保持所述晶片的同时能被从所述结构移除。
12.根据权利要求1所述的设备，进一步包括:
位于下透明板下方的测试器件，
其中所述测试器件用于接收在穿过上透明板和下透明板的光路上行进的光，或者在穿过下透明板和上透明板的光路上提供光。
13.根据权利要求1所述的设备，其中所述测试设备包括光电检测器、光源或分束器中的至少一种。
14.一种器件，包括:
透明晶片载体，用于保持多个底部发射或底部检测光学器件的晶片，
其中透明晶片载体包括在透明晶片载体的一区域中的用于保持晶片的一组孔；
下透明板；和
一结构，其支撑透明晶片载体和下透明板，以形成由透明晶片载体、下透明板和该结构界定的空腔，
其中该结构包括与空腔流体连通的开口，
其中通过所述开口、经由所述空腔和所述一组孔施加抽吸，将所述晶片平坦地保持在所述透明晶片载体上，并且
其中在晶片的多个底部发射或底部检测光学器件中的一底部发射或底部检测光学器件与测试器件之间的光路穿过透明晶片载体、空腔和下透明板。
15.根据权利要求14所述的设备，其中所述透明晶片载体被所述结构可移除地支撑。
16.根据权利要求14所述的设备，进一步包括:
位于所述透明晶片载体和所述结构之间的密封元件，
其中，当真空泵应用于开口时，所述密封元件在所述透明晶片载体和所述结构之间形成密封。
17.根据权利要求16所述的设备，其中所述密封元件包括垫圈或环氧树脂接头中的至少一种。
18.一种用于保持被测光学晶片的方法，包括:
将上板定位在一结构上，以形成由上板、下板和所述结构界定的空腔，
其中上板包括与空腔流体连通的一组孔；
将光学晶片定位在该一组孔上方的所述上板上；
在定位所述上板和定位所述光学晶片之后，通过该结构的开口施加真空，以经由空腔和该一组孔产生抽吸，从而将所述光学晶片平坦地保持在所述上板上；和
在施加真空之后，通过测试器件执行以下中的至少一种：检测从所述光学晶片穿过所述上板和所述下板行进的光，或穿过所述下板和所述上板朝向所述光学晶片发射光；
其中所述上板和所述下板对于行进到所述光学晶片或从所述光学晶片发出的光来说是透明的。
19.根据权利要求18所述的方法，进一步包括:
将所述光学晶片机械固定到所述上板。
20.根据权利要求18所述的方法，进一步包括:
在所述光学晶片固定到所述上板的情况下移除上板。
21.根据权利要求18所述的方法，进一步包括:
使所述光学晶片的光学器件穿过所述上板和所述下板朝向所述测试器件发射光。
22.根据权利要求18所述的方法，其中将所述光学晶片定位在所述一组孔上方的所述上板上包括，将所述光学晶片定位在所述上板上的非平坦位置，同时不通过所述结构的开口施加真空。
23.根据权利要求18所述的方法，其中将所述光学晶片定位在所述一组孔上方的所述上板上包括，相对于所述一组孔定位所述光学晶片，使得所述光学晶片上的所述光学器件不与所述一组孔对准。
CN202110155951.6A 2020-02-04 2021-02-04 用于光学器件的测试设备 Active CN113223992B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062969908P 2020-02-04 2020-02-04
US62/969,908 2020-02-04
US16/822,487 US11231452B2 (en) 2020-02-04 2020-03-18 Testing apparatus for optical devices
US16/822,487 2020-03-18

Publications (2)

Publication Number Publication Date
CN113223992A true CN113223992A (zh) 2021-08-06
CN113223992B CN113223992B (zh) 2024-04-09

Family

ID=77084618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110155951.6A Active CN113223992B (zh) 2020-02-04 2021-02-04 用于光学器件的测试设备

Country Status (2)

Country Link
US (2) US11231452B2 (zh)
CN (1) CN113223992B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7204533B2 (ja) * 2019-03-04 2023-01-16 東京エレクトロン株式会社 検査装置におけるクリーニング方法及び検査装置
US11293973B2 (en) * 2019-11-26 2022-04-05 Mpi Corporation Optical test equipment with heating function

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280445A (ja) * 1991-03-08 1992-10-06 Tokyo Electron Ltd プロービング装置、プロービング方法およびプローブカード
US20020106848A1 (en) * 2000-09-20 2002-08-08 Dan Wack Methods and systems for determining a property of a specimen prior to, during, or subsequent to lithography
US6504615B1 (en) * 1998-03-09 2003-01-07 Super Silicon Crystal Research Institute Corporation Optical instrument for measuring shape of wafer
US20030042889A1 (en) * 2001-08-31 2003-03-06 Harris Daniel L. Optical testing device
JP2009170730A (ja) * 2008-01-17 2009-07-30 Fujifilm Corp 裏面照射型固体撮像素子の検査装置
US20130050468A1 (en) * 2011-08-22 2013-02-28 Camtek Ltd. Inspection system and a method for inspecting multiple wafers
US20130169283A1 (en) * 2011-11-10 2013-07-04 Semiconductor Physics Laboratory Co., Ltd. Accurate measurement of excess carrier lifetime using carrier decay method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515167A (en) 1994-09-13 1996-05-07 Hughes Aircraft Company Transparent optical chuck incorporating optical monitoring
US6448805B1 (en) 2001-02-12 2002-09-10 Novalux, Inc. Method and apparatus for wafer-level testing of semiconductor lasers
US6775000B2 (en) 2001-12-19 2004-08-10 Novalux, Inc. Method and apparatus for wafer-level testing of semiconductor laser
JP7398935B2 (ja) * 2019-11-25 2023-12-15 東京エレクトロン株式会社 載置台、及び、検査装置
US11293973B2 (en) * 2019-11-26 2022-04-05 Mpi Corporation Optical test equipment with heating function
US11162996B2 (en) * 2019-11-26 2021-11-02 Mpi Corporation Probing apparatus equipped with heating device for light emitting chip

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280445A (ja) * 1991-03-08 1992-10-06 Tokyo Electron Ltd プロービング装置、プロービング方法およびプローブカード
US6504615B1 (en) * 1998-03-09 2003-01-07 Super Silicon Crystal Research Institute Corporation Optical instrument for measuring shape of wafer
US20020106848A1 (en) * 2000-09-20 2002-08-08 Dan Wack Methods and systems for determining a property of a specimen prior to, during, or subsequent to lithography
US20030042889A1 (en) * 2001-08-31 2003-03-06 Harris Daniel L. Optical testing device
JP2009170730A (ja) * 2008-01-17 2009-07-30 Fujifilm Corp 裏面照射型固体撮像素子の検査装置
US20130050468A1 (en) * 2011-08-22 2013-02-28 Camtek Ltd. Inspection system and a method for inspecting multiple wafers
US20130169283A1 (en) * 2011-11-10 2013-07-04 Semiconductor Physics Laboratory Co., Ltd. Accurate measurement of excess carrier lifetime using carrier decay method

Also Published As

Publication number Publication date
US11231452B2 (en) 2022-01-25
CN113223992B (zh) 2024-04-09
US20220146567A1 (en) 2022-05-12
US20210239750A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US20220146567A1 (en) Testing apparatus for optical devices
US6982784B2 (en) Substrate holding device, semiconductor manufacturing apparatus and device manufacturing method
JP6850332B2 (ja) イメージングシステム
JP2007019237A (ja) 両面発光素子用プロービング装置
KR102136084B1 (ko) 웨이퍼의 에지 영역 검사 시스템
US20210033541A1 (en) Wafer inspection apparatus and method
KR102136085B1 (ko) 웨이퍼의 에지 영역 검사장치
JP2021015972A (ja) フリップチップｖｃｓｅｌ用ウェハ検査装置
CN113990790B (zh) 键合系统和键合方法
US6943364B2 (en) Multi-functioned wafer aligner
TW202242441A (zh) 點測與分類發光二極體晶片的系統與方法
US11791189B2 (en) Reflectometer to monitor substrate movement
CN112484963B (zh) 用于底部发射或底部检测光学设备的测试设备
KR20180037063A (ko) 본딩 전에 칩을 검사하는 방법 및 장치
KR20190009861A (ko) 다이 본딩 장치
KR101447716B1 (ko) 에피웨이퍼의 검사 장치 및 에피웨이퍼의 검사 방법
CN111971782A (zh) 晶片的边缘区域检查装置及检查方法
KR101476061B1 (ko) 반도체 웨이퍼 ｏｃｒ 소터
KR20220157304A (ko) 보호막의 두께 측정 방법
JP2014241357A (ja) 基板保持装置、及び光学装置、及び基板保持方法
KR20190134275A (ko) 웨이퍼의 에지 영역 검사 시스템 및 검사 방법
US20230065638A1 (en) Workpiece handling system, method of calibrating workpiece handling system and method of manufacturing semiconductor package
WO2022209263A1 (ja) 検査方法、導電性部材、及び検査装置
WO2014020768A1 (ja) 光量測定装置及び光量測定方法
KR20070049745A (ko) 결함 검사용 웨이퍼 및 이를 이용한 결함 검출 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant