CN113221505B - 电路板孔位确定方法、装置、电子设备及可读存储介质 - Google Patents
电路板孔位确定方法、装置、电子设备及可读存储介质 Download PDFInfo
- Publication number
- CN113221505B CN113221505B CN202110628712.8A CN202110628712A CN113221505B CN 113221505 B CN113221505 B CN 113221505B CN 202110628712 A CN202110628712 A CN 202110628712A CN 113221505 B CN113221505 B CN 113221505B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- dimensional model
- positioning holes
- population
- finite element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 30
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 238000005457 optimization Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000009396 hybridization Methods 0.000 claims description 17
- 230000035772 mutation Effects 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000008439 repair process Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 8
- 238000000638 solvent extraction Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 abstract description 15
- 238000011161 development Methods 0.000 abstract description 11
- 238000004088 simulation Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000011151 fibre-reinforced plastic Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供一种电路板孔位确定方法、装置、电子设备及可读存储介质，涉及结构仿真测试领域。方法包括：基于待测电路板的几何参数及材料参数，创建与待测电路板对应的有限元三维模型；根据预设优化算法，从有限元三维模型中确定目标定位孔的数量及所有目标定位孔在有限元三维模型中的位置信息，目标定位孔为在有限元三维模型的基板模型中开设的使有限元三维模型的固有频率小于或等于预设频率的定位孔，如此，有利于提高在电路板上确定定位孔的效率与可靠性，无需在实物电路板上进行打板测试，降低开发成本，缩短开发设计的项目周期。
Description
技术领域
本申请涉及结构仿真测试领域，具体而言，涉及一种电路板孔位确定方法、装置、电子设备及可读存储介质。
背景技术
在电路板开发设计过程中，电路板通常需要开设相应的定位孔，以将电路板固定在设备中。目前，通常是由工程师基于实物电路板，在实物电路板设计定位孔，当推荐的孔位被占据时，由工程师根据自身经验来决定孔位的位置，存在不可靠风险，同时对工程师的经验要求较高。另外，工程师在初步确定孔位后，需要进行可靠性测试，而可靠性测试的周期长，需要多次打板进行测试，增加了项目周期和开发成本。
发明内容
本申请实施例的目的在于提供一种电路板孔位确定方法、装置、电子设备及可读存储介质，能够提高在电路板上确定定位孔的可靠性与效率，降低开发成本。
为了实现上述目的，本申请的实施例通过如下方式实现：
第一方面，本申请实施例提供一种电路板孔位确定方法，所述方法包括：
基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型；
根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，所述目标定位孔为在所述有限元三维模型的基板模型中通过所述预设优化算法确定的使所述有限元三维模型的固有频率小于或等于预设频率的定位孔。
在上述的实施方式中，通过对待测电路板进行仿真，创建得到待测电路板的有限元三维模型，然后，通过预设优化算法在有限元三维模型中测试优化定位孔的孔位，以使所确定的定位孔满足设计要求，如此，有利于提高在电路板上确定定位孔的效率与可靠性，无需在实物电路板上进行打板测试，降低开发成本，缩短开发设计的项目周期。
结合第一方面，在一些可选的实施方式中，基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型，包括：
基于所述待测电路板的所述几何参数及所述材料参数，创建与所述待测电路板对应的电路板三维模型；
基于预设模型划分策略，对所述电路板三维模型进行模型划分，得到所述有限元三维模型。
在上述的实施方式中，有限元三维模型可作为与待测电路板的形状结构和力学特性相近或等同的虚拟三维模型，如此，可以通过在有限元三维模型的基板模型进行测试优化，确定出目标定位孔的数量与位置，而所确定的目的定位孔即为待测电路板需要开设的定位孔。如此，有利于提高仿真测试优化的可靠性，缩短设计周期。
结合第一方面，在一些可选的实施方式中，基于预设模型划分策略，对所述电路板三维模型进行模型划分，得到所述有限元三维模型，包括：
通过四边形网格单元划分所述电路板三维模型中的所述基板模型，以及通过六面体网格单元划分所述电路板三维模型中的内存模块模型及散热器模型，得到所述有限元三维模型。
在上述的实施方式中，四边形网格单元有利于提高模型的精度与运算精度，六面体网格单元有利于降低模型的运算量，如此，能够在保障所确定的定位孔的可靠性的基础上，降低运算量。
结合第一方面，在一些可选的实施方式中，所述电路板三维模型中不包括指定电子元器件的三维模型，所述指定电子元器件为所述待测电路板中的小于预设重量的电子元器件。
在上述的实施方式中，通过对电路板三维模型进行简化，保留较大重量的电子元器件，去除较小重量的电子元器件，如此，可以降低建模及运算的复杂度，有利于提高建模及运算的效率。
结合第一方面，在一些可选的实施方式中，根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，包括：
基于定位孔的孔位在所述有限元三维模型的基板模型的约束范围，创建与定位孔对应的种群个体的范围矩阵；
根据预设初始化算子及所述范围矩阵，生成初始种群；
根据预设变异算子及第g代初始种群，生成包括变异个体的第g代种群，其中，g依次取1至N，g为1时，第g代初始种群为所述初始种群，g为2至N时，第g代初始种群为通过预设选择算子从第g-1代种群中选择出的种群，N为预设代数；
当g为N时，从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息。
结合第一方面，在一些可选的实施方式中，从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，包括：
从得到的每代种群中，确定在所述基板模型的约束范围内开设的使所述有限元三维模型的固有频率最小的定位孔的数量及位置信息，其中，所述固有频率最小的定位孔为所述目标定位孔。
在上述的实施方式中，通过基板模型的约束范围进行运算的条件限定，有利于在满足设计要求的约束范围内快速确定目标定位孔的数量与位置。
结合第一方面，在一些可选的实施方式中，在从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息之前，所述方法还包括：
当所述变异个体所对应的定位孔未在所述基板模型的所述约束范围内时，根据预设修补算子对所述第g代种群中的未在所述约束范围内的变异个体归一化到所述约束范围内，得到中间变异体；
根据预设杂交算子，对所述中间变异体、所述第g代种群进行交叉操作，得到更新后的第g代种群，其中，所述更新后的第g代种群作为进行选择操作的种群，以得到第g+1代初始种群。
在上述的实施方式中，通过预设修补算子与预设杂交算子，可以提高变异迭代的可靠性，进而提高所确定的定位孔的可靠性。
第二方面，本申请还提供一种电路板孔位确定装置，所述装置包括：
模型创建单元，用于基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型；
孔位确定单元，用于根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，所述目标定位孔为在所述有限元三维模型的基板模型中通过所述预设优化算法确定的使所述有限元三维模型的固有频率小于或等于预设频率的定位孔。
第三方面，本申请还提供一种电子设备，所述电子设备包括相互耦合的处理器及存储器，所述存储器内存储计算机程序，当所述计算机程序被所述处理器执行时，使得所述电子设备执行如上述的方法。
第四方面，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述的方法。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的电子设备的框图。
图2为本申请实施例提供的电路板孔位确定方法的流程示意图。
图3为本申请实施例提供的电路板的三维模型的结构示意图。
图4为本申请实施例提供的电路板孔位确定装置的框图。
图标：10-电子设备；11-处理模块；12-存储模块；20-待测电路板；21-基板；22-散热器；23-内存模块；200-电路板孔位确定装置；210-模型创建单元；220-孔位确定单元。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。需要说明的是，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
申请人发现，设备的电路板在实际运行过程中，存在外界环境干扰振动，当干扰的振动频率接近电路板结构的固有频率时，就可能出现共振现象，导致电路板结构的振动加剧，从而容易导致电路板无法正常运行。例如，振动加剧后导致电路板中的电路出现松动，无法正常传输信号。因此，申请人发现在设计电路板时，应尽可能使电路板的结构的固有频率远离干扰频率。
鉴于上述问题，本申请发明人提出以下实施例以解决上述问题。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参照图1，本申请提供一种电子设备10，可以用于对电路板中的定位孔进行仿真测试，优化定位孔在电路板上的孔位。其中，电子设备10可以包括处理模块11及存储模块12。存储模块12内存储计算机程序，当计算机程序被所述处理模块11执行时，使得电子设备10能够执行下述电路板孔位确定方法中的各步骤。
电子设备10可以是但不限于个人电脑、服务器等设备。电路板是任意待测设备中的电路板，可以根据实际情况进行确定。例如，待测设备可以是但不限于个人电脑、服务器、主机设备、电视机、空调等具有电路板的设备。
在本实施例中，电子设备10还可以包括其他模块，例如电子设备10还可以包括显示模块，用于显示电路板的三维模型。
处理模块11、存储模块12以及显示模块等各个元件之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。
请参照图2，本申请还提供一种电路板孔位确定方法，可以应用于上述的电子设备10，由电子设备10执行或实现方法的各步骤，方法可以包括如下步骤：
步骤S110，基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型；
步骤S110，根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，所述目标定位孔为在所述有限元三维模型的基板模型中通过所述预设优化算法确定的使所述有限元三维模型的固有频率小于或等于预设频率的定位孔。
在上述的实施方式中，通过对待测电路板进行仿真，创建得到待测电路板的有限元三维模型，然后，通过预设优化算法在有限元三维模型中测试优化定位孔的孔位，以使所确定的定位孔满足设计要求，如此，有利于提高在电路板上确定定位孔的效率与可靠性，无需在实物电路板上进行打板测试，降低开发成本，缩短开发设计的项目周期。
下面将对方法的各步骤进行详细阐述，如下：
在步骤S110中，待测电路板即为需要设计定位孔的电路板，待测电路板在测试期间，通常未设置定位孔。其中，定位孔可以是但不限于螺孔或通孔，用于将电路板固定在相应的设备上。
待测电路板的形状结构，可以根据实际情况进行灵活确定。示例性地，请参照图3，待测电路板20可以包括基板21、散热器22及内存模块23。需要说明的是，图3所示的待测电路板20只是一种示例性的示意图，待测电路板20还可以不同于图3所示的形状结构，这里对待测电路板20的形状结构不作具体限定。
另外，在步骤S110中，几何参数可以包括待测电路板中的各个部件的尺寸信息。材料参数可以包括待测电路板中的各个部件的材料种类。
例如，几何参数包括基板的尺寸信息、散热器的尺寸信息、内存模块的尺寸信息等。材料参数可以包括基板、散热器及内存模块等部件的材料种类。
在步骤S120中，预设优化算法用于在有限元三维模型的基板模型中，确定出满足设计要求的定位孔，并确定定位孔的数量及每个定位孔在基板模型中的位置信息。其中，预设优化算法和设计要求可以根据实际情况进行灵活设置，以使基板模型在开设有相应的定位孔之后，整个有限元三维模型的固有频率小于或等于预设频率。例如，预设优化算法可以是但不限于差分进化算法。预设频率即为满足设计要求的边界频率。
作为一种可选的实施方式，步骤S110可以包括：
基于所述待测电路板的所述几何参数及所述材料参数，创建与所述待测电路板对应的电路板三维模型；
基于预设模型划分策略，对所述电路板三维模型进行模型划分，得到所述有限元三维模型。
电路板三维模型可理解为复刻待测电路板的几何结构所得到的虚拟三维模型，即，电路板三维模型与待测电路板的形状结构相同或相近。电子设备可以基于待测电路板的几何参数及材料参数，创建与待测电路板的结构及力学特性相近或等同的电路板三维模型。
其中，预设模型划分策略可以是对电路板中的每个部件，采用相同的网格类型与网格密度进行划分；或者，针对不同类的部件，可以采用不同的网格类型与网格密度进行划分。网格类型包括但不限于四边形网格单元、六面体网格单元等类型。网格类型与网格密度可以根据实际运算精度需求，进行灵活确定，这里不作具体限定。
在本实施例中，基于预设模型划分策略，对所述电路板三维模型进行模型划分，得到所述有限元三维模型，可以包括：
通过四边形网格单元划分所述电路板三维模型中的所述基板模型，以及通过六面体网格单元划分所述电路板三维模型中的内存模块模型及散热器模型，得到所述有限元三维模型。
可理解地，四边形网格单元的即为呈四边形的网格，六面体网格单元的每一面为四边形。在本实施例中，由于定位孔是开设在基板模型中，且四边形网格单元有利于提高所划分的网格的精度，因此，在基板模型中，通过四边形网格单元进行模型划分，有利于提高所确定的定位孔的计算精度与可靠性。而在内存模块模型及散热器模型中，无需开设定位孔，可以无需进行精细化运算，因此，可以通过将内存模块模型及散热器模型划分成尺寸相对较大的六面体网格单元，以降低运算量。
示例性地，工程师可以通过Abaqus工具，利用四边形网格单元S4R对基板模型进行划分；利用六面体网格单元C3D8R对内存模块模型及散热器模型进行划分。其中，基板模型、内存模块模型及散热器模型的材料可以均使用线弹性材料，然后设置频率分析，用于输出记录有限元三维模型的一阶固有频率值。需要说明的是，S4R、C3D8R为Abaqus工具中网格单元的种类，分别指四边形网格单元、六面体网格单元，Abaqus工具为一种有限元分析的仿真测试软件工具。在其他实施方式中，仿真测试软件工具还可以为不同于Abaqus工具的其他工具，这里不作具体限定。
作为一种可选的实施方式，电路板三维模型中可以不包括指定电子元器件的三维模型，指定电子元器件为待测电路板中的小于预设重量的电子元器件。其中，预设重量通常指对电路板的固有频率(或刚度)影响较小的重量值，可以根据实际情况进行灵活确定。
可理解地，在创建电路板的有限元三维模型时，通过对电路板三维模型进行简化，保留较大重量的电子元器件(比如，保留基板、内存模块、散热器)，去除较小重量的电子元器件(比如，去除电阻、电容、二极管、三极管等)，如此，可以降低建模及运算的复杂度，有利于提高建模及运算的效率。
作为一种可选的实施方式，步骤S120可以包括：
基于定位孔的孔位在所述有限元三维模型的基板模型的约束范围，创建与定位孔对应的种群个体的范围矩阵；
根据预设初始化算子及所述范围矩阵，生成初始种群；
根据预设变异算子及第g代初始种群，生成包括变异个体的第g代种群，其中，g依次取1至N，g为1时，第g代初始种群为所述初始种群，g为2至N时，第g代初始种群为通过预设选择算子从第g-1代种群中选择出的种群，N为预设代数；
当g为N时，从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息。
在本实施例中，预设初始化算子、预设变异算子及预设选择算子均可以根据实际需求，进行灵活确定，只要所确定的目标定位孔可以使得有限元三维模型的固有频率小于或等于预设频率即可。预设代数N为大于1的整数，可以根据实际情况进行灵活设置。
基板模型的约束范围即为基板模型中用于开设定位孔的区域，该区域通常没有布设电路。可理解地，电路板的基板上，通常预先布设有相应的电路，另外还预留有一个或多个空置的区域。在基板中，空置的区域中没有布设电路，可以用于开设定位孔，而布设有电路的区域便无法开设定位孔。
种群可理解为包括一个或多个定位孔的集合。第g代种群即为通过对第g代初始种群进行变异运算处理后，得到的新种群。
在本实施例中，从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，可以包括：
从得到的每代种群中，确定在所述基板模型的约束范围内开设的使所述有限元三维模型的固有频率最小的定位孔的数量及位置信息，其中，所述固有频率最小的定位孔为所述目标定位孔。
在本实施例中，待测电路板的固有频率越小，对应的刚度越大，越有利于提高待测电路板结构的抗干扰能力和稳定性。其中，所得到的初始种群即为第1次需要在基板模型中开设的定位孔的集合，然后，基于初始种群中的定位孔的数量及位置，在基板模型中开设与初始种群对应的定位孔，然后再利用仿真测试软件工具(比如上述的Abaqus工具)，测试整个有限元三维模型的固有频率。同样地，所得到的第1代种群即为第2次需要在基板模型中开设的定位孔的集合，然后，基于初始种群中的定位孔的数量及位置，在基板模型中开设与初始种群对应的定位孔，然后再利用仿真测试软件工具，测试整个有限元三维模型的固有频率。通过每代种群，可以在基板模型中开设相应的定位孔，然后进行有限元三维模型的固有频率测试，如此，可以得到待测电路板的有限元三维模型与每代种群对应的固有频率。需要说明的是，在每次测试过程中，在对基板模型开设与当前种群对应的定位孔之前，基板模型会恢复初始状态，不存在上次测试时所开设的定位孔。
在有限元三维模型的测试优化过程中，通过计算固有频率最小时所对应的定位孔，然后将固有频率最小的定位孔作为目标定位孔，再将目标定位孔应用在待测电路板中(即，基于各个目标定位孔在基板模型上的位置信息，在待测电路板的基板的相同位置开设与目标定位孔相同的孔)，如此，有利于提高所设计的电路板的抗干扰能力和稳定性。
作为一种可选的实施方式，在从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息之前，所述方法还可以包括：
当所述变异个体所对应的定位孔未在所述基板模型的所述约束范围内时，根据预设修补算子对所述第g代种群中的未在所述约束范围内的变异个体归一化到所述约束范围内，得到中间变异体；
根据预设杂交算子，对所述中间变异体、所述第g代种群进行交叉操作，得到更新后的第g代种群，其中，所述更新后的第g代种群作为进行选择操作的种群，以得到第g+1代初始种群。
在本实施例中，预设修补算子及预设杂交算子可以根据实际情况进行确定，用于提高变异后的种群的有效性与可靠性。
为了方便对预设优化算法的处理过程的理解，下面将举例阐述步骤S120的实现过程，如下：
第一步，创建变量范围矩阵。即，设置种群规模(可以用字母NP表示)、进化代数(可以用字母G表示)、交叉概率(可以用字母CR表示)、变异缩放因子(可以用字母F表示)、变量个数(可以用字母D表示)，并根据孔位的约束范围，生成种群个体的范围矩阵。在基板模型中确定满足设计要求的定位孔，即可以转换为采用差分进化算法求解电路板模型的最小一阶固有频率所对应的定位孔。检测电路板(或有限元三维模型)的固有频率，即为检测电路板(或有限元三维模型)的一阶固有频率。变量个数D即为定位孔的个数，设为解空间的维数。
第二步，通过预设初始化算子及变量范围矩阵，生成初始种群，初始种群为：
在公式(1)中，表示种群中第0代的第i个个体，表示一个定位孔；D是解空间的维数；/>分别表示第j个分量xj在基板的约束范围中的上界和下界。
初始种群由预设初始化算子随机产生，预设初始化算子为：
在公式(2)中xj,i(0)表示第0代的第i个个体的第j个“基因”，包括在基板模型上的位置信息。NP表示种群大小，rand(0，1)表示在(0，1)内均匀分布的随机数。
第三步，通过预设变异算子对第g代初始种群中的部分或全部个体进行变异进化处理，生成包括变异个体的第g代种群。其中，在变异处理之前，需要判断是否达到预设代数，即，当g为N时，结束操作。当g小于N时，再进行变异进化处理。
变异进化处理的方式可以为：通过差分进化算法(Differential Evolution，DE)采用差分策略实现个体变异。差分策略可以是随机选择初始种群里的两个不同个体，再将所选择的个体向量差缩放后与待变异个体进行向量合成，预设变异算子为：
在公式(3)中，Vi(g+1)为变异后的个体，F为缩放因子，xi(g)表示第g代初始种群里第i个个体。
第四步，在进化与变异过程中，需要确保解的有效性，即个体满足边界条件。如果不满足的话，则使用预设修补算子进行纠正，预设修补算子为：
第g代种群中的超出约束范围的变异个体，在经过变异及修补操作后，得到的个体即为中间变异体，为：
第五步，通过预设杂交算子，对中间变异体、第g代种群进行交叉操作，得到更新后的第g代种群。
其中，交叉操作的实现方式可以为：采用二项式杂交算子(Binomial)对第g代种群{xi(g)}及其中间变异体{vi(g+1)}进行个体之间的交叉操作，预设杂交算子为：
在公式(6)中，当rand(0，1)≤CR或j＝jrand时，uj，i(g+1)＝vj，i(g+1)；在其他情况时，即不满足“rand(0，1)≤CR或j＝jrand”时，uj,i(g+1)＝xj,i(g)。rand(0，1)是[0，1]之间的随机数，CR是介于0和1的杂交概率。CR的取值越大，发生杂交的可能就越大，CR＝0表示没有发生杂交操作。jrand是区间[1，D]中随机选择的整数。经过变异、修补和杂交操作后，群体产生具有生物多样性的中间群体。
第六步，通过预设选择算子，采用贪婪算法进行选择进入下一代种群个体的操作，预设选择算子为：
在公式(7)中，f为目标函数。当为f(ui(g+1))≤f(xi(g)时，xi(g+1)＝ui(g+1)；当为其他情况时，即当为f(ui(g+1))＞f(xi(g)时，xi(g+1)＝xi(g)。通过选择操作可以模拟自然进化中的优胜劣汰过程，如此，可以生成具有高适应度的个体xi(g+1)。经过选择操作后，得到个体汇总成新的种群，新的种群即为第g代初始种群经过变异、修补、杂交、选择等操作后，得到的第g代种群。另外，第g代种群也作为第g+1代初始种群，如下：
在本实施例中，差分进化算法的预设选择算子是从目标向量和试验向量中保留最优，使得子代个体的适应度总是好于父代个体的适应度值，从而导致种群始终向最优解的位置进化，并逐步收敛到最优解位置或满意解位置。如此，可以通过上述的差分进化算法，在基板模型中确定出使有限元三维模型的固有频率小于或等于预设频率的定位孔，或确定出最小固有频率所对应的定位孔。其中，所确定的定位孔中，包括定位孔的数量及每个定位孔在基板模型上的位置信息。
请参照图4，本申请实施例还提供一种电路板孔位确定装置200，可以应用于上述的电子设备10中，用于执行方法中的各步骤。电路板孔位确定装置200包括至少一个可以软件或固件(Firmware)的形式存储于存储模块中或固化在电子设备10操作系统(OperatingSystem，OS)中的软件功能模块。处理模块用于执行存储模块中存储的可执行模块，例如电路板孔位确定装置200所包括的软件功能模块及计算机程序等。
电路板孔位确定装置200可以包括模型创建单元210及孔位确定单元220，可以实现的操作内容如下：
模型创建单元210，用于基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型；
孔位确定单元220，用于根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，所述目标定位孔为在所述有限元三维模型的基板模型中通过所述预设优化算法确定的使所述有限元三维模型的固有频率小于或等于预设频率的定位孔。
可选地，模型创建单元210用于：基于所述待测电路板的所述几何参数及所述材料参数，创建与所述待测电路板对应的电路板三维模型；基于预设模型划分策略，对所述电路板三维模型进行模型划分，得到所述有限元三维模型。
可选地，模型创建单元210还用于：通过四边形网格单元划分所述电路板三维模型中的所述基板模型，以及通过六面体网格单元划分所述电路板三维模型中的内存模块模型及散热器模型，得到所述有限元三维模型。
可选地，孔位确定单元220还用于：
基于定位孔的孔位在所述有限元三维模型的基板模型的约束范围，创建与定位孔对应的种群个体的范围矩阵；
根据预设初始化算子及所述范围矩阵，生成初始种群；
根据预设变异算子及第g代初始种群，生成包括变异个体的第g代种群，其中，g依次取1至N，g为1时，第g代初始种群为所述初始种群，g为2至N时，第g代初始种群为通过预设选择算子从第g-1代种群中选择出的种群，N为预设代数；
当g为N时，从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息。
可选地，孔位确定单元220还用于：从得到的每代种群中，确定在所述基板模型的约束范围内开设的使所述有限元三维模型的固有频率最小的定位孔的数量及位置信息，其中，所述固有频率最小的定位孔为所述目标定位孔。
可选地，电路板孔位确定装置200还可以包括修补单元及杂交单元。在孔位确定单元220从得到的每代种群中，确定所述目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息之前，修补单元用于：当所述变异个体所对应的定位孔未在所述基板模型的所述约束范围内时，根据预设修补算子对所述第g代种群中的未在所述约束范围内的变异个体归一化到所述约束范围内，得到中间变异体。杂交单元用于根据预设杂交算子，对所述中间变异体、所述第g代种群进行交叉操作，得到更新后的第g代种群，其中，所述更新后的第g代种群作为进行选择操作的种群，以得到第g+1代初始种群。
在本实施例中，处理模块可以是一种集成电路芯片，具有信号的处理能力。上述处理模块可以是通用处理器。例如，该处理器可以是中央处理器(Central Processing Unit，CPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。
存储模块可以是，但不限于，随机存取存储器，只读存储器，可编程只读存储器，可擦除可编程只读存储器，电可擦除可编程只读存储器等。在本实施例中，存储模块可以用于存储预设优化算法、待测电路板的几何参数、材料参数、有限元三维模型等。当然，存储模块还可以用于存储程序，处理模块在接收到执行指令后，执行该程序。
可以理解的是，图1所示的结构仅为电子设备10的一种结构示意图，电子设备10还可以包括比图1所示更多的组件。图1中所示的各组件可以采用硬件、软件或其组合实现。
需要说明的是，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的电子设备10的具体工作过程，可以参考前述方法中的各步骤对应过程，在此不再过多赘述。
本申请实施例还提供一种计算机可读存储介质。计算机可读存储介质中存储有计算机程序，当计算机程序在计算机上运行时，使得计算机执行如上述实施例中所述的电路板孔位确定方法。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可以通过硬件实现，也可以借助软件加必要的通用硬件平台的方式来实现，基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中，包括若干指令用使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施场景所述的方法。
综上所述，本申请提供一种电路板孔位确定方法、装置、电子设备及可读存储介质。方法包括：基于待测电路板的几何参数及材料参数，创建与待测电路板对应的有限元三维模型；根据预设优化算法，从有限元三维模型中确定目标定位孔的数量及所有目标定位孔在有限元三维模型中的位置信息，目标定位孔为在有限元三维模型的基板模型中开设的使有限元三维模型的固有频率小于或等于预设频率的定位孔。在本方案中，通过对待测电路板进行仿真，创建得到待测电路板的有限元三维模型，然后，通过预设优化算法在有限元三维模型中测试优化定位孔的孔位，以使所确定的定位孔满足设计要求，如此，有利于提高在电路板上确定定位孔的效率与可靠性，无需在实物电路板上进行打板测试，降低开发成本，缩短开发设计的项目周期。
在本申请所提供的实施例中，应该理解到，所揭露的装置、系统和方法，也可以通过其它的方式实现。以上所描述的装置、系统和方法实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (7)
1.一种电路板孔位确定方法，其特征在于，所述方法包括：
基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型；
根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，所述目标定位孔为在所述有限元三维模型的基板模型中通过所述预设优化算法确定的使所述有限元三维模型的固有频率小于或等于预设频率的定位孔；
其中，根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，包括：
基于定位孔的孔位在所述有限元三维模型的基板模型的约束范围，创建与定位孔对应的种群个体的范围矩阵；
根据预设初始化算子及所述范围矩阵，生成初始种群；
根据预设变异算子及第g代初始种群，生成包括变异个体的第g代种群，其中，g依次取1至N，g为1时，第g代初始种群为所述初始种群，g为2至N时，第g代初始种群为通过预设选择算子从第g－1代种群中选择出的种群，N为预设代数；
当所述变异个体所对应的定位孔未在所述基板模型的所述约束范围内时，根据预设修补算子对所述第g代种群中的未在所述约束范围内的变异个体归一化到所述约束范围内，得到中间变异体；
根据预设杂交算子，对所述中间变异体、所述第g代种群进行交叉操作，得到更新后的第g代种群，其中，所述更新后的第g代种群作为进行选择操作的种群，以得到第g+1代初始种群；
当g为N时，从得到的每代种群中，确定在所述基板模型的约束范围内开设的使所述有限元三维模型的固有频率最小的定位孔的数量及位置信息，其中，所述固有频率最小的定位孔为所述目标定位孔。
2.根据权利要求1所述的方法，其特征在于，基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型，包括：
基于所述待测电路板的所述几何参数及所述材料参数，创建与所述待测电路板对应的电路板三维模型；
基于预设模型划分策略，对所述电路板三维模型进行模型划分，得到所述有限元三维模型。
3.根据权利要求2所述的方法，其特征在于，基于预设模型划分策略，对所述电路板三维模型进行模型划分，得到所述有限元三维模型，包括：
通过四边形网格单元划分所述电路板三维模型中的所述基板模型，以及通过六面体网格单元划分所述电路板三维模型中的内存模块模型及散热器模型，得到所述有限元三维模型。
4.根据权利要求2所述的方法，其特征在于，所述电路板三维模型中不包括指定电子元器件的三维模型，所述指定电子元器件为所述待测电路板中的小于预设重量的电子元器件。
5.一种电路板孔位确定装置，其特征在于，所述装置包括：
模型创建单元，用于基于待测电路板的几何参数及材料参数，创建与所述待测电路板对应的有限元三维模型；
孔位确定单元，用于根据预设优化算法，从所述有限元三维模型中确定目标定位孔的数量及所有所述目标定位孔在所述有限元三维模型中的位置信息，所述目标定位孔为在所述有限元三维模型的基板模型中通过所述预设优化算法确定的使所述有限元三维模型的固有频率小于或等于预设频率的定位孔；
所述孔位确定单元，具体用于基于定位孔的孔位在所述有限元三维模型的基板模型的约束范围，创建与定位孔对应的种群个体的范围矩阵；根据预设初始化算子及所述范围矩阵，生成初始种群；根据预设变异算子及第g代初始种群，生成包括变异个体的第g代种群，其中，g依次取1至N，g为1时，第g代初始种群为所述初始种群，g为2至N时，第g代初始种群为通过预设选择算子从第g－1代种群中选择出的种群，N为预设代数；当所述变异个体所对应的定位孔未在所述基板模型的所述约束范围内时，根据预设修补算子对所述第g代种群中的未在所述约束范围内的变异个体归一化到所述约束范围内，得到中间变异体；根据预设杂交算子，对所述中间变异体、所述第g代种群进行交叉操作，得到更新后的第g代种群，其中，所述更新后的第g代种群作为进行选择操作的种群，以得到第g+1代初始种群；当g为N时，从得到的每代种群中，确定在所述基板模型的约束范围内开设的使所述有限元三维模型的固有频率最小的定位孔的数量及位置信息，其中，所述固有频率最小的定位孔为所述目标定位孔。
6.一种电子设备，其特征在于，所述电子设备包括相互耦合的处理器及存储器，所述存储器内存储计算机程序，当所述计算机程序被所述处理器执行时，使得所述电子设备执行如权利要求1-4中任一项所述的方法。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行如权利要求1-4中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110628712.8A CN113221505B (zh) | 2021-06-04 | 2021-06-04 | 电路板孔位确定方法、装置、电子设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110628712.8A CN113221505B (zh) | 2021-06-04 | 2021-06-04 | 电路板孔位确定方法、装置、电子设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113221505A CN113221505A (zh) | 2021-08-06 |
| CN113221505B true CN113221505B (zh) | 2024-04-12 |
Family
ID=77083019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110628712.8A Active CN113221505B (zh) | 2021-06-04 | 2021-06-04 | 电路板孔位确定方法、装置、电子设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113221505B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113742974A (zh) * | 2021-09-10 | 2021-12-03 | 曙光信息产业股份有限公司 | 连接器仿真测试方法、装置、电子设备及存储介质 |
| CN114036887A (zh) * | 2021-12-08 | 2022-02-11 | 深圳Tcl新技术有限公司 | 时钟信号电路设计方法、装置、存储介质及电子设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044146A (ja) * | 2003-07-22 | 2005-02-17 | National Institute Of Advanced Industrial & Technology | 有限要素解析方法、有限要素解析プログラムおよび有限要素解析装置 |
| US7409667B1 (en) * | 2005-12-15 | 2008-08-05 | Emc Corporation | Techniques for modeling a circuit board structure |
| CN104077496A (zh) * | 2014-07-17 | 2014-10-01 | 中国科学院自动化研究所 | 基于差分进化算法的智能管道布局优化方法和系统 |
| US9715571B1 (en) * | 2014-10-08 | 2017-07-25 | Ansys, Inc. | Systems and methods for simulations of reliability in printed circuit boards |
| CN108804738A (zh) * | 2018-03-22 | 2018-11-13 | 广州兴森快捷电路科技有限公司 | 基于定位孔的电路板缺陷追踪方法、装置及计算机设备 |
| CN108876830A (zh) * | 2018-06-06 | 2018-11-23 | 四川大学 | 点云配准方法、装置、电子设备及可读存储介质 |
| US10579757B1 (en) * | 2017-06-06 | 2020-03-03 | Ansys, Inc. | Calculating and extracting joule-heating and self-heat induced temperature on wire segments for chip reliability |
| CN111310402A (zh) * | 2020-01-21 | 2020-06-19 | 西安工程大学 | 一种基于面面平行的印刷电路板裸板缺陷检测方法 |
| CN112699548A (zh) * | 2020-12-25 | 2021-04-23 | 珠海格力电器股份有限公司 | 电控箱布局方案的生成方法、装置和电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI632477B (zh) * | 2017-05-26 | 2018-08-11 | 瑞傳科技股份有限公司 | 電路板零件佈設判定方法 |
-
2021
- 2021-06-04 CN CN202110628712.8A patent/CN113221505B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044146A (ja) * | 2003-07-22 | 2005-02-17 | National Institute Of Advanced Industrial & Technology | 有限要素解析方法、有限要素解析プログラムおよび有限要素解析装置 |
| US7409667B1 (en) * | 2005-12-15 | 2008-08-05 | Emc Corporation | Techniques for modeling a circuit board structure |
| CN104077496A (zh) * | 2014-07-17 | 2014-10-01 | 中国科学院自动化研究所 | 基于差分进化算法的智能管道布局优化方法和系统 |
| US9715571B1 (en) * | 2014-10-08 | 2017-07-25 | Ansys, Inc. | Systems and methods for simulations of reliability in printed circuit boards |
| US10579757B1 (en) * | 2017-06-06 | 2020-03-03 | Ansys, Inc. | Calculating and extracting joule-heating and self-heat induced temperature on wire segments for chip reliability |
| CN108804738A (zh) * | 2018-03-22 | 2018-11-13 | 广州兴森快捷电路科技有限公司 | 基于定位孔的电路板缺陷追踪方法、装置及计算机设备 |
| CN108876830A (zh) * | 2018-06-06 | 2018-11-23 | 四川大学 | 点云配准方法、装置、电子设备及可读存储介质 |
| CN111310402A (zh) * | 2020-01-21 | 2020-06-19 | 西安工程大学 | 一种基于面面平行的印刷电路板裸板缺陷检测方法 |
| CN112699548A (zh) * | 2020-12-25 | 2021-04-23 | 珠海格力电器股份有限公司 | 电控箱布局方案的生成方法、装置和电子设备 |
Non-Patent Citations (1)
| Title |
|---|
| Modeling of board-level package by Finite Element Analysis and laser interferometer measurements;Bo Zhang et al.;《Microelectronics Reliability》;第50卷;第1021-1027页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113221505A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113221505B (zh) | 电路板孔位确定方法、装置、电子设备及可读存储介质 | |
| CN106897476B (zh) | 用于优化计算机辅助工程模型的方法、系统和介质 | |
| US8327304B2 (en) | Partitioning for hardware-accelerated functional verification | |
| US6323050B1 (en) | Method for evaluating decoupling capacitor placement for VLSI chips | |
| JP3042761B2 (ja) | 論理エミュレーションシステムにおけるプログラマブルデバイスのプログラムデータ生成方法およびプログラマブルデバイスのプログラムデータ生成装置 | |
| US20210295167A1 (en) | Generative networks for physics based simulations | |
| US20080295057A1 (en) | Method for determining a standard cell for ic design | |
| US6135649A (en) | Method of modeling and analyzing electronic noise using Pade approximation-based model-reduction techniques | |
| US10380293B1 (en) | Methods, systems, and computer program product for implementing physics aware model reduction for three-dimensional designs | |
| CN116911227A (zh) | 一种基于硬件的逻辑映射方法、装置、设备及存储介质 | |
| Kocnova et al. | EA-based resynthesis: an efficient tool for optimization of digital circuits | |
| CN116663491B (zh) | 基于bdd求解功能覆盖组条件约束语句的方法、设备和介质 | |
| US20050288918A1 (en) | System and method to facilitate simulation | |
| JP2014021847A (ja) | リソース管理装置及びリソース管理方法及びプログラム | |
| CN112513861B (zh) | 使用并行处理进行层次电路模拟的方法和系统 | |
| US7346868B2 (en) | Method and system for evaluating design costs of an integrated circuit | |
| KR101335657B1 (ko) | 실시간 시뮬레이터와 시스템 스위칭을 이용한 대규모 ｄｃｓ 검증 장치 및 그 검증방법 | |
| KR20140100412A (ko) | 충돌 사건의 수치상 시뮬레이션에서 저차 및 2차 유한 요소들을 수반하는 접촉면 정의 생성 | |
| CN110837707B (zh) | 一种有限元分析系统、方法、计算机设备及存储介质 | |
| JP2011237989A (ja) | 半導体集積回路の設計装置、その設計方法、及びその設計プログラム | |
| US8539415B2 (en) | Reconfigurable circuit, its design method, and design apparatus | |
| CN110941934B (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
| CN116227295B (zh) | 电池包有限元建模方法、装置、计算机设备及存储介质 | |
| Daly et al. | A connection formalism for the solution of large and stiff models | |
| CN117236243A (zh) | 一种时序路径的分割优化方法、装置、介质和计算设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |