CN113206076A - 用于静电放电保护的方法、静电放电电路以及集成电路 - Google Patents

用于静电放电保护的方法、静电放电电路以及集成电路 Download PDF

Info

Publication number
CN113206076A
CN113206076A CN202110117963.XA CN202110117963A CN113206076A CN 113206076 A CN113206076 A CN 113206076A CN 202110117963 A CN202110117963 A CN 202110117963A CN 113206076 A CN113206076 A CN 113206076A
Authority
CN
China
Prior art keywords
circuit
node
coupled
voltage divider
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110117963.XA
Other languages
English (en)
Inventor
赫尔诺特·朗古特
阿德里安·伯努瓦·伊莱
斯特芬·舒曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN113206076A publication Critical patent/CN113206076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了用于静电放电保护的方法、静电放电电路以及集成电路。根据实施方式，一种用于静电放电保护的方法包括：使用分压器电路对多个电路节点之间的电压进行分压以形成分压电压；补偿分压电压的温度依赖性以形成经温度补偿的分压电压；使用瞬变检测电路监测多个电路节点之间的电压以形成瞬变检测信号；以及基于经温度补偿的分压电压并基于瞬变检测信号来激活耦接在多个电路节点之间的钳位电路。

Description

用于静电放电保护的方法、静电放电电路以及集成电路
技术领域
本发明总体上涉及用于温度补偿的静电放电(ESD)保护的系统和方法。
背景技术
半导体集成电路由于其器件结构的几何形状小而通常对ESD事件敏感。这些敏感的器件结构可以包括例如金属氧化物半导体(MOS)晶体管，金属氧化物半导体(MOS)晶体管当暴露于高电流和高电压时容易受到损坏。为了保护这些器件，ESD电路可以耦接至外部接口引脚和外部连接的电源总线。ESD电路还可以耦接至敏感的内部节点以及耦接至连接至内部发电电路(例如线性稳压器)的内部电源总线。
通常用于对内部连接的电源网络和外部连接的电源网络提供保护的ESD保护电路的一个示例是有源钳位器。这些有源钳位器可以包括晶体管和触发电路，晶体管具有连接在两个供电节点之间以提供大电流放电路径的负载路径，触发电路被配置成在ESD事件或电过载(EOS)事件期间激活晶体管。这些钳位电路可以包括例如MOS晶体管、双极晶体管或晶闸管。触发电路可以被配置成对快速电流注入ESD事件(例如充电装置模型(CDM)和系统级ESD事件)以及具有中等瞬变电流注入的ESD事件(例如人体模型(HBM)ESD事件)敏感。除了对快速瞬变ESD事件提供保护外，ESD保护还可以被配置成对持续时间长于1μs的较慢的瞬变EOS事件提供保护。然而，在正常操作期间，钳位电路可以被配置成不导通。
在标称高温操作期间，在现场或在高温过电压可靠性测试(例如，老化测试、闩锁测试、高温工作寿命(HTOL)测试等)期间，钳位电路优选地被配置成处于不导通状态，以避免由于流过钳位电路的意外的大电流而引起的器件的故障或损坏。然而，由于半导体器件的温度依赖性，ESD保护装置在高温下操作期间通常容易触发和/或容易发生高泄漏电流。
发明内容
根据实施方式，一种用于静电放电(ESD)保护的方法包括：使用分压器电路对多个电路节点之间的电压进行分压以形成分压电压；补偿分压电压的温度依赖性以形成经温度补偿的分压电压；使用瞬变检测电路监测多个电路节点之间的电压以形成瞬变检测信号；以及基于经温度补偿的分压电压并基于瞬变检测信号来激活耦接在多个电路节点之间的钳位电路。
根据另一实施方式，一种静电放电(ESD)电路包括：分压器电路，其耦接在第一电路节点与第二电路节点之间；温度补偿电路，其耦接至分压器电路；瞬变检测电路，其耦接至第一电路节点或第二电路节点中的至少一个；以及钳位电路，其具有耦接在第一电路节点与第二电路节点之间的负载路径以及耦接至分压器电路的输出和瞬变检测电路的输出的控制节点。
根据又一实施方式，一种集成电路包括：设置在半导体基底上的多个二极管接法晶体管和至少一个电阻器，多个二极管接法晶体管和至少一个电阻器串联耦接在第一电源连接与第二电源连接之间；设置在该半导体基底上的温度补偿电路，该温度补偿电路耦接至多个二极管接法晶体管和至少一个电阻器；设置在半导体基底上的滤波电阻器和滤波电容器，该滤波电阻器和该滤波电容器串联耦接在第一电源连接与第二电源连接之间；设置在半导体基底上的钳位晶体管，该钳位晶体管具有连接在第一电源连接与第二电源连接之间的负载路径；设置在半导体基底上的第一放大器，该第一放大器耦接在多个二极管接法晶体管与钳位晶体管的控制节点之间；以及设置在半导体基底上的第二放大器，该第二放大器耦接在滤波电容器与钳位晶体管的控制节点之间。
附图说明
为了更完整地理解本发明及其优点，现在参考以下结合附图的描述，在附图中：
图1A示出了实施方式的ESD保护系统的框图；
图1B示出了实施方式的钳位电路的示意图；以及
图1C示出了实施方式的瞬变检测电路的示意图；
图2A示出了实施方式的分压器、温度补偿电路和放大器的示意图；
图2B示出了实施方式的分压器电路的示意图；
图2C示出了实施方式的温度补偿电路的示意图；以及
图2D示出了实施方式的ESD保护系统的示意图；
图3A和图3B示出了根据替选实施方式的ESD保护；
图4示出了利用实施方式的ESD保护系统的集成电路的平面图；以及
图5示出了实施方式的ESD保护方法的框图。
除非另外指出，否则不同图中的对应数字和符号通常指代对应的部分。绘制附图以清楚地示出优选实施方式的相关方面，并且不一定按比例绘制。为了更清楚地说明某些实施方式，指示相同结构、材料或工艺步骤的变化的字母可以在附图标记之后。
具体实施方式
下面详细讨论当前优选实施方式的形成和使用。然而，应当理解，本发明提供了可以在各种特定上下文中实施的许多可应用的发明构思。所讨论的特定实施方式仅说明形成和使用本发明的特定方式，并且不限制本发明的范围。
将针对特定上下文中的优选实施方式的用于对耦接在集成电路的电源节点之间的有源ESD钳位电路进行温度补偿的系统和方法来描述本发明。然而，本发明通常可以应用于被配置成保护其他电路节点的ESD保护电路、板级ESD保护电路以及温度补偿的触发电路。
在本发明的实施方式中，温度补偿的触发电路用于激活耦接在两个电源节点之间的ESD钳位电路。在一些实施方式中，温度补偿的触发电路包括分压器电路和被配置成补偿分压器电路的温度依赖性的温度补偿电路。另外，触发电路还可以包括瞬变检测电路，该瞬变检测电路被配置成检测电源节点上的快速瞬变事件。
通过对分压器电路进行温度补偿，可以在宽温度范围内确保准确的触发电压。因此，可以确保触发电压充分大于最大预期电源电压，以降低错误触发的风险，同时防止触发电压超过增加ESD引起器件损坏的风险的电压。另外，通过结合瞬变检测电路，还可以针对快速瞬变ESD事件确保ESD保护。
图1A示出了ESD保护系统100。在各种实施方式中，ESD保护系统100可以设置在半导体基底例如硅基底上，并且可以被配置成向设置在半导体基底上的各种电路和器件提供保护。如所示出的，ESD保护系统100包括分压器102、温度补偿电路104、放大器106、瞬变检测电路108和钳位电路110。如所示出的，分压器102的输出耦接至放大器106的输入和节点TIN，放大器106的输出在节点TRIG处耦接至钳位电路110。瞬变检测电路108的输出也耦接至钳位电路110。在操作期间，分压器102在节点TIN处提供分压电压。该分压电压可以是例如节点VDD与VSS之间的电压差的一部分p。节点VDD也可以被称为“第一电源连接”，并且节点VSS也可以被称为“第二电源连接”。例如，在一些实施方式中，VTIN-VVSS＝(VVDD-VVSS)/p，其中，VTIN是节点TIN处的电压，VVDD是节点VDD处的电压，并且VVSS是节点VSS处的电压。在实施方式中，节点VDD和VSS可以是电源节点，其中，在正常操作期间，节点VDD被配置成耦接至比节点VSS高的电压。在一些实施方式中，节点VSS可以被配置成耦接至接地电压或负供电电压。在其他实施方式中，节点VDD可以被配置成耦接至接地节点，并且节点VSS可以被配置成耦接至负供电电压。节点VDD或节点VSS之一或两者可以直接耦接至集成电路的外部引脚，或者可以耦接至内部电源节点，该内部电源节点从内部供电电压生成电路例如稳压器或电荷泵获得其供电电压。
在节点VSS耦接至地的实施方式中，可以将VTIN与VVSS之间的关系简化成VTIN＝VVSS/p。在利用依赖温度的电路元件的各个实施方式中，节点TIN与VSS之间的电压差的一部分p可以依赖于温度，使得VTIN＝VVSS/p(T)，其中T是温度。因此，在各个实施方式中，温度补偿电路104被配置成补偿部分p(T)的温度依赖性。因此，如果部分p(T)随温度增加(例如具有正温度系数)，则温度补偿电路104被配置成提供随温度降低的补偿信号。另一方面，如果分数p(T)随温度降低(例如具有负温度系数)，则温度补偿电路104被配置成提供随温度增加的补偿信号。在一些实施方式中，温度补偿电路104完全补偿分压器102中的部分p(T)的温度依赖性，而在其他实施方式中，温度补偿电路104部分地补偿温度，使得部分p(T)的温度依赖性的程度相对于未补偿的分压器102减小。
在一些实施方式中，正温度系数与反向偏置二极管的雪崩击穿或由诸如金属或重掺杂半导体的材料制造的电阻器(例如扩散电阻器)以及其电阻率随温度增加的n阱相关联。另一方面，负温度系数与正向偏置二极管或MOS二极管相关联。多晶硅电阻器可以被配置成具有正温度系数或负温度系数。
在操作期间，分压器102与温度补偿电路104协同提供经温度补偿的电压VTIN，该经温度补偿的电压VTIN是VVDD与VVSS之间的电压差的一部分。该经补偿的电压VTIN被放大器106放大，该放大器106在节点TRIG处提供一部分触发信号VTRIG。当触发信号VTRIG超过钳位电路110的阈值电压时，钳位电路110接通并且在节点VDD与VSS之间提供低阻抗路径。在各个实施方式中，该低阻抗路径被配置成安全地分流由于ESD事件而发生的大电流。
放大器106可以包括被配置成驱动钳位电路110的一个或更多个放大器。在一些实施方式中，放大器106可以被配置成将节点TIN处的电压VTIN与预定电压或电压范围内的电压进行比较，以确定何时生成触发信号VTRIG。在一些实施方式中，可以使用一个或更多个逆变器电路来实现放大器106。
在各个实施方式中，瞬变检测电路108被配置成响应于节点VDD和/或节点VSS处的快速瞬变信号而在节点TRIG处提供一部分触发信号VTRIG。由瞬变检测电路108生成的一部分触发信号VTRIG可以被称为“瞬变检测信号”。瞬变检测电路108可以包括例如具有小时间常数的滤波器，例如RC滤波器。在一些实施方式中，取决于特定实施方式及其规范，该时间常数可以在大约1ns与大约1μs之间。然而，在某些情况下，可以使用该范围之外的时间常数。在一些实施方式中，时间常数可以被设置成在纳秒范围内，以检测诸如CDM或系统级ESD脉冲的第一峰值的快速瞬变事件。可以调整时间常数的最大值，以满足各种系统特定的规范。例如，可以以ESD保护系统100同时满足电源上电时间、ESD电路面积、钳位电压的设计目标的方式来调整时间常数(和其他电路参数)。也可以调整时间常数例如用于满足预定的商业ESD要求例如HBM测试规范，该HBM测试规范定义了30ns处的电流峰值。在一些实施方式中，瞬变检测电路108可以包括被配置成驱动钳位电路110的一个或更多个放大器。
图1B示出了可以用于实现图1A中的钳位电路110的两个示例电路。例如，钳位电路110可以使用包括双极结型晶体管101(其可以被称为“钳位晶体管”)的电路110a来实现，该双极结型晶体管101具有耦接至触发节点TRIG的基极、耦接至节点VSS的发射极和耦接至节点VDD的集电极。在操作期间，响应于ESD事件，触发信号VTIN被施加到晶体管101的基极。随着触发信号VTRIG的电压增加，对应的电流从晶体管101的集电极流到发射极。从结型晶体管101的集电极到发射极的电流路径也可以被称为“负载路径”。在各个实施方式中，晶体管101的电流处理能力被配置成至少处理与ESD事件相关联的预期量的电流。
在另一实施方式中，可以使用包括MOS晶体管103(也称为“钳位晶体管”)的电路110b来实现钳位电路110，该MOS晶体管103具有耦接至触发节点TRIG的栅极(也被称为“控制节点”)、耦接至节点VSS的源极以及耦接至节点VDD的漏极。在操作期间，响应于ESD事件，触发信号VTIN被施加到晶体管103的栅极。当触发信号VTRIG的电压超过晶体管103的阈值VT时，对应的电流从晶体管103的漏极流到源极。从晶体管103的源极到漏极的电流路径也可以被称为“负载路径”。在各个实施方式中，晶体管103的电流处理能力被配置成至少处理与ESD事件相关联的预期量的电流。尽管在图1B中将晶体管103描绘为NMOS晶体管，但是应当理解，可以替选地使用PMOS晶体管来实现晶体管103。
应该理解，图1B所示的电路110a和110b仅是可以用于实现钳位电路110的许多可能的示例电路中的两个电路。在本发明的替选实施方式中，可以使用其他器件来实现钳位电路110，其他器件包括但不限于MOSFET、IGBT、JFET和晶闸管。
图1C示出了触发电路108的示例实现的示意图，该触发电路108包括使用在节点B处连接在一起的电阻器105和电容器107实现的串联RC电路以及使用包括PMOS晶体管162和NMOS晶体管的逆变器109实现的放大器164(电阻器105也可以被称为“滤波电阻器”，并且电容器107也可以被称为“滤波电容器”)。在正常(例如，非ESD)操作期间，PMOS晶体管162截止，并且NMOS晶体管向节点TRIG施加节点VSS处的电压VVSS。由于串联RC电路的低通特性，当节点VDD与VSS之间的电压快速增加时，PMOS晶体管162的栅极-源极电压相比于电容器107两端的电压以更快的速率增加。因此，当节点VDD与VSS之间的电压响应于ESD事件而快速增加时，PMOS晶体管162在PMOS晶体管162的栅极-源极电压超过其阈值的时间长度内接通。因此，PMOS晶体管接通的时间长度与电阻器105和电容器107的RC时间常数成比例。
应该理解，图1C所描绘的电路仅是可以用于实现触发电路108的许多示例电路之一。在替选实施方式中，可以使用本领域已知的其他触发电路。例如，在一个实施方式中，电阻器105和电容器107的位置可以颠倒，使得电容器107耦接在节点B与节点VDD之间，并且电阻器105耦接在节点B与节点VSS之间。在这样的实施方式中，NMOS 164在正常操作期间截止，并且在ESD事件期间暂时接通。在这样的实施方式中，附加的逆变器电路109可以与现有的逆变器电路109级联，以调节施加到钳位电路110的触发信号VTRIG的极性。
图2A示出了示意图，该示意图示出图1A中描绘的分压器102、温度补偿电路104和放大器106的更详细视图。如所示出的，分压器102包括耦接在节点VDD与节点TIN之间的多个第一分压器元件112以及耦接在节点TIN与节点VSS之间的第二分压器元件114。尽管为了便于说明，仅四个第一分压器元件112被示出串联耦接在节点VDD与节点TIN之间，但是应当理解，任何数量的第一分压器元件112可以耦接在节点VDD与节点TIN之间。类似地，尽管仅单个第二分压器元件114被示出耦接在节点TIN与节点VSS之间，但是应当理解，两个或更多个第二分压器元件114可以耦接在节点TIN与节点VSS之间。在各个实施方式中，可以使用具有正温度系数或负温度系数的各种电路和器件来实现第一分压器元件112和第二分压器元件114，如下面关于图2B所描述的。在一些实施方式中，可以使用具有温度稳定特性的电路元件来实现第一分压器元件112或第二分压器元件114。
温度补偿电路104包括温度补偿元件116，温度补偿元件116可以包括具有正温度系数或负温度系数的电路元件。温度补偿元件116的温度系数可以被配置成完全或部分地补偿分压器电路102的温度行为。温度补偿电路104可以包括单个温度补偿元件116，或者可以包括以各种配置耦接在一起的多个温度补偿电路116，如以下关于图2C进一步说明的。
放大器106包括串联耦接在节点TIN与节点TRIG之间的两个逆变器109。例如，可以如以上关于图1C所描述的那样实现逆变器109。在一些实施方式中，可以使用多于两个逆变器109或使用少于两个逆变器109。在本发明的又一实施方式中，可以使用本领域中已知的其他放大器电路来实现放大器106。
图2B示出了可以各自单独用于实现分压器电路102的示例实现102a、102b、102c和102d。在分压器电路102a中，使用结型二极管122实现第一分压器元件112(也可以被称为“二极管电路”)，并且使用电阻器124实现第二分压器元件114。结型二极管122可以例如使用由相反的半导体类型的两个相邻扩散区域形成的pn结来实现，或者通过由设置在第二半导体类型的阱中的第一半导体类型的扩散区域(例如，设置在n阱中的p+扩散)形成的半导体结来实现。替选地，结型二极管122可以由本领域中已知的其他二极管结构例如基于NMOS的二极管堆叠来形成。在实施方式中，电阻器124具有正温度系数。在操作期间，每个正向偏置结型二极管122两端的电压随温度降低，而电阻器124的电阻随温度升高。因此，由分压器102a产生的分压电压VTIN(无温度补偿)随温度升高而升高。在一些实施方式中，电阻器124使用扩散电阻器、多晶硅电阻器、金属电阻器或本领域已知的其他电阻器结构来实现。电阻器124可以具有在约100Ω与约100kΩ之间的电阻，然而，取决于特定实施方式，可以使用该范围之外的值。
关于也可以用于实现分压器电路102的分压器电路102b，使用二极管接法(diodeconnected)PMOS器件126实现第一分压器元件112，并且使用电阻器124实现第二分压器元件114。替选地，可以用对应的二极管接法NMOS器件替换一个或更多个二极管接法PMOS器件126。在实施方式中，电阻器124具有正温度系数。在操作期间，每个二极管接法PMOS器件126两端的电压随温度降低，而电阻器124的电阻随温度升高。因此，由分压器102b产生的分压电压VTIN(无温度补偿)随着温度的升高而升高，因为电阻器决定了整个堆叠的温度依赖性。
在分压器电路102c中，结型二极管122用于实现第一分压器元件112，并且二极管128用于实现第二分压器元件114。可以例如使用结型二极管或齐纳二极管实现二极管128。在ESD事件期间，节点VDD与VSS之间的电压增加到二极管128经历雪崩和/或齐纳击穿并且二极管128两端的电压被限制为其击穿电压的程度。在实施方式中，用于实现第二分压器元件114的二极管128两端的电压随着温度的升高而升高。因此，在一些实施方式中，由分压器102c产生的分压电压VTIN(无温度补偿)随温度升高。
在一些实施方式中，未经补偿的分压器102的输出可以随着温度升高而降低。例如，分压器电路102d包括用于实现第一分压器元件112的二极管接法PMOS器件126和用于实现第二分压器元件114的二极管接法PMOS器件127。替选地，可以用对应的二极管接法NMOS器件代替一个或更多个二极管接法PMOS器件126。在实施方式中，二极管接法PMOS器件127两端的电压随着温度的升高而降低，使得由分压器102d产生的分压电压VTIN(无温度补偿)随温度降低。
应当理解，图2B所示的示例仅代表用于实现分压器电路102的许多可能方式中的四种方式。在本发明的其他实施方式中，可以使用本领域已知的其他分压器电路。例如，除了二极管、PMOS晶体管和电阻器之外的其他器件可以用于实现分压器电路102。双极晶体管、NMOS晶体管、JFET器件以及本领域中已知的其他电路器件可以用于实现第一分压器元件112和第二分压器元件114。
图2C示出了可以各自用于实现温度补偿电路104的示例实现104a、104b、104c、104d、104e、104f和104g。如所示出的，温度补偿电路104a包括NMOS器件136，NMOS器件136具有连接至节点TIN的漏极以及连接至节点VSS的栅极和源极。在正常操作期间，NMOS器件136名义上截止，但是具有取决于几何形状和温度的泄漏电流。因此，随着温度的升高，泄漏电流增加并且趋于将节点TIN处的电压拉至较低的值(例如，在TIN处电压不会到如此之高)。因此，当温度补偿电路104a与具有随温度的升高而升高的电压的分压器电路102的实现方式(例如图2B中所示的分压器电路102a和102b)配对时，在较高的温度下NMOS器件136的泄漏电流的增加补偿了电阻器124的电阻的增加以及由结型二极管122(电路102a)的正向二极管电压的降低和二极管接法PMOS器件(电路102b)两端的电压的降低而引起的电流的增加，从而减小了节点TIN处的电压VTIN的温度依赖性。在一些实施方式中，除了与分压器电路102a和102b配对之外，温度补偿电路104a还可以与具有正温度系数的分压器电路102c配对。
温度补偿电路104b包括NMOS器件136，NMOS器件136具有连接至节点TIN的漏极和连接至节点VSS的源极。NMOS器件136的栅极经由电阻器135耦接至节点TIN，并且经由电阻器137耦接至节点VSS。在一些实施方式中，选择电阻器135和137的电阻并且确定NMOS器件136的大小使得以亚阈值机制(regime)偏置NMOS器件136。例如，在一个实施方式中，电阻器135和137形成分压比在约50kΩ与约5kΩ之间的电阻分压器。可以使用本领域中已知的任何电阻器类型来形成电阻器135和137。在替选实施方式中，由电阻器135和137形成的电阻器网络可以具有不同于图2C中描绘的两个串联电阻器135和137的拓扑。
在各个实施方式中，对于给定的栅极电压，由NMOS器件136汲取的亚阈值电流随着温度的升高而升高。因此，当温度补偿电路104b与具有随温度的升高而升高的电压的分压器电路102的实现方式(例如图2B所示的分压器电路102a和102b)配对时，由NMOS器件136汲取的电流的增加补偿了电阻124的电阻的增加以及由结型二极管122(电路102a)和二极管接法PMOS器件126(电路102b)两端的电压的降低而引起的电流的增加，从而减小了节点TIN处的电压VTIN的温度依赖性。在一些实施方式中，除了与分压器电路102a和102b配对之外，温度补偿电路104b还可以与具有正温度系数的分压器电路102c配对。
温度补偿电路104c包括二极管接法PMOS器件138，二极管接法PMOS器件138具有连接至节点TIN的源极和栅极以及连接至节点VSS的漏极。在各种实施方式中，确定二极管接法PMOS器件138的大小使得二极管接法PMOS器件138两端的电压随着温度的升高而降低。因此，当温度补偿电路104c与具有随着温度的升高而升高的电压的分压器电路102的实现方式(例如图2B中所示的分压器电路102a和102b)配对时，在较高温度下由二极管接法PMOS器件138汲取的电流的增加(由于其阈值电压的降低)补偿了电阻器124的电阻的增加以及由结型二极管122(电路102a)和二极管接法PMOS器件126(电路102b)两端的电压的降低而引起的电流的增加，从而减小了节点TIN处的电压VTIN的温度依赖性。在一些实施方式中，除了与分压器电路102a和102b配对之外，温度补偿电路104c还可以与具有正温度系数的分压器电路102c配对。
在一些实施方式中，温度补偿电路可以包括串联耦接的多个器件，如关于温度补偿电路104d、104e和104f所示出的。如所示出的，温度补偿电路104d包括串联耦接在节点TIN与VSS之间的多个二极管接法PMOS器件138，并且温度补偿电路104e包括串联耦接在节点TIN与VSS之间的多个结型二极管。虽然分别关于温度补偿电路104d仅描述了两个二极管接法PMOS器件138并且关于温度补偿电路104e仅描绘了三个结型二极管139，但是应当理解，取决于特定的实施方式及其规范，可以串联耦接任何数量的电路元件。温度补偿电路104d和104e的操作类似于上述温度补偿电路104c的操作。即，多个电路元件两端的电压随着温度的升高而降低。因此，当温度补偿电路104d和104e与具有随着温度的升高而升高的电压的分压器电路102的实现方式(例如图2B所示的分压器电路102a、102b和102c)配对时，在较高温度下由二极管接法PMOS器件138(由于其阈值电压的降低)或结型二极管139(由于其正向二极管电压的降低)汲取的电流的增加补偿了电阻器124(电路102a和102b)的电阻的增加、二极管128(电路102c)的击穿电压的增加以及由结型二极管122(电路102a和102c)和二极管接法PMOS器件126(电路102b)两端的电压的降低而引起的电流的增加。因此，减小了节点TIN处的电压VTIN的温度依赖性。在一些实施方式中，温度补偿电路104d和104e可以并联耦接，如关于温度补偿电路104f所示出的。
应该注意的是，温度补偿电路104d、104e和104f特别适于与具有耦接在节点TIN与节点VSS之间的反向偏置二极管128的分压器电路102c配对。在这样的实施方式中，可以根据二极管128的击穿电压来选择温度补偿电路104d、104e或104f中的堆叠器件的数量。例如，当二极管128具有较高的击穿电压时，可以串联耦接较多的器件(例如，二极管接法PMOS器件128或结型二极管139)，并且当二极管128具有较低的击穿电压时，可以串联耦接很少的器件。
还可以使用电阻器来实现温度补偿电路的实施，如关于包括电阻器142的温度补偿电路104g所示出的。在实施方式中，电阻器142具有正温度系数，使得电阻器的电阻随着温度的升高而升高。当温度补偿电路104g与具有随温度的升高而降低的电压的分压器电路102的实现方式例如图2B中所示的分压器电路102d配对时，在较高温度下电阻器142的电阻的增加补偿了在较高温度下二极管接法PMOS器件127的阈值电压的减小。
应当理解，温度补偿电路104a、104b、104c、104d、104e、104f和104g仅是可以用于补偿分压器102的温度补偿电路的的实施方式的七个非限制性示例。在本发明的替选实施方式中，电路元件的其他组合可以用于温度补偿分压器102。
图2D示出了ESD保护系统180的实施方式，其中，使用以上关于图2B描述的分压器电路102b来实现分压器电路102，使用以上关于图2C描述的温度补偿电路104b来实现温度补偿电路104，使用以上关于图1C描述的瞬变检测电路108来实现瞬变检测电路108，使用两个逆变器109来实现放大器106，并且使用以上关于图1B描述的钳位电路110b来实现钳位电路110。应当理解，图2D中所示的ESD保护系统180的实施方式仅是分压器电路、温度补偿电路、放大器、瞬变检测电路和钳位电路的各个实施方式可以如何组合以形成ESD保护电路的一个非限制性示例。
图3A示出了根据本发明的替选实施方式的ESD保护系统200。图3A中所示的ESD保护系统200类似于图1A中描绘的ESD保护电路100，除了瞬变检测电路108的输出在节点TIN处连接至分压器电路102以外。可选地，温度补偿电路104的附加实例可以与第一分压器元件112之一并联耦接。在ESD事件期间，当瞬变检测电路108在节点VDD和VSS处检测到快速瞬变时，节点TIN处的电压快速升高，并且附加补偿电路104为分压器102提供附加温度补偿。在一些实施方式中，可以省略附加补偿电路104。
图3B中所示的ESD保护系统220类似于图3A中所示的ESD保护系统200，除了使用耦接在节点VDD与分压器102之间的电容器224来实现瞬变检测电路108以外。在与节点VDD处的快速瞬变电压增加相关联的ESD事件期间，节点VDD处增加的电压耦接至节点TIN，从而增加节点TIN处的电压。
图4示出了结合本文描述的ESD保护系统的实施方式的集成电路300的平面图。如所示出的，集成电路300包括多个信号焊盘312、连接至节点VDD和电源轨302a的第一电源焊盘308以及连接至节点VSS和电源轨304a的第二电源焊盘310，第一电源焊盘308和第二电源焊盘310为电路314a提供电力。可以使用以上描述的任何ESD保护系统来实现的耦接在节点VDD与VSS之间的ESD保护电路306a向耦接至电源轨302a和304a的电路314a提供ESD保护。
集成电路还包括经由ESD耦接网络320耦接至电源轨302a和304b的内部电源轨302b和304a，ESD耦接网络320如所示出的可以使用二极管来实现。在一些实施方式中，内部电源轨302b和304b以及由内部电源轨302b和304b供电的电路314b形成与电路314a以及电源轨302a和304a分开的电力域。在各个实施方式中，可以使用以上描述的任何ESD保护系统来实现耦接至内部电源轨302b和304b的ESD保护电路306b，以向耦接至内部电源轨302b和304b的电路314b提供ESD保护。应当理解，图4所示的集成电路300仅是ESD保护系统的实施方式的如何结合到集成电路中的一个具体示例。在替选实施方式中，可以使用任何数量的ESD保护电路的实施方式来为任何数量的电源域提供保护。
图5示出了可以应用于以上描述的ESD保护系统的实施方式的ESD保护的实施方法400的流程图。在步骤402中，使用分压器电路对多个电路节点之间的电压进行分压以形成分压电压。在一些实施方式中，本文在实施方式中描述的分压器电路102可以用于提供分压电压。在一个实施方式中，关于以上实施方式描述的节点VDD和VSS形成多个电路节点。在步骤404中，补偿分压电压的温度依赖性。在各个实施方式中，在以上各个实施方式中描述的温度补偿电路104可以用于对分压电压进行温度补偿。
在步骤406中，使用瞬变检测电路例如在以上实施方式中描述的瞬变检测电路108来补偿多个电路节点之间的电压，以形成瞬变检测信号。在步骤408中，基于经补偿的分压电压并基于瞬变检测电路来激活耦接在多个电路节点之间的钳位电路。在一些实施方式中，可以使用本文关于实施方式描述的钳位电路110来实现钳位电路。例如，可以基于来自本文关于实施方式描述的放大器106和/或瞬变检测电路108的输出(节点TRIG)来激活钳位电路。应当理解，在一些实施方式中，方法步骤402、404、406和408中的一些或全部是同时执行的。
此处总结本发明的实施方式。从本文提交的整个说明书和权利要求书还可以理解其他实施方式。
示例1.一种用于静电放电(ESD)保护的方法，所述方法包括：使用分压器电路对多个电路节点之间的电压进行分压以形成分压电压；补偿所述分压电压的温度依赖性以形成经温度补偿的分压电压；使用瞬变检测电路监测所述多个电路节点之间的所述电压以形成瞬变检测信号；以及基于所述经温度补偿的分压电压并基于所述瞬变检测信号来激活耦接在所述多个电路节点之间的钳位电路。
示例2.根据示例1所述的方法，还包括：放大所述经温度补偿的分压电压，以及向所述钳位电路的输入节点提供放大的经温度补偿的分压电压。
示例3.根据示例1或2所述的方法，还包括：放大所述瞬变检测信号，以及向所述钳位电路提供放大的瞬变检测信号。
示例4.根据示例1至3中的一个所述的方法，还包括：向所述分压器电路提供所述瞬变检测信号。
示例5.根据示例1至4中的一个所述的方法，还包括：放大所述瞬变检测信号，以及向所述分压器电路提供放大的瞬变检测信号。
示例6.根据示例1至5中的一个所述的方法，其中，对所述分压器电路进行温度补偿包括向所述分压器电路的节点提供依赖温度的电流。
示例7.根据示例1至6中的一个所述的方法，其中，所述分压器电路包括与电阻器串联耦接的多个二极管电路。
示例8.根据示例7所述的方法，其中：所述多个二极管电路中的每个二极管电路包括二极管接法晶体管；并且对所述分压器电路进行温度补偿包括使用温度补偿电路来进行，所述温度补偿电路包括晶体管和电阻器网络，所述晶体管具有耦接在所述分压器电路的节点与所述多个电路节点之一之间的负载路径，所述电阻器网络耦接在所述分压器电路的所述节点与所述晶体管的控制节点之间。
示例9.根据示例1至8中的一个所述的方法，其中，所述瞬变检测电路包括RC电路。
示例10.一种静电放电(ESD)电路，包括：分压器电路，其耦接在第一电路节点与第二电路节点之间；温度补偿电路，其耦接至所述分压器电路；瞬变检测电路，其耦接至所述第一电路节点或所述第二电路节点中的至少一个；以及钳位电路，其具有耦接在所述第一电路节点与所述第二电路节点之间的负载路径以及耦接至所述分压器电路的输出并耦接至所述瞬变检测电路的输出的控制节点。
示例11.根据示例10所述的ESD电路，还包括耦接在所述分压器电路的输出与所述钳位电路的所述控制节点之间的第一放大器。
示例12.根据示例11所述的ESD电路，还包括耦接在所述瞬变检测电路的输出与所述钳位电路的所述控制节点之间的第二放大器。
示例13.根据示例11所述的ESD电路，还包括耦接在所述瞬变检测电路的输出与所述分压器电路之间的第二放大器。
示例14.根据示例11至13中的一个所述的ESD电路，其中，所述第一放大器包括逆变器。
示例15.根据示例10至14中的一个所述的ESD电路，其中：所述分压器电路包括与电阻器串联耦接的多个二极管电路；以及所述温度补偿电路被配置成提供依赖温度的电流。
示例16.根据示例15所述的ESD电路，其中：所述多个二极管电路中的每个二极管电路包括二极管接法晶体管；以及所述温度补偿电路包括晶体管和电阻器网络，所述晶体管具有耦接在所述分压器电路的节点与第一电路节点或第二电路节点之一之间的负载路径，所述电阻器网络耦接在所述分压器电路的所述节点与所述晶体管的控制节点之间。
示例17.根据示例10至16中的一个所述的ESD电路，其中，所述温度补偿电路包括多个温度补偿电路。
示例18.根据示例10至17中的一个所述的ESD电路，其中，所述第一电路节点是电源节点，并且所述第二电路节点是接地节点。
示例19.根据示例10至18中的一个所述的ESD电路，其中，所述瞬变检测电路包括耦接至所述第一电路节点或所述第二电路节点中的至少一个的RC电路。
示例20.一种集成电路，包括：设置在半导体基底上的多个二极管接法晶体管和至少一个电阻器，所述多个二极管接法晶体管和所述至少一个电阻器串联耦接在第一电源连接与第二电源连接之间；设置在所述半导体基底上的温度补偿电路，所述温度补偿电路耦接至所述多个二极管接法晶体管和所述至少一个电阻器；设置在所述半导体基底上的滤波电阻器和滤波电容器，所述滤波电阻器和所述滤波电容器串联耦接在所述第一电源连接与所述第二电源连接之间；设置在所述半导体基底上的钳位晶体管，所述钳位晶体管具有连接在所述第一电源连接与所述第二电源连接之间的负载路径；设置在所述半导体基底上的第一放大器，所述第一放大器耦接在所述多个二极管接法晶体管与所述钳位晶体管的控制节点之间；以及设置在所述半导体基底上的第二放大器，所述第二放大器耦接在所述滤波电容器与所述钳位晶体管的所述控制节点之间。
示例21.根据示例20所述的集成电路，其中：所述多个二极管接法晶体管中的每个包括二极管接法MOS晶体管；并且所述钳位晶体管包括MOS晶体管。
示例22.根据示例20或21所述的集成电路，其中：所述温度补偿电路包括：第一MOS晶体管，其具有耦接至所述多个二极管接法晶体管的第一源极/漏极和耦接至所述第二电源连接的第二源极/漏极；第一电阻器，其耦接在所述第一MOS晶体管的栅极与所述第一源极/漏极之间；以及第二电阻器，其耦接在所述栅极与所述第二源极/漏极之间。
尽管已经参考说明性实施方式描述了本发明，但是该描述并非旨在以限制性的意义来解释。参考说明书，示例性实施方式的各种修改和组合以及本发明的其他实施方式对于本领域技术人员将是明显的。因此，意在使所附权利要求涵盖任何这样的修改或实施方式。

Claims (22)

1.一种用于静电放电ESD保护的方法，所述方法包括：
使用分压器电路对多个电路节点之间的电压进行分压以形成分压电压；
补偿所述分压电压的温度依赖性以形成经温度补偿的分压电压；
使用瞬变检测电路监测所述多个电路节点之间的所述电压以形成瞬变检测信号；以及
基于所述经温度补偿的分压电压并基于所述瞬变检测信号来激活耦接在所述多个电路节点之间的钳位电路。
2.根据权利要求1所述的方法，还包括：放大所述经温度补偿的分压电压，以及向所述钳位电路的输入节点提供放大的经温度补偿的分压电压。
3.根据权利要求2所述的方法，还包括：放大所述瞬变检测信号，以及向所述钳位电路提供放大的瞬变检测信号。
4.根据权利要求2所述的方法，还包括向所述分压器电路提供所述瞬变检测信号。
5.根据权利要求2所述的方法，还包括：放大所述瞬变检测信号，以及向所述分压器电路提供放大的瞬变检测信号。
6.根据权利要求1所述的方法，其中，对所述分压器电路进行温度补偿包括向所述分压器电路的节点提供依赖温度的电流。
7.根据权利要求1所述的方法，其中，所述分压器电路包括与电阻器串联耦接的多个二极管电路。
8.根据权利要求7所述的方法，其中：
所述多个二极管电路中的每个二极管电路包括二极管接法晶体管；以及
对所述分压器电路进行温度补偿包括使用温度补偿电路来进行，所述温度补偿电路包括晶体管和电阻器网络，所述晶体管具有耦接在所述分压器电路的节点与所述多个电路节点之一之间的负载路径，所述电阻器网络耦接在所述分压器电路的节点与所述晶体管的控制节点之间。
9.根据权利要求1所述的方法，其中，所述瞬变检测电路包括RC电路。
10.一种静电放电ESD电路，包括：
分压器电路，其耦接在第一电路节点与第二电路节点之间；
温度补偿电路，其耦接至所述分压器电路；
瞬变检测电路，其耦接至所述第一电路节点或所述第二电路节点中的至少一个；以及
钳位电路，其具有耦接在所述第一电路节点与所述第二电路节点之间的负载路径以及耦接至所述分压器电路的输出并耦接至所述瞬变检测电路的输出的控制节点。
11.根据权利要求10所述的ESD电路，还包括耦接在所述分压器电路的输出与所述钳位电路的所述控制节点之间的第一放大器。
12.根据权利要求11所述的ESD电路，还包括耦接在所述瞬变检测电路的输出与所述钳位电路的所述控制节点之间的第二放大器。
13.根据权利要求11所述的ESD电路，还包括耦接在所述瞬变检测电路的输出与所述分压器电路之间的第二放大器。
14.根据权利要求11所述的ESD电路，其中，所述第一放大器包括逆变器。
15.根据权利要求10所述的ESD电路，其中：
所述分压器电路包括与电阻器串联耦接的多个二极管电路；以及
所述温度补偿电路被配置成提供依赖温度的电流。
16.根据权利要求15所述的ESD电路，其中：
所述多个二极管电路中的每个二极管电路包括二极管接法晶体管；以及
所述温度补偿电路包括晶体管和电阻器网络，所述晶体管具有耦接在所述分压器电路的节点与所述第一电路节点或所述第二电路节点之一之间的负载路径，所述电阻器网络耦接在所述分压器电路的所述节点与所述晶体管的控制节点之间。
17.根据权利要求15所述的ESD电路，其中，所述温度补偿电路包括多个温度补偿电路。
18.根据权利要求10所述的ESD电路，其中，所述第一电路节点是电源节点，并且所述第二电路节点是接地节点。
19.根据权利要求10所述的ESD电路，其中，所述瞬变检测电路包括耦接至所述第一电路节点或所述第二电路节点中的至少一个的RC电路。
20.一种集成电路，包括：
设置在半导体基底上的多个二极管接法晶体管和至少一个电阻器，所述多个二极管接法晶体管和所述至少一个电阻器串联耦接在第一电源连接与第二电源连接之间；
设置在所述半导体基底上的温度补偿电路，所述温度补偿电路耦接至所述多个二极管接法晶体管和所述至少一个电阻器；
设置在所述半导体基底上的滤波电阻器和滤波电容器，所述滤波电阻器和所述滤波电容器串联耦接在所述第一电源连接与所述第二电源连接之间；
设置在所述半导体基底上的钳位晶体管，所述钳位晶体管具有连接在所述第一电源连接与所述第二电源连接之间的负载路径；
设置在所述半导体基底上的第一放大器，所述第一放大器耦接在所述多个二极管接法晶体管与所述钳位晶体管的控制节点之间；以及
设置在所述半导体基底上的第二放大器，所述第二放大器耦接在所述滤波电容器与所述钳位晶体管的所述控制节点之间。
21.根据权利要求20所述的集成电路，其中：
所述多个二极管接法晶体管中的每个包括二极管接法MOS晶体管；以及
所述钳位晶体管包括MOS晶体管。
22.根据权利要求21所述的集成电路，其中所述温度补偿电路包括：
第一MOS晶体管，其具有耦接至所述多个二极管接法晶体管的第一源极/漏极和耦接至所述第二电源连接的第二源极/漏极；
第一电阻器，其耦接在所述第一MOS晶体管的栅极与所述第一源极/漏极之间；以及
第二电阻器，其耦接在所述栅极与所述第二源极/漏极之间。
CN202110117963.XA 2020-01-30 2021-01-28 用于静电放电保护的方法、静电放电电路以及集成电路 Pending CN113206076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/777,195 US11088542B1 (en) 2020-01-30 2020-01-30 System and method for temperature compensated ESD protection
US16/777,195 2020-01-30

Publications (1)

Publication Number Publication Date
CN113206076A true CN113206076A (zh) 2021-08-03

Family

ID=76853780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110117963.XA Pending CN113206076A (zh) 2020-01-30 2021-01-28 用于静电放电保护的方法、静电放电电路以及集成电路

Country Status (3)

Country Link
US (1) US11088542B1 (zh)
CN (1) CN113206076A (zh)
DE (1) DE102021101889A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113783176A (zh) * 2021-11-15 2021-12-10 广东赛微微电子股份有限公司 一种浪涌保护电路以及芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220129608A (ko) * 2021-03-10 2022-09-23 창신 메모리 테크놀로지즈 아이엔씨 정전기 보호 회로 및 반도체 소자
US11641104B1 (en) * 2021-11-05 2023-05-02 Winbond Electronics Corp. Electrostatic discharge protection circuit
TWI795068B (zh) * 2021-11-11 2023-03-01 世界先進積體電路股份有限公司 靜電放電保護電路
US11811222B2 (en) 2021-12-16 2023-11-07 Vanguard International Semiconductor Corporation Electrostatic discharge protection circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2255736C3 (de) * 1972-11-14 1979-01-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Elektrische Heizvorrichtung
US5684663A (en) * 1995-09-29 1997-11-04 Motorola, Inc. Protection element and method for protecting a circuit
US6181541B1 (en) * 1998-10-22 2001-01-30 Shukri Souri Transistor-PTC circuit protection devices
JP2000332207A (ja) * 1999-05-25 2000-11-30 Hitachi Ltd 過電圧保護回路
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US8355227B2 (en) * 2009-12-17 2013-01-15 Silicon Laboratories Inc. Electrostatic discharge circuitry with damping resistor
US8854103B2 (en) * 2012-03-28 2014-10-07 Infineon Technologies Ag Clamping circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113783176A (zh) * 2021-11-15 2021-12-10 广东赛微微电子股份有限公司 一种浪涌保护电路以及芯片
CN113783176B (zh) * 2021-11-15 2022-02-18 广东赛微微电子股份有限公司 一种浪涌保护电路以及芯片

Also Published As

Publication number Publication date
US11088542B1 (en) 2021-08-10
DE102021101889A1 (de) 2021-08-05
US20210242677A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US11088542B1 (en) System and method for temperature compensated ESD protection
US7224560B2 (en) Destructive electrical transient protection
US9293912B2 (en) High voltage tolerant supply clamp
US6671153B1 (en) Low-leakage diode string for use in the power-rail ESD clamp circuits
US5625522A (en) Apparatus for smart power supply ESD protection structure
US7768034B2 (en) Tapered voltage polysilicon diode electrostatic discharge circuit for power MOSFETs and ICs
US6011420A (en) ESD protection apparatus having floating ESD bus and semiconductor structure
US6327126B1 (en) Electrostatic discharge circuit
KR101006827B1 (ko) 저 전압 ｎｍｏｓ－기반 정전기 방전 클램프
US6888710B2 (en) Insulated gate bipolar transistor and electrostatic discharge cell protection utilizing insulated gate bipolar transistors
US5751525A (en) EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US10263419B2 (en) Transient voltage protection circuits, devices, and methods
US11315919B2 (en) Circuit for controlling a stacked snapback clamp
US6442008B1 (en) Low leakage clamp for E.S.D. protection
JP2004531055A (ja) ラッチアップ耐性のための高保持電流を有する静電放電保護構造
US11594878B2 (en) System and method for ESD protection
US10181721B2 (en) Area-efficient active-FET ESD protection circuit
JP2003517215A (ja) 改良型ｅｓｄダイオード構造
US8964341B2 (en) Gate dielectric protection
US20060113600A1 (en) Body-biased pMOS protection against electrostatic discharge
KR0145640B1 (ko) 온도 검출 회로를 갖는 반도체 집적 장치 및 그 동작 방법
US11804708B2 (en) Fast triggering electrostatic discharge protection
US20040075145A1 (en) Electrostatic discharge protection in a semiconductor device
US11728643B2 (en) Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
JPH09139468A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination