CN113206071A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN113206071A
CN113206071A CN202110467987.8A CN202110467987A CN113206071A CN 113206071 A CN113206071 A CN 113206071A CN 202110467987 A CN202110467987 A CN 202110467987A CN 113206071 A CN113206071 A CN 113206071A
Authority
CN
China
Prior art keywords
chip
substrate
conductive
semiconductor package
package device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110467987.8A
Other languages
English (en)
Inventor
谢孟伟
叶宜展
戴暐航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110467987.8A priority Critical patent/CN113206071A/zh
Publication of CN113206071A publication Critical patent/CN113206071A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：基板，基板的第一表面设置有第一芯片和第二芯片；第一芯片表面具有第一导电件和第二导电件，第一导电件和第二导电件的高度不同，第一导电件在第一水平面上与基板电连接，第二导电件在第二水平面上与第二芯片电连接。该半导体封装装置有利于减小半导体封装装置的尺寸，同时保证半导体封装装置的功能性和可靠性。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装装置技术领域，具体涉及半导体封装装置及其制造方法。
背景技术
半导体封装领域呈现出电子组件尺寸微小化的趋势，以便在更小的尺寸上实现更多的功能。
在一种半导体封装装置中，需要将应用(Application)芯片、解耦(de-coupling)芯片和基板封装为一整体。如何减小此种或类似半导体封装装置的尺寸，便成为了需要解决的问题。
发明内容
本公开提供了半导体封装装置及其制造方法。
第一方面，本公开提供了一种半导体封装装置，包括：
基板，所述基板的第一表面设置有第一芯片和第二芯片；
所述第一芯片表面具有第一导电件和第二导电件，所述第一导电件和所述第二导电件的高度不同，所述第一导电件在第一水平面上与所述基板电连接，所述第二导电件在第二水平面上与所述第二芯片电连接。
在一些可选的实施方式中，所述第一导电件和所述基板之间的电连接以及所述第二导电件和所述第二芯片之间的电连接通过热压接合方式一次性形成。
在一些可选的实施方式中，所述第一导电件为第一导电柱，所述第二导电件为第一导电垫。
在一些可选的实施方式中，所述第二芯片的第一表面具有第二导电垫，所述基板的第一表面具有第三导电垫；以及
所述第一导电柱与所述第三导电垫通过焊料电连接，所述第一导电垫与所述第二导电垫通过焊料电连接。
在一些可选的实施方式中，所述第二芯片包括第一介电层，所述第一介电层形成于所述第二芯片的第一表面；
所述第二导电垫位于所述第一介电层上。
在一些可选的实施方式中，所述第二芯片包括第一介电层，所述第一介电层形成于所述第二芯片的第一表面；
所述第一介电层具有开孔，所述第二导电垫位于所述开孔内。
在一些可选的实施方式中，所述第二芯片的第二表面具有第二导电柱，所述基板的第一表面具有第四导电垫，所述第二导电柱与所述第四导电垫通过焊料电连接。
在一些可选的实施方式中，所述第二芯片的第二表面具有第五导电垫，所述基板的第一表面具有第四导电垫，所述第五导电垫与所述第四导电垫通过焊料电连接。
在一些可选的实施方式中，所述第一芯片和所述基板之间设置有密封材，所述密封材包覆所述第二芯片。
在一些可选的实施方式中，所述密封材为底部填充胶或模塑材。
在一些可选的实施方式中，所述密封材填充于所述第一芯片和所述第二芯片之间的空间。
在一些可选的实施方式中，所述半导体封装装置还包括封盖，所述封盖位于所述基板上，所述封盖具有内腔，所述第一芯片和所述第二芯片位于所述内腔中。
在一些可选的实施方式中，所述第一芯片为应用芯片，所述第二芯片为解耦芯片。
第二方面，本公开提供了一种半导体封装装置的制造方法，包括：
将单个的第二芯片放置在基板上；
将单个的第一芯片放置在基板上并且使所述第一芯片位于所述第二芯片的上方，其中，所述第一芯片的表面具有第一导电件和第二导电件，所述第一导电件和所述第二导电件的高度不同；
对所述第一芯片进行热压操作，使所述第一导电件在第一水平面上与所述基板电连接，以及使所述第二导电件在第二水平面上与所述第二芯片电连接。
在一些可选的实施方式中，在所述将单个的第二芯片放置在基板上之前，所述方法还包括：
对第二晶圆进行切单处理，得到所述单个的第二芯片；以及
在所述将单个的第一芯片放置在基板上并且使所述第一芯片位于所述第二芯片的上方之前，所述方法还包括：
对第一晶圆进行切单处理，得到所述单个的第一芯片。
在一些可选的实施方式中，在所述对所述第一芯片进行热压操作，使所述第一导电件在第一水平面上与所述基板电连接，以及使所述第二导电件在第二水平面上与所述第二芯片电连接之后，所述方法还包括：
在所述第一芯片和所述基板之间设置密封材，其中，所述密封材包覆所述第二芯片。
在一些可选的实施方式中，在所述第一芯片和所述基板之间设置密封材之后，所述方法还包括：
在所述基板上设置封盖，其中，所述封盖具有内腔，所述第一芯片和所述第二芯片位于所述内腔中。
在本公开的半导体封装装置及其制造方法中，利用第一芯片表面高度不同的第一导电件和第二导电件，分别在不同水平面上实现与第二芯片和基板的电连接，可以使第二芯片位于第一芯片和基板之间的空间，有利于减小半导体封装装置的尺寸，同时保证半导体封装装置的功能性和可靠性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1-图4是根据本发明实施例的半导体封装装置的第一示意图至第四示意图；
图5和图6是现有制造方法所存在的技术问题的示意图；
图7是根据本发明实施例的半导体封装装置的制造方法的流程图。
符号说明：
100、第一芯片；110、第一导电件；120、第二导电件；200、第二芯片；201、第二导电垫；202、第二导电柱；205、第五导电垫；209、开孔；210、第一介电层；220、第二介电层；300、基板；303、第三导电垫；304、第四导电垫；400、密封材；500、封盖；600、粘接材；700、导热材；900、焊料。
具体实施方式
下面结合附图和实施例对说明本发明的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本发明所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1-图4是根据本发明实施例的半导体封装装置的第一示意图至第四示意图，其中示出了半导体封装装置的纵向截面。
如图1所示，本实施例中的半导体封装装置包括基板300、第一芯片100和第二芯片200。其中，第一芯片100例如是应用芯片，第二芯片200例如是解耦芯片。
在本实施例中，基板300的第一表面设置有第一芯片100和第二芯片200。第一芯片100表面具有第一导电件110和第二导电件120，第一导电件110和第二导电件120的高度不同。其中，第一导电件110的高度大于第二导电件120的高度。
在本实施例中，第一导电件110在第一水平面上与基板300电连接，第二导电件120在第二水平面上与第二芯片200电连接。其中，第一水平面位于第二水平面的下方。
在一个例子中，第一导电件110可以是第一导电柱，第二导电件120可以是第一导电垫。其中，第一导电柱和第一导电垫可以通过电镀方式形成，其材料可以是铜、金、银等。
在本实施例中，如图2所示，第二芯片200的第一表面具有第二导电垫201，如图1所示，基板300的第一表面具有第三导电垫303。第一导电件110与第三导电垫303可以通过焊料900电连接，第二导电件120与第二导电垫201可以通过焊料900电连接。
在本实施例中，第一芯片100和基板300之间设置有密封材400，密封材400包覆第二芯片200。其中，密封材400例如是底部填充胶(Underfill)或模塑材(MoldingMaterial)。密封材400可以填充于第一芯片100和第二芯片200之间的空间，从而增大半导体封装装置的结构强度。
在本实施例中，半导体封装装置还包括封盖500，封盖500位于基板300上，二者可以通过粘接材600连接。封盖500具有内腔，第一芯片100和第二芯片200位于内腔中。封盖500可以对内部的第一芯片100和第二芯片200起到保护作用。封盖500和第一芯片100之间还可以设置有导热材700。如此，可将第一芯片100的热量经由导热材700传导至封盖500进而扩散，从而提高半导体封装装置的散热性能。
本实施例中的半导体封装装置，利用第一芯片100表面高度不同的第一导电件110和第二导电件120，分别在不同水平面上实现与第二芯片200和基板300的电连接，可以使第二芯片200位于第一芯片100和基板300之间的空间，有利于减小半导体封装装置的尺寸，同时保证半导体封装装置的功能性和可靠性。
在一个例子中，第一导电件110和基板300之间的电连接以及第二导电件120和第二芯片200之间的电连接可以通过热压接合(Thermal Compression Bonding，TCB)方式一次性形成。这里，热压接合是指将待接合部件置于热环境中并通过压力使其接合的方式。
在一个例子中，如图2-图4所示，第二芯片200可以包括第一介电层210，第一介电层210可以形成于第二芯片200的第一表面。如图2或图3所示，第二导电垫201可以位于第一介电层210上。如图4所示，第一介电层210可以具有开孔209，第二导电垫201可以位于开孔209内。此外，第二芯片200还可以包括形成于第二表面的第二介电层220。第一介电层210和第二介电层220可以为第二芯片200提供电性保护。
在一个例子中，如图1所示，第二芯片200的第二表面可以具有第二导电柱202，基板300的第一表面可以具有第四导电垫304，第二导电柱202与第四导电垫304可以通过焊料900电连接。如此，可以实现第二芯片200和基板300的电连接。
在一个例子中，如图3所示，第二芯片200的第二表面可以具有第五导电垫205，第五导电垫205可以与第四导电垫304通过焊料900电连接，从而实现第二芯片200和基板300的电连接。
在将第二芯片200与第一芯片100进行接合时，现有的制程方式存在一些问题。如图5所示，第一芯片100的第一导电件110与第二芯片200之间的距离d(例如为75微米)通常小于点胶制程所要求的最小距离(例如为500微米)。一方面，如果强行点胶会引起底部填充胶淹没整个第二芯片200而污染其上的导电元件(例如第二导电柱202)。另一方面，如果增大第二芯片200与第一芯片100的第一导电件110之间的距离，会减小第一芯片100的引脚数量或者增加第一芯片100的尺寸。为了避免上述问题，可以在第一芯片100和第二芯片200接合后先切单再进行点胶。然而，切单时产生的硅残渣会残留在第一芯片100与第二芯片200之间(如图6中的虚线所示)，这些硅残渣会导致底部填充胶分层(delamination)而降低半导体封装装置的可靠性。
针对上述问题，本公开还提供一种半导体封装装置的制造方法。如图7所示，该方法包括以下步骤：
首先，如图7的上部所示，可以先将单个的第二芯片200放置在基板上，再将单个的第一芯片100放置在基板300上并且使第一芯片100位于第二芯片200的上方。其中，第一芯片100的表面具有第一导电件110和第二导电件120，第一导电件110和第二导电件120的高度不同。
其次，如图7的下部所示，可以对第一芯片100进行热压操作，使第一导电件110在第一水平面上与基板300电连接，以及使第二导电件120在第二水平面上与第二芯片200电连接。这里，可以将第一芯片100、第二芯片200和基板300置于热环境中，并从第一芯片100上方对其进行下压，从而实现第一芯片100分别与基板300和第二芯片200在不同高度上的接合。
本实施例中的制造方法除了能够实现前述半导体封装装置的技术效果外，还能够实现第一芯片100、第二芯片200和基板300的一次性接合，避免出现点胶不理想或者底部填充胶分层等问题，从而有效提高产品良率(例如将良率提高至95％以上)。
在一个例子中，在将单个的第一芯片100和单个的第二芯片200放置在基板300上之前，该方法还可以包括：对第一晶圆进行切单处理，得到单个的第一芯片100，以及对第二晶圆进行切单处理，得到单个的第二芯片200。如此，可以得到单个的第一芯片100和单个的第二芯片200。
在一个例子中，在对第一芯片100进行热压操作，使第一导电件110在第一水平面上与基板300电连接，以及使第二导电件120在第二水平面上与第二芯片200电连接之后，该方法还可以包括：在第一芯片100和基板300之间设置密封材400，其中，密封材400包覆第二芯片200。如此，可以利用密封材400保护内部组件，提高半导体封装装置的使用寿命。
在一个例子中，在第一芯片100和基板300之间设置密封材400之后，该方法还可以包括：在基板300上设置封盖500，其中，封盖500具有内腔，第一芯片100和第二芯片200位于内腔中。如此，可以利用封盖500提供保护作用和散热作用。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (17)

1.一种半导体封装装置，包括：
基板，所述基板的第一表面设置有第一芯片和第二芯片；
所述第一芯片表面具有第一导电件和第二导电件，所述第一导电件和所述第二导电件的高度不同，所述第一导电件在第一水平面上与所述基板电连接，所述第二导电件在第二水平面上与所述第二芯片电连接。
2.根据权利要求1所述的半导体封装装置，其中，所述第一导电件和所述基板之间的电连接以及所述第二导电件和所述第二芯片之间的电连接通过热压接合方式一次性形成。
3.根据权利要求1所述的半导体封装装置，其中，所述第一导电件为第一导电柱，所述第二导电件为第一导电垫。
4.根据权利要求2所述的半导体封装装置，其中，所述第二芯片的第一表面具有第二导电垫，所述基板的第一表面具有第三导电垫；以及
所述第一导电柱与所述第三导电垫通过焊料电连接，所述第一导电垫与所述第二导电垫通过焊料电连接。
5.根据权利要求4所述的半导体封装装置，其中，所述第二芯片包括第一介电层，所述第一介电层形成于所述第二芯片的第一表面；
所述第二导电垫位于所述第一介电层上。
6.根据权利要求4所述的半导体封装装置，其中，所述第二芯片包括第一介电层，所述第一介电层形成于所述第二芯片的第一表面；
所述第一介电层具有开孔，所述第二导电垫位于所述开孔内。
7.根据权利要求4所述的半导体封装装置，其中，所述第二芯片的第二表面具有第二导电柱，所述基板的第一表面具有第四导电垫，所述第二导电柱与所述第四导电垫通过焊料电连接。
8.根据权利要求4所述的半导体封装装置，其中，所述第二芯片的第二表面具有第五导电垫，所述基板的第一表面具有第四导电垫，所述第五导电垫与所述第四导电垫通过焊料电连接。
9.根据权利要求1所述的半导体封装装置，其中，所述第一芯片和所述基板之间设置有密封材，所述密封材包覆所述第二芯片。
10.根据权利要求9所述的半导体封装装置，其中，所述密封材为底部填充胶或模塑材。
11.根据权利要求9所述的半导体封装装置，其中，所述密封材填充于所述第一芯片和所述第二芯片之间的空间。
12.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括封盖，所述封盖位于所述基板上，所述封盖具有内腔，所述第一芯片和所述第二芯片位于所述内腔中。
13.根据权利要求1所述的半导体封装装置，其中，所述第一芯片为应用芯片，所述第二芯片为解耦芯片。
14.一种半导体封装装置的制造方法，包括：
将单个的第二芯片放置在基板上；
将单个的第一芯片放置在基板上并且使所述第一芯片位于所述第二芯片的上方，其中，所述第一芯片的表面具有第一导电件和第二导电件，所述第一导电件和所述第二导电件的高度不同；
对所述第一芯片进行热压操作，使所述第一导电件在第一水平面上与所述基板电连接，以及使所述第二导电件在第二水平面上与所述第二芯片电连接。
15.根据权利要求14所述的方法，其中，在所述将单个的第二芯片放置在基板上之前，所述方法还包括：
对第二晶圆进行切单处理，得到所述单个的第二芯片；以及
在所述将单个的第一芯片放置在基板上并且使所述第一芯片位于所述第二芯片的上方之前，所述方法还包括：
对第一晶圆进行切单处理，得到所述单个的第一芯片。
16.根据权利要求14所述的方法，其中，在所述对所述第一芯片进行热压操作，使所述第一导电件在第一水平面上与所述基板电连接，以及使所述第二导电件在第二水平面上与所述第二芯片电连接之后，所述方法还包括：
在所述第一芯片和所述基板之间设置密封材，其中，所述密封材包覆所述第二芯片。
17.根据权利要求16所述的方法，其中，在所述第一芯片和所述基板之间设置密封材之后，所述方法还包括：
在所述基板上设置封盖，其中，所述封盖具有内腔，所述第一芯片和所述第二芯片位于所述内腔中。
CN202110467987.8A 2021-04-28 2021-04-28 半导体封装装置及其制造方法 Pending CN113206071A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110467987.8A CN113206071A (zh) 2021-04-28 2021-04-28 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110467987.8A CN113206071A (zh) 2021-04-28 2021-04-28 半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN113206071A true CN113206071A (zh) 2021-08-03

Family

ID=77027128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110467987.8A Pending CN113206071A (zh) 2021-04-28 2021-04-28 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN113206071A (zh)

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US6238949B1 (en) Method and apparatus for forming a plastic chip on chip package module
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US8183092B2 (en) Method of fabricating stacked semiconductor structure
TWI495021B (zh) 半導體封裝結構的製造方法
CN100576524C (zh) 引线框架、半导体封装及其制造方法
KR101333389B1 (ko) 반도체 패키지 및 그 제조 방법
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US20080093733A1 (en) Chip package and manufacturing method thereof
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US8643172B2 (en) Heat spreader for center gate molding
KR101059629B1 (ko) 반도체 패키지 제조방법
US7208817B2 (en) Semiconductor device
EP2521170A2 (en) Pop package and manufacturing method thereof
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
US7902663B2 (en) Semiconductor package having stepwise depression in substrate
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
EP1530234A2 (en) Heat sinkable power device package
EP3772099A1 (en) Semiconductor package with emi shielding structure
US20090206462A1 (en) Semiconductor device and method for manufacturing thereof
CN112185903A (zh) 电子封装件及其制法
US20220344175A1 (en) Flip chip package unit and associated packaging method
US10290593B2 (en) Method of assembling QFP type semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination