CN113204939A - 一种全芯片仿真验证方法 - Google Patents

一种全芯片仿真验证方法 Download PDF

Info

Publication number
CN113204939A
CN113204939A CN202110471643.4A CN202110471643A CN113204939A CN 113204939 A CN113204939 A CN 113204939A CN 202110471643 A CN202110471643 A CN 202110471643A CN 113204939 A CN113204939 A CN 113204939A
Authority
CN
China
Prior art keywords
read
configuration
data
bus
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110471643.4A
Other languages
English (en)
Inventor
王克涛
李风志
姚香君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN202110471643.4A priority Critical patent/CN113204939A/zh
Publication of CN113204939A publication Critical patent/CN113204939A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开一种全芯片仿真验证方法，本方法首先设置配置文件，配置文件包括地址、数据、读写标志、总线类型以及读数据检查标志；然后使用解析函数读入并解析出配置文件中的信息，根据配置信息，依次对指定地址进行操作；验证环境更改测试用例时，无需重新编译环境，根据测试用例修改配置文件，然后重新解析执行相应的操作即可。本发明通过配置文件的方式读入所有的配置信息，从而实现修改仿真配置不需要重新编译仿真环境，并简化配置流程，缩短仿真时间，提高验证效率。

Description

一种全芯片仿真验证方法
技术领域
本发明涉及SOC芯片领域，具体是在片上系统（SOC）芯片设计开发过程中的全芯片仿真验证方法。
背景技术
在片上系统（SOC）芯片设计开发过程中，需要对全芯片的功能及性能进行仿真验证，随着芯片规模的增加，全芯片（wholechip）验证环境更改测试用例时需要重新编译环境的方式，随着片上系统涵盖的模块和子系统（sub_system）越来越多，给验证工作和验证环境带来很大的冲击。
发明内容
针对现有技术的缺陷，本发明提供一种全芯片仿真验证方法，通过配置文件的方式读入所有的配置信息，从而实现修改仿真配置不需要重新编译仿真环境，并简化配置流程，缩短仿真时间，提高验证效率。
为了解决所述技术问题，本发明采用的技术方案是：一种全芯片仿真验证方法，包括以下步骤：
S01）、设置配置文件，配置文件包括地址、数据、读写标志、总线类型以及读数据检查标志，地址是指读操作或者写操作的寄存器配置地址，数据在写操作时表示指定地址写入的配置值，在读操作时表示读数据的期望值，总线类型用于指定总线类型，用于不同总线类型的寄存器配置及存储读写，读数据检查标志表示在读操作时是否进行数据检查；
S02）、解析函数读入并解析出配置文件中的信息，根据配置信息，依次对指定地址进行操作；
S03）、验证环境更改测试用例时，无需重新编译环境，根据测试用例修改配置文件，然后重复步骤S02。
进一步的，解析函数解析配置文件的具体过程为：
S21）、判断配置文件是否能够正常打开，如果文件存在且能够正常打开，获取配置信息；
S22）、对总线类型进行判断，如果总线类型是总线0，则使用对应的总线模型进行接下来的操作，否则使用其他总线模型进行接下来的操作；
S23）、选定总线类型后，再对读写标志进行判断，如果写标志为1，则执行向指定的地址写入配置数据，调用总线模型和写函数，然后执行，如果读标志为1，则执行从指定地址读取数据，调用总线模型和读函数，获取读数据的值；
S24）、针对读操作，判断是否需要做数据检验，如果是，则对读数据和配置进行比较，否则进入下个地址的操作；如果校验不成功，则重新从地址读取数据，直至校验成功，如果校验成功则进入下个地址操作。
进一步的，所述解析函数为init_cfg。
进一步的，步骤S21中，按行获取配置信息。
进一步的，总线类型不是总线0时，所述总线类型为AMBA总线。
本发明的有益效果：本方法区别于现有全芯片（whole chip）验证环境更改测试用例需要重新编译环境的方式，通过一次编译就能够完成所有测试用例的仿真，能够大幅缩减验证的人力资源和时间成本，同时减少硬件仿真资源的占用，从而大大提高验证效率。另外，本方案还适用于多名验证人员协作验证的场景，只需要一名工程师完成环境编译，其余协同验证人员就可以通过只修改配置文件的方式进行验证工作，减少了交互的时间成本，并可以有效避免验证环境不统一带来的问题，从而实现验证效率的有效提升。
附图说明
图1为片上系统芯片验证平台架构图；
图2为配置文件的示意图；
图3为解析函数解析配置文件的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
实施例1
本实施例公开一种全芯片仿真验证方法，用于片上系统（SOC）芯片设计开放过程中。如图1所示，为片上系统芯片验证平台架构图，其中片上系统（SOC）为需要进行芯片级验证的待测设计（DUT），top_cfg_reg文件为包含配置信息的配置文件，函数init_cfg通过获取并解析配置文件，生成初始化流程中的配置。即实现仿真环境编译一次后，只需要通过修改配置文件就可以实现不同测试点的仿真的目的。
本实施例所述方法主要包括两部分：配置文件和解析函数。
配置文件按照指定的格式填写，如图2所示，其中包含了地址（address）、数据（data）、读写标志（RW）、配置总线类型（BFM）以及读数据是否需要做检查标志（check）。其中，地址是指读或者写操作的寄存器配置地址；数据在写操作时（RW=1）想指定地址写入的配置值，在读操作时（RW=0）时读数据的期望值；总线类型包含但不限于AMBA总线，分别用于不同总线类型的寄存器配置及存储读写；读数据检查标志是指在读操作时是否进行数据检查，当需要进行读检查时，将读数据与配置的data值进行比较，该功能常用于一些状态寄存器检查。
解析函数通过读入配置文件，并根据配置信息，依次对指定地址进行操作。工作流程如图3所示，首先判断配置文件是否能够正常打开；如果文件存在且正确打开，按行获取配置信息；然后对总线类型进行判断，如果是使用总线0，则使用对应的总线模型进行接下来的操作，否则使用其他总线模型进行接下里的操作（包含但不限于AMBA总线）；选定总线类型后，再对读写标志进行判断，如果写标志为1，则需要执行的操作是向指定的地址写入配置数据，调用总线模型.写（地址，数据）函数并执行，如果读标志为1，则需要执行的是从指定地址读取数据，调用总线模型.读（地址，数据）函数，获取读数据的值；最后判断是否需要做数据校验，如果是，则对读数据和配置数据进行比较，否则进入下个地址的操作；如果校验不成功，则重新从地址读取数据，直至校验成功，如果校验成功则进入下个地址操作。
验证环境更改测试用例时，无需重新编译环境，根据测试用例修改配置文件，然后使用解析函数解析配置文件，根据配置信息进行相应操作即可。
至此，通过上述流程可以实现对所有配置的操作，从而实现仿真环境编译一次，通过修改配置文件的方式进行不同测试用例的仿真，达到节省仿真时间，大大提高验证效率的目的。
以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。

Claims (5)

1.一种全芯片仿真验证方法，其特征在于：包括以下步骤：
S01）、设置配置文件，配置文件包括地址、数据、读写标志、总线类型以及读数据检查标志，地址是指读操作或者写操作的寄存器配置地址，数据在写操作时表示指定地址写入的配置值，在读操作时表示读数据的期望值，总线类型用于指定总线类型，用于不同总线类型的寄存器配置及存储读写，读数据检查标志表示在读操作时是否进行数据检查；
S02）、解析函数读入并解析出配置文件中的信息，根据配置信息，依次对指定地址进行操作；
S03）、验证环境更改测试用例时，无需重新编译环境，根据测试用例修改配置文件，然后重复步骤S02。
2.根据权利要求1所述的全芯片仿真验证方法，其特征在于：解析函数解析配置文件的具体过程为：
S21）、判断配置文件是否能够正常打开，如果文件存在且能够正常打开，获取配置信息；
S22）、对总线类型进行判断，如果总线类型是总线0，则使用对应的总线模型进行接下来的操作，否则使用其他总线模型进行接下来的操作；
S23）、选定总线类型后，再对读写标志进行判断，如果写标志为1，则执行向指定的地址写入配置数据，调用总线模型和写函数，然后执行，如果读标志为1，则执行从指定地址读取数据，调用总线模型和读函数，获取读数据的值；
S24）、针对读操作，判断是否需要做数据检验，如果是，则对读数据和配置进行比较，否则进入下个地址的操作；如果校验不成功，则重新从地址读取数据，直至校验成功，如果校验成功则进入下个地址操作。
3.根据权利要求1所述的全芯片仿真验证方法，其特征在于：所述解析函数为init_cfg。
4.根据权利要求2所述的全芯片仿真验证方法，其特征在于：步骤S21中，按行获取配置信息。
5.根据权利要求2所述的全芯片仿真验证方法，其特征在于：总线类型不是总线0时，所述总线类型为AMBA总线。
CN202110471643.4A 2021-04-29 2021-04-29 一种全芯片仿真验证方法 Pending CN113204939A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110471643.4A CN113204939A (zh) 2021-04-29 2021-04-29 一种全芯片仿真验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110471643.4A CN113204939A (zh) 2021-04-29 2021-04-29 一种全芯片仿真验证方法

Publications (1)

Publication Number Publication Date
CN113204939A true CN113204939A (zh) 2021-08-03

Family

ID=77029356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110471643.4A Pending CN113204939A (zh) 2021-04-29 2021-04-29 一种全芯片仿真验证方法

Country Status (1)

Country Link
CN (1) CN113204939A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117075891A (zh) * 2023-10-16 2023-11-17 深圳市楠菲微电子有限公司 一种为测试用例关联配置文件的方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515301A (zh) * 2008-02-23 2009-08-26 炬力集成电路设计有限公司 一种片上系统芯片验证的方法和装置
CN102402628A (zh) * 2010-09-07 2012-04-04 无锡中星微电子有限公司 一种生成SoC验证平台的方法及系统
CN102622471A (zh) * 2012-02-22 2012-08-01 山东华芯半导体有限公司 集成电路前端验证方法
CN104699524A (zh) * 2015-04-01 2015-06-10 山东华芯半导体有限公司 一种静态编译动态仿真的soc芯片验证系统及验证方法
CN107480327A (zh) * 2017-07-03 2017-12-15 北京东土军悦科技有限公司 一种仿真验证方法、装置和电子设备
CN111142918A (zh) * 2019-12-26 2020-05-12 天津津航计算技术研究所 一种可编程器件程序参数配置和流程控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515301A (zh) * 2008-02-23 2009-08-26 炬力集成电路设计有限公司 一种片上系统芯片验证的方法和装置
CN102402628A (zh) * 2010-09-07 2012-04-04 无锡中星微电子有限公司 一种生成SoC验证平台的方法及系统
CN102622471A (zh) * 2012-02-22 2012-08-01 山东华芯半导体有限公司 集成电路前端验证方法
CN104699524A (zh) * 2015-04-01 2015-06-10 山东华芯半导体有限公司 一种静态编译动态仿真的soc芯片验证系统及验证方法
CN107480327A (zh) * 2017-07-03 2017-12-15 北京东土军悦科技有限公司 一种仿真验证方法、装置和电子设备
CN111142918A (zh) * 2019-12-26 2020-05-12 天津津航计算技术研究所 一种可编程器件程序参数配置和流程控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117075891A (zh) * 2023-10-16 2023-11-17 深圳市楠菲微电子有限公司 一种为测试用例关联配置文件的方法及装置
CN117075891B (zh) * 2023-10-16 2024-02-02 深圳市楠菲微电子有限公司 一种为测试用例关联配置文件的方法及装置

Similar Documents

Publication Publication Date Title
CN115841089B (zh) 一种基于uvm的系统级芯片验证平台及验证方法
JP7270764B2 (ja) 人工知能チップ検証
US8402438B1 (en) Method and system for generating verification information and tests for software
CN109189479B (zh) 一种用于处理器指令集的并行自动化验证方法
US6327556B1 (en) AT-speed computer model testing methods
US20070061641A1 (en) Apparatus and method for generating test driver
CN113343617B (zh) 软硬件协同仿真方法
US7437282B2 (en) Method and apparatus to provide alternative stimulus to signals internal to a model actively running on a logic simulation hardware emulator
CN115562982A (zh) 参考模型调试方法、装置、电子设备和存储介质
JP5200675B2 (ja) シミュレーション装置，シミュレーション方法，シミュレーションプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
CN115952758A (zh) 芯片验证方法、装置、电子设备及存储介质
US20130024178A1 (en) Playback methodology for verification components
CN115658414A (zh) 基于risc-v架构处理器核的功能验证方法及平台
CN112925524A (zh) 一种检测驱动程序中不安全直接存储器访问的方法及装置
CN115684896A (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN114970411A (zh) 一种仿真验证方法及系统
CN113204939A (zh) 一种全芯片仿真验证方法
CN111400997A (zh) 一种基于同步执行的处理器核验证方法、系统及介质
US20040215440A1 (en) Simulation of hardware based on smart buffer objects
CN115684895A (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN115185638A (zh) 一种仿真运行应用程序时获取调用栈的方法及计算设备
US20030025490A1 (en) Method for verifying hardware circuits through simulation
EP3734491A1 (en) Method, apparatus, device, and medium for implementing simulator
KR100939642B1 (ko) 소프트웨어 기반의 스티뮬러스를 생성하는 검증 장치, 상기검증 장치를 이용한 검증 방법 및 소프트웨어 기반의 스티뮬러스를 생성하는 프로그램이 구비된 컴퓨터 기록매체
CN116932412B (zh) 可生成不同格式测试激励文件的共享平台和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210803

RJ01 Rejection of invention patent application after publication