CN113193016A - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN113193016A CN113193016A CN202110410660.7A CN202110410660A CN113193016A CN 113193016 A CN113193016 A CN 113193016A CN 202110410660 A CN202110410660 A CN 202110410660A CN 113193016 A CN113193016 A CN 113193016A
- Authority
- CN
- China
- Prior art keywords
- pixel defining
- sub
- pixel
- units
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板及显示面板,该阵列基板包括第二像素定义层,第二像素定义层又包括多个第二子像素定义层,而多个第二子像素定义层中的目标第二子像素定义层中包括多个第二子像素定义单元,多个第二像素定义单元间隔设置。将第二子像素定义层设置为多个第二像素定义单元间隔设置形成的结构,可以避免单个第二像素定义单元的缺失,使得第二像素定义层失去作用,不同像素容纳空间内像素材料发生混合的问题。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种阵列基板及显示面板。
背景技术
新型显示技术是引领显示行业的变革性技术之一,从阴极射线显像管(Cath-odeRay Tube,CRT)到液晶显示器(Liquid Crystal Display,LCD)再到目前主流的有机发光半导体(Organic Light-Emitting Diode,OLED)产品,每一代显示技术的变更都对人们的生活带来了巨大的影响,而随着社会的发展和人们生活水平的提高,对显示的需求也朝着大尺寸,高分辨率,轻薄柔性透明等方面发展。
而在OLED领域,目前多采用蒸镀的技术,但是也有其局限性比如设备投资昂贵,材料利用率低(点源在5%左右),大尺寸面临光罩形变,基板损伤等待问题。所以喷墨打印技术就应运而生,其拥有很高的材料利用率(通常达90%以上),且器件结构制程相对简单成为OLED领域下一代显示技术发展的方向,而因为喷墨打印制程无需光罩,故在像素设计上如果采用钻石像素排列等像素排列会对打印稳定性提出一定的挑战。
而目前中大尺寸RGB像素常采用线性像素(Linebank,LB)设计和肩并肩像素(sideby side,SBS)设计,LB设计存在一个较大的缺陷是会发生不同材料的混色进而影响发光特性,造成产品不良。
发明内容
本申请实施例提供一种阵列基板及显示面板,旨在解决现有技术下的显示面板出现混色异常的问题。
第一方面,本发明提供一种阵列基板,包括:
第一基板;
第一像素定义层,所述第一像素定义层设置在所述第一基板上方,所述第一像素定义层包括多个第一子像素定义层;
第二像素定义层,所述第二像素定义层设置在所述第一像素定义层上方,所述第二像素定义层包括多个第二子像素定义层,多个所述第一子像素定义层和多个所述第二子像素定义层交叉设置,形成多个像素容纳空间;
多个所述第二子像素定义层包括目标第二子像素定义层,所述目标第二子像素定义层包括多个第二像素定义单元,所述多个第二像素定义单元间隔设置。
进一步的,所述目标第二子像素定义层包括两个第二像素定义单元,所述两个第二像素定义单元之间间隔设置。
进一步的,所述两个第二像素定义单元的高度相同。
进一步的,所述目标第二子像素定义层包括多个第二子像素定义层,所述多个第二子像素定义层之间间隔设置。
进一步的,所述多个第二子像素定义层中任意第二子像素定义层均包括多个第二像素定义单元,且同一个第二子像素定义层中的多个第二像素定义单元间隔设置。
进一步的,所述目标第二子像素定义层包括三个第二像素定义单元,所述三个第二像素定义单元之间间隔设置。
进一步的,所述三个第二像素定义单元中,位于外侧的两个第二像素定义单元的高度小于内侧的第二像素定义单元的高度。
进一步的,所述三个第二像素定义单元各自顶点的连线构成三角形结构。
进一步的,所述第二像素定义层为疏液性材料制成。
第二方面,本发明提供一种显示面板,所述显示面板包括如上任一项所述的阵列基板。
本申请实施例提供的阵列基板及显示面板,阵列基板包括第二像素定义层,第二像素定义层又包括多个第二子像素定义层,而多个第二子像素定义层中的目标第二子像素定义层中包括多个第二子像素定义单元,多个第二像素定义单元间隔设置。将第二子像素定义层设置为多个第二像素定义单元间隔设置形成的结构,可以避免单个第二像素定义单元的缺失,使得第二像素定义层失去作用,不同像素容纳空间内像素材料发生混合的问题。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板一实施例俯视图;
图2为本申请实施例提供的阵列基板一实施例剖视图;
图3为本申请实施例提供的阵列基板另一实施例剖视图;
图4为本申请实施例提供的阵列基板另一实施例剖视图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种阵列基板,该阵列基板可以包括:
第一基板。
第一像素定义层,第一像素定义层设置在第一基板上方,第一像素定义层包括多个第一子像素定义层。
第二像素定义层,第二像素定义层设置在第一像素定义层上方,第二像素定义层包括多个第二子像素定义层,多个第一子像素定义层和多个第二子像素定义层交叉设置,形成多个像素容纳空间。
多个第二子像素定义层包括目标第二子像素定义层,目标第二子像素定义层包括多个第二像素定义单元,多个第二像素定义单元间隔设置。
本申请实施例提供的阵列基板包括第二像素定义层,第二像素定义层又包括多个第二子像素定义层,而多个第二子像素定义层中的目标第二子像素定义层中包括多个第二子像素定义单元,多个第二像素定义单元间隔设置。将第二子像素定义层设置为多个第二像素定义单元间隔设置形成的结构,可以避免单个第二像素定义单元的缺失,使得第二像素定义层失去作用,不同像素容纳空间内像素材料发生混合的问题。
请参考图1,图1为本申请实施例提供的阵列基板一实施例俯视图,从图中可以看出,第一像素定义层10包括多个第一子像素定义层101;第二像素定义层20包括多个第二子像素定义层201。而多个第一子像素定义层101和多个第二子像素定义层201之间交叉设置,形成多个像素容纳空间。
如图2所示,图2为本申请实施例提供的阵列基板一实施例剖面图。在图2所示的阵列基板中,阵列基板包括第一基板30,而第一像素定义层10设置在第一基板30的上方,第二像素定义层20设置在第一像素定义层10的上方。
结合图1和图2,在本申请实施例提供的阵列基板中,第二像素定义层20包括多个第二子像素定义层201;同时多个第二子像素定义层中包括有目标第二子像素定义层,而目标第二子像素定义层包括多个第二像素定义单元,多个第二像素定义单元间隔设置。需要说明的是,在本申请的实施例中,目标第二子像素定义层可以为阵列基板中的任意第二子像素定义层;且目标第二子像素定义层可以为一个,也可以为多个。
在本申请的一些实施例中,目标第二子像素定义层可以为一个第二子像素定义层,且目标第二子像素定义层可以包括两个第二像素定义单元,两个第二像素定义单元之间间隔设置。
结合图1和图2,形成某一像素容纳空间的两个第二像素定义单元中处于外侧的第二像素定义单元,同时也是形成相邻容纳空间的处于内侧的第二像素定义单元;即相邻两个像素容纳空间共用同一个第二子像素定义层201。因此当第二子像素定义层201包括两个像素定义单元时,两个像素定义单元的高度需要相等,否则无法制备。
在本申请的其他实施例中,目标第二子像素定义层也可以包括多个第二子像素定义层;即阵列基板中,存在多个第二子像素定义层201是由多个第二像素定义单元组成的。此时不仅多个第二子像素定义层201之间间隔设置,每个第二子像素定义层201中的多个第二像素定义单元之间也是间隔设置的。
请参考图3,图3为本申请实施例提供的显示面板另一实施例剖面图。在图3所示的显示面板中,目标第二子像素定义层可以为一个第二子像素定义层201,且此时的目标第二子像素定义层中包括三个第二像素定义单元,三个第二像素定义单元之间间隔设置。
且在图3所示的显示面板中,三个第二像素定义单元中,位于外侧的两个第二像素定义单元的高度小于内侧的第二像素定义单元的高度。这样设置,使得位于中间的第二像素定义单元的高度最高,有效阻挡容纳空间内的像素材料,避免混色。
在本申请的实施例中,第二像素定义单元可以为规则的长方体结构,如图2或图3中所示,这样制备流程简单,成本较低。当第二子像素定义层包括多个第二像素定义单元时,多个第二像素定义单元的尺寸可以不同;只需使得处于同一个第二子像素定义层201中,位于中间位置的第二像素定义单元的高度最高即可。
在本申请的另一实施例中,第二像素定义单元上远离第一基板的一侧也可以为具有斜切面的结构,即第二像素定义单元不一定为规则的长方体结构。如图4所示,为本申请实施例提供的显示面板另一实施例剖面图。在图4中,目标第二子像素定义层中包括三个第二像素定义单元,而三个第二像素定义单元均不为规则的长方体结构。但位于中间位置的第二像素定义单元的高度大于或等于位于外侧的第二像素定义单元的高度,且三个第二像素定义单元各自顶点的连线可以构成三角形结构。
需要说明的是,在本申请的实施例中,第二子像素定义层201可以由多个第二像素定义单元组成。具体的,第二子像素定义层201可以由两个、三个、四个或其他数量的第二像素定义单元组成。且当组成第二子像素定义层201的第二像素定义单元数量大于等于三个时,处于中间位置为第二像素定义单元的高度大于或等于位于外侧的第二像素定义单元的高度。且除位于中间位置的第二像素定义单元外,其他像素定义单元的形状和尺寸可以不同。
同时,在本申请的实施例中,第二像素定义层为疏液性材料制成,这样可以避免容纳空间中的像素材料侵蚀第二像素定义层。且在本申请的实施例中,第二像素定义单元的尺寸以及不同第二像素定义单元之间的间距,可以根据实际显示面板的尺寸进行调整。
需要说明的是,在本申请的实施例中,第一基板中还包括玻璃基板、遮光层、缓冲层、半导体层、栅极层,源漏极层、平坦化层、钝化层、阳极层等其他结构;这些结构的具体位置关系可以参考现有技术,此次不做限定。
本申请实施例还提供一种显示面板,该显示面板包括如上任一项所述的阵列基板。具体的,该显示面板可以包括第一基板;第一像素定义层,第一像素定义层设置在第一基板上方,第一像素定义层包括多个第一子像素定义层;第二像素定义层,第二像素定义层设置在第一像素定义层上方,第二像素定义层包括多个第二子像素定义层,多个第一子像素定义层和多个第二子像素定义层交叉设置,形成多个像素容纳空间。
本申请实施例提供的显示面板包括第二像素定义层,第二像素定义层又包括多个第二子像素定义层,而多个第二子像素定义层中的目标第二子像素定义层中包括多个第二子像素定义单元,多个第二像素定义单元间隔设置。将第二子像素定义层设置为多个第二像素定义单元间隔设置形成的结构,可以避免单个第二像素定义单元的缺失,使得第二像素定义层失去作用,不同像素容纳空间内像素材料发生混合的问题。
请参考图1,图1为本申请实施例提供的阵列基板一实施例俯视图,从图中可以看出,第一像素定义层10包括多个第一子像素定义层101;第二像素定义层20包括多个第二子像素定义层201。而多个第一子像素定义层101和多个第二子像素定义层201之间交叉设置,形成多个像素容纳空间。
如图2所示,图2为本申请实施例提供的阵列基板一实施例剖面图。在图2所示的阵列基板中,阵列基板包括第一基板30,而第一像素定义层10设置在第一基板30的上方,第二像素定义层20设置在第一像素定义层10的上方。
结合图1和图2,在本申请实施例提供的阵列基板中,第二像素定义层20包括多个第二子像素定义层201;同时多个第二子像素定义层中包括有目标第二子像素定义层,而目标第二子像素定义层包括多个第二像素定义单元,多个第二像素定义单元间隔设置。需要说明的是,在本申请的实施例中,目标第二子像素定义层可以为阵列基板中的任意第二子像素定义层;且目标第二子像素定义层可以为一个,也可以为多个。
在本申请的一些实施例中,目标第二子像素定义层可以包括一个第二子像素定义层,且目标第二子像素定义层可以包括两个第二像素定义单元,两个第二像素定义单元之间间隔设置。
结合图1和图2,形成某一像素容纳空间的两个第二像素定义单元中处于外侧的第二像素定义单元,同时也是形成相邻容纳空间的处于内侧的第二像素定义单元;即相邻两个像素容纳空间共用同一个第二子像素定义层201。因此当第二子像素定义层201包括两个像素定义单元时,两个像素定义单元的高度需要相等,否则无法制备。
在本申请的其他实施例中,目标第二子像素定义层也可以包括多个第二子像素定义层;即阵列基板中,存在多个第二子像素定义层201是由多个第二像素定义单元组成的。此时不仅多个第二子像素定义层201之间间隔设置,每个第二子像素定义层201中的多个第二像素定义单元之间也是间隔设置的。
请参考图3,图3为本申请实施例提供的显示面板另一实施例剖面图。在图3所示的显示面板中,目标第二子像素定义层可以为一个第二子像素定义层,且此时的目标第二子像素定义层中包括三个第二像素定义单元,三个第二像素定义单元之间间隔设置。
且在图3所示的显示面板中,三个第二像素定义单元中,位于外侧的两个第二像素定义单元的高度小于内侧的第二像素定义单元的高度。这样设置,使得位于中间的第二像素定义单元的高度最高,有效阻挡容纳空间内的像素材料,避免混色。
在本申请的实施例中,第二像素定义单元可以为规则的长方体结构,如图2或图3中所示,这样制备流程简单,成本较低。当第二子像素定义层包括多个第二像素定义单元时,多个第二像素定义单元的尺寸可以不同;只需使得处于同一个第二子像素定义层中,位于中间位置的第二像素定义单元的高度最高即可。
在本申请的另一实施例中,第二像素定义单元上远离第一基板的一侧也可以为具有斜切面的结构,即第二像素定义单元不一定为规则的长方体结构。如图4所示,为本申请实施例提供的显示面板另一实施例剖面图。在图4中,目标第二子像素定义层中包括三个第二像素定义单元,而三个第二像素定义单元均不为规则的长方体结构。但位于中间位置的第二像素定义单元的高度大于或等于位于外侧的第二像素定义单元的高度,且三个第二像素定义单元各自顶点的连线可以构成三角形结构;且该三角形结构不为倒三角形结构。
需要说明的是,在本申请的实施例中,第二子像素定义层201可以由多个第二像素定义单元组成。具体的,第二子像素定义层201可以由两个、三个、四个或其他数量的第二像素定义单元组成。且当组成第二子像素定义层201的第二像素定义单元数量大于等于三个时,处于中间位置为第二像素定义单元的高度大于或等于位于外侧的第二像素定义单元的高度。且除位于中间位置的第二像素定义单元外,其他像素定义单元的形状和尺寸可以不同。
同时,在本申请的实施例中,第二像素定义层为疏液性材料制成,这样可以避免容纳空间中的像素材料侵蚀第二像素定义层。且在本申请的实施例中,第二像素定义单元的尺寸以及不同第二像素定义单元之间的间距,可以根据实际显示面板的尺寸进行调整。
需要说明的是,在本申请的实施例中,第一基板可以包括玻璃基板、遮光层、缓冲层、半导体层、栅极层,源漏极层、平坦化层、钝化层、阳极层等其他结构;这些结构的具体位置关系可以参考现有技术,此次不做限定。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板,其特征在于,包括:
第一基板;
第一像素定义层,所述第一像素定义层设置在所述第一基板上方,所述第一像素定义层包括多个第一子像素定义层;
第二像素定义层,所述第二像素定义层设置在所述第一像素定义层上方,所述第二像素定义层包括多个第二子像素定义层,多个所述第一子像素定义层和多个所述第二子像素定义层交叉设置,形成多个像素容纳空间;
多个所述第二子像素定义层包括目标第二子像素定义层,所述目标第二子像素定义层包括多个第二像素定义单元,所述多个第二像素定义单元间隔设置。
2.根据权利要求1所述的阵列基板,其特征在于,所述目标第二子像素定义层包括两个第二像素定义单元,所述两个第二像素定义单元之间间隔设置。
3.根据权利要求2所述的阵列基板,其特征在于,所述两个第二像素定义单元的高度相同。
4.根据权利要求1所述的阵列基板,其特征在于,所述目标第二子像素定义层包括多个第二子像素定义层,所述多个第二子像素定义层之间间隔设置。
5.根据权利要求4所述的阵列基板,其特征在于,所述多个第二子像素定义层中任意第二子像素定义层均包括多个第二像素定义单元,且同一个第二子像素定义层中的多个第二像素定义单元间隔设置。
6.根据权利要求1所述的阵列基板,其特征在于,所述目标第二子像素定义层包括三个第二像素定义单元,所述三个第二像素定义单元之间间隔设置。
7.根据权利要求6所述的阵列基板,其特征在于,所述三个第二像素定义单元中,位于外侧的两个第二像素定义单元的高度小于内侧的第二像素定义单元的高度。
8.根据权利要求6所述的阵列基板,其特征在于,所述三个第二像素定义单元各自顶点的连线构成三角形结构。
9.根据权利要求1所述的阵列基板,其特征在于,所述第二像素定义层为疏液性材料制成。
10.一种显示面板,其特征在于,所述显示面板包括如权利要求1-9任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110410660.7A CN113193016A (zh) | 2021-04-14 | 2021-04-14 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110410660.7A CN113193016A (zh) | 2021-04-14 | 2021-04-14 | 阵列基板及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113193016A true CN113193016A (zh) | 2021-07-30 |
Family
ID=76977204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110410660.7A Pending CN113193016A (zh) | 2021-04-14 | 2021-04-14 | 阵列基板及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113193016A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108538886A (zh) * | 2018-03-28 | 2018-09-14 | 京东方科技集团股份有限公司 | 像素界定层及制造方法、显示基板、显示装置 |
US20180342562A1 (en) * | 2017-05-24 | 2018-11-29 | Boe Technology Group Co., Ltd. | Organic electroluminescent array substrate and display device |
CN112201675A (zh) * | 2020-09-15 | 2021-01-08 | 云谷(固安)科技有限公司 | 显示基板及其制备方法 |
CN112310176A (zh) * | 2020-10-16 | 2021-02-02 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板、显示面板制程方法及显示装置 |
WO2021016859A1 (zh) * | 2019-07-30 | 2021-02-04 | 深圳市柔宇科技有限公司 | 显示面板、显示装置及显示面板的制作方法 |
-
2021
- 2021-04-14 CN CN202110410660.7A patent/CN113193016A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180342562A1 (en) * | 2017-05-24 | 2018-11-29 | Boe Technology Group Co., Ltd. | Organic electroluminescent array substrate and display device |
CN108538886A (zh) * | 2018-03-28 | 2018-09-14 | 京东方科技集团股份有限公司 | 像素界定层及制造方法、显示基板、显示装置 |
WO2021016859A1 (zh) * | 2019-07-30 | 2021-02-04 | 深圳市柔宇科技有限公司 | 显示面板、显示装置及显示面板的制作方法 |
CN112201675A (zh) * | 2020-09-15 | 2021-01-08 | 云谷(固安)科技有限公司 | 显示基板及其制备方法 |
CN112310176A (zh) * | 2020-10-16 | 2021-02-02 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板、显示面板制程方法及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11380236B2 (en) | Sub-pixel arrangement structure, mask device, and display device | |
US10943955B2 (en) | Pixel arrangement structure, display substrate, display device and mask plate group | |
US11342385B2 (en) | Pixel arrangement structure, display substrate, display device, and mask plate group | |
US10692940B2 (en) | Pixel structure and display panel having the same | |
CN108010934B (zh) | 像素结构及其形成方法、oled显示面板以及蒸镀掩膜版 | |
CN106653799B (zh) | 像素结构以及包含所述像素结构的oled显示面板 | |
CN108091667B (zh) | 像素结构及包含所述像素结构的oled显示面板 | |
CN109768073B (zh) | 有机发光二极管显示器像素排列结构及显示面板 | |
US20200142536A1 (en) | Touch control display panel | |
CN111725289B (zh) | 像素排布结构、显示面板及电子设备 | |
KR20120041510A (ko) | 유기전계 발광소자 및 이를 제조하기 위한 쉐도우 마스크 | |
US20230247886A1 (en) | Pixel arrangement structure and display panel | |
CN113437122B (zh) | 像素排布结构、掩膜组件及显示面板 | |
CN111279486A (zh) | 一种Micro-LED像素排列结构、排列方法及显示面板 | |
CN109841754A (zh) | Oled显示面板 | |
US20240090296A1 (en) | Display panel with pixel layout capable of improving graininess of pixel | |
CN107359184B (zh) | 一种显示面板、标定该显示面板上像素单元的方法 | |
CN111029482B (zh) | 一种显示面板及显示装置 | |
CN113193016A (zh) | 阵列基板及显示面板 | |
EP4099389A1 (en) | Display device | |
CN110993648A (zh) | 显示装置、显示面板及其制作方法 | |
CN216133865U (zh) | 一种像素排列结构及显示面板 | |
CN111969020B (zh) | 像素排布结构、显示面板及掩模版组 | |
US11398529B2 (en) | Display panel and manufacturing method thereof | |
CN112420785B (zh) | Oled显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210730 |