CN113192546B - 存储器、存储器的数据读取方法及存储器系统 - Google Patents

存储器、存储器的数据读取方法及存储器系统 Download PDF

Info

Publication number
CN113192546B
CN113192546B CN202110528382.5A CN202110528382A CN113192546B CN 113192546 B CN113192546 B CN 113192546B CN 202110528382 A CN202110528382 A CN 202110528382A CN 113192546 B CN113192546 B CN 113192546B
Authority
CN
China
Prior art keywords
word line
segment
voltage
read
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110528382.5A
Other languages
English (en)
Other versions
CN113192546A (zh
Inventor
王礼维
陈勇金
张家军
丁天龙
付鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110528382.5A priority Critical patent/CN113192546B/zh
Publication of CN113192546A publication Critical patent/CN113192546A/zh
Application granted granted Critical
Publication of CN113192546B publication Critical patent/CN113192546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及存储器、存储器的数据读取方法以及存储器系统，存储器包括字线驱动器和存储阵列，所述数据读取方法包括：对存储阵列中存储待读取数据的待读取存储单元所对应的第一字线施加字线读电压从而驱动第一字线的电压爬升，第一字线包括对应存储阵列的第一区段的第一字线段和对应存储阵列的第二区段的第二字线段，第一区段的第一字线段相对第二区段的第二字线段更靠近字线驱动器；以及在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，先于对第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压，从而读取第一区段对应的存储单元的数据。

Description

存储器、存储器的数据读取方法及存储器系统
技术领域
本申请涉及存储装置，更具体地，涉及存储器、存储器的数据读取方法及存储器系统。
背景技术
闪速存储器是一种非易失性存储器，其能够在不加电的情况下保持所存储的数据。相较于传统硬盘，闪速存储器具有更快的读取速度、更低的功耗、更好的抗震性等优点，也因此被越来越多的应用。例如，闪速存储器常被用到诸如个人计算机、数字相机、数字媒体播放器、数字记录仪、车辆、无线装置、蜂窝电话和可拆卸存储模块的电子系统中。
闪速存储器可分为NOR闪存和NAND闪存。在读取闪速存储器中的数据时，会通过闪速存储器的接口向闪速存储器发送读取命令和存储地址等信息，在接收到读取命令和存储地址后，闪速存储器开始进行电压配置，例如，对字线、位线等预充电，从电压配置到数据读取电路开始读取数据的时间段(Tr)具有微秒(μs)量级，而从闪速存储器收到读取命令到进入读取状态的时间(Twb)以及从读取状态进入等待输出状态的时间(TRR)则具有纳秒(ns)量级。相比之下，在减少读取时间以提高读取速度时，Tr具有较大的改进空间。在读取数据的过程中(时间宽度Tr内)，通过选中与读取地址对应的字线和位线来确定需要读取存储单元。在这个过程中，由于字线具有一定的长度，在从一端对字线施加读取电压时，字线的另一端无法立即爬升至该读取电压，而从施加读取电压到字线完全爬升至读取电压需要相对较长的时间(例如，720个系统时钟)，而位线的电压爬升时间(例如，1个系统时钟)则远远小于字线的电压爬升时间。但是，读取数据时往往是在字线完全爬升至读取电压时，才开始向对应的位线施加电压，这事实上浪费了位线等待字线电压爬升至读取电压的时间，造成读取时间延长。
因此，需要一种充分利用字线电压爬升时间来提高读取速度的存储器读取方法及存储器。
应当理解，本背景技术部分旨在部分地为理解本技术提供有用的背景，而并不意味着这些内容在本申请之前已经必然是本领域技术人员已知的相关技术。
发明内容
本公开的一方面提供了一种存储器的读取方法，其中，存储器包括：字线驱动器；存储阵列，其包括多个存储单元、同时电连接字线驱动器和存储单元的字线、对应多个存储单元所构成的存储串而设置的位线，数据读取方法包括：对存储阵列中存储待读取数据的待读取存储单元所对应的第一字线施加字线读电压从而驱动第一字线的电压爬升，第一字线包括对应存储阵列的第一区段的第一字线段和对应存储阵列的第二区段的第二字线段，第一区段的第一字线段相对第二区段的第二字线段更靠近字线驱动器；以及在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，先于对第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压，从而读取第一区段对应的存储单元的数据。
在一些实施方式中，数据读取方法还包括：响应于存储阵列的第二区段的第二字线段的电压上升至字线读电压，开始对第二区段所对应的位线施加相应的位线读电压，从而读取第二区段对应的存储单元的数据。
在一些实施方式中，在对第一区段所对应的位线施加相应的位线读电压的步骤中：响应于存储阵列的第一区段的第一字线段的电压上升至字线读电压，开始对第一区段所对应的位线施加相应的位线读电压，从而读取第一区段对应的存储单元的数据。
在一些实施方式中，数据读取方法还包括：自对第一字线施加字线读电压时开始计时，当所计时的时间等于或大于预定的第一读开始时间时，确定存储阵列的第一区段的第一字线段的电压上升至字线读电压，以及当所计时的时间等于或大于预定的第二读开始时间时，确定存储阵列的第二区段的第二字线段的电压上升至字线读电压。
在一些实施方式中，在对第一区段所对应的位线施加相应的位线读电压的步骤中：在存储阵列的第一区段的第一字线段的电压上升至字线读电压之前，开始对第一区段所对应的位线施加相应的位线读电压。
在一些实施方式中，在对第二区段所对应的位线施加相应的位线读电压的步骤中：在存储阵列的第二区段的第二字线段的电压上升至字线读电压之前，开始对第二区段所对应的位线施加相应的位线读电压。
在一些实施方式中，数据读取方法还包括：分段读取判断步骤：根据读取命令和相应的待读取数据，判断是否需要对第一区段和第二区段进行分段读取；如果分段读取判断步骤中判断为“是”，在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，先于对第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压；以及如果分段读取判断步骤中判断为“否”，响应于存储阵列的第二区段的第二字线段的电压上升至字线读电压，同步地对第一区段和第二区段所对应的位线施加相应的位线读电压，从而同步读取第一区段和第二区段对应的存储单元的数据。
在一些实施方式中，分段读取判断步骤还包括：当读取命令指示对第一区段和第二区段进行分段读取或待读取数据存储在第一字线上的连续存储单元中时，判断为需要对第一区段和第二区段进行分段读取。
在一些实施方式中，分段读取判断步骤还包括：当待读取数据为视频数据时，判断为需要对第一区段和第二区段进行分段读取。
在一些实施方式中，第一区段的第一字线段占第一字线的长度的1/4。
在一些实施方式中，第二区段的第二字线段占第一字线的长度的3/4。
在一些实施方式中，存储器还包括数据读取电路，其中，读取第一区段对应的存储单元的数据的步骤包括：通过数据读取电路读取第一区段对应的存储单元的数据。
在一些实施方式中，数据读取电路包括页缓冲器，其中，读取第一区段对应的存储单元的数据的步骤包括：通过页缓冲器读取电路读取第一区段对应的存储单元的数据。
在一些实施方式中，数据读取方法还包括：对第一字线之外的字线施加字线通过电压，使得第一字线之外的字线的电压在早于或等于开始读取与第一区段对应的存储单元的数据的时间点爬升至字线通过电压，其中，字线导通电压大于字线读电压。
在一些实施方式中，数据读取方法还包括：在对第一字线施加字线读电压之前，对存储阵列的字线和位线进行预充电，其中，预充电包括：在连接至存储阵列的字线和位线的开关电路断开的情况下，对存储阵列的字线和位线施加电压。
本公开的另一方面提供了一种存储器，其包括：字线驱动器；存储阵列，其包括多个存储单元、同时电连接字线驱动器和存储单元的字线、对应多个存储单元所构成的存储串而设置的位线；位线驱动器，其与位线耦接；以及控制器，其与字线驱动器耦接，控制器被配置为控制字线驱动器对存储阵列中存储待读取数据的待读取存储单元所对应的第一字线施加字线读电压从而驱动第一字线的电压爬升，第一字线包括对应存储阵列的第一区段的第一字线段和对应存储阵列的第二区段的第二字线段，第一区段的第一字线段相对第二区段的第二字线段更靠近字线驱动器；以及控制器还被配置为：在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，先于对第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压，从而读取第一区段对应的存储单元的数据。
在一些实施方式中，控制器还被配置为：响应于存储阵列的第二区段的第二字线段的电压上升至字线读电压，控制位线驱动器开始对第二区段所对应的位线施加相应的位线读电压，从而读取第二区段对应的存储单元的数据。
在一些实施方式中，在对第一区段所对应的位线施加相应的位线读电压的时，控制器还被配置为：响应于存储阵列的第一区段的第一字线段的电压上升至字线读电压，控制位线驱动器开始对第一区段所对应的位线施加相应的位线读电压。
在一些实施方式中，控制器还被配置为：自对第一字线施加字线读电压时开始计时，当所计时的时间等于或大于预定的第一读开始时间时，确定存储阵列的第一区段的第一字线段的电压上升至字线读电压，以及当所计时的时间等于或大于预定的第二读开始时间时，确定存储阵列的第二区段的第二字线段的电压上升至字线读电压。
在一些实施方式中，在对第一区段所对应的位线施加相应的位线读电压时，控制器还被配置为：在存储阵列的第一区段的第一字线段的电压上升至字线读电压之前，开始对第一区段所对应的位线施加相应的位线读电压。
在一些实施方式中，在对第二区段所对应的位线施加相应的位线读电压时，控制器还被配置为：在存储阵列的第二区段的第二字线段的电压上升至字线读电压之前，控制位线驱动器开始对第二区段所对应的位线施加相应的位线读电压。
在一些实施方式中，控制器还被配置为：执行分段读取判断：根据读取命令和相应的待读取数据，判断是否需要对第一区段和第二区段进行分段读取；如果分段读取判断步骤中判断为“是”，在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，控制位线驱动器先于对第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压；如果分段读取判断步骤中判断为“否”，响应于存储阵列的第二区段的第二字线段的电压上升至字线读电压，控制位线驱动器同步地对第一区段和第二区段所对应的位线施加相应的位线读电压，从而同步读取第一区段和第二区段对应的存储单元的数据。
在一些实施方式中，在执行分段读取判断时，控制器还被配置为：当读取命令指示对第一区段和第二区段进行分段读取或待读取数据存储在第一字线上的连续存储单元中时，判断为需要对第一区段和第二区段进行分段读取。
在一些实施方式中，在执行分段读取判断时，控制器还被配置为：当待读取数据为视频数据时，判断为需要对第一区段和第二区段进行分段读取。
在一些实施方式中，第一区段的第一字线段占第一字线的长度的1/4。
在一些实施方式中，第二区段的第二字线段占第一字线的长度的3/4。
在一些实施方式中，存储器还包括数据读取电路，其中，在读取第一区段对应的存储单元的数据时，控制器被配置为：控制数据读取电路读取第一区段对应的存储单元的数据。
在一些实施方式中，数据读取电路包括页缓冲器，其中，在读取第一区段对应的存储单元的数据时，控制器被配置为：控制页缓冲器读取电路读取第一区段对应的存储单元的数据。
在一些实施方式中，控制器还被配置为：控制位线驱动器对第一字线之外的字线施加字线通过电压，使得第一字线之外的字线的电压在早于或等于开始读取与第一区段对应的存储单元的数据的时间点爬升至字线通过电压，其中，字线导通电压大于字线读电压。
在一些实施方式中，控制器还被配置为：在对第一字线施加字线读电压之前，控制位线驱动器对存储阵列的字线和位线进行预充电，其中，预充电包括：在连接至存储阵列的字线和位线的开关电路断开的情况下，对存储阵列的字线和位线施加电压。
本公开的又一方面提供了一种存储器系统，存储器系统包括：存储控制器；以及上述存储器，其中，存储控制器与存储器耦接并至少用于控制存储器进行读操作。
附图说明
通过参考附图详细描述本公开的示例性实施方式，本公开的以上和其他优点和特征将变得更加明显。
图1示出了根据本公开实施方式的存储器的示意图。
图2示出了根据本公开实施方式的存储器的数据读取方法。
图3示出了根据本公开实施方式的读取连接至同一字线的存储单元的数据的时序图。
图4示出了根据本公开实施方式的存储器系统的示意图。
具体实施方式
现在将在下文中参考附图更全面地描述本发明的示例性实施方式，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式来实施，并且不应被解释为限于本文中阐述的示例性实施方式。相反，提供这些实施方式使得本发明将是透彻的和完整的，并将向本领域技术人员充分传达本发明的范围。
还应当理解，应该理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或者“联接到”另一元件或层时，其可以直接在另一元件或上或者直接连接到另一元件或层，或者在它们之间可以存在元件或层。而当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。
在整个说明书中，相同的附图标记表示相同的组件。在附图中，为了清楚起见，夸大了层和区域的厚度。
虽然术语“第一”、“第二”等可以在本文中用来描述各种元件，但是这些元件不应该被这些术语限制。这些术语可用于将一个元件与另一元件区分开。因此，在不脱离一个或多个实施方式的教导的情况下，下面讨论的第一元件可以被称为第二元件。将元件描述为“第一”元件可以不需要或暗示第二元件或其他元件的存在。术语“第一”、“第二”等也可在本文中用于区分不同类或组的元件。为了简明起见，术语“第一”、“第二”等可以分别表示“第一类(或第一组)”、“第二类(或第二组)”等。
本文中所使用的术语仅用于描述特定实施方式的目的，并且不旨在进行限制。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。还应理解的是，当在本说明书中使用时，术语“包括”指定所阐述的特征、区域、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、区域、步骤、操作、元件、组件和/或其群组的存在或添加。
此外，可在本文中使用相对术语，诸如“下”或“底”以及“上”或“顶”来描述如图中所示的一个元件与另一元件的关系。应当理解，除了图中描绘的定向之外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当图之一中的设备被翻转时，被描述为在其他元件的“下”侧上的元件将随之被定向在其他元件的“上”侧上。因此，取决于图的特定定向，示例性术语“下”可以包含“下”和“上”两种定向。类似地，当图之一中的设备被翻转时，被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方两种定向。
如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和本发明的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。
如本领域中惯用的那样，针对功能性块、单元和/或模块，附图中描述和示出了一些示例性实施方式。本领域技术人员将理解，这些块、单元和/或模块通过可利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理上地实现。在块、单元和/或模块通过微处理器或其他相似硬件实现的情况下，可利用软件(例如，微代码)对它们进行编程并控制它们以执行本文所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还可设想到，每个块、单元和/或模块可通过专用硬件来实现，或者可实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联的电路)的组合。另外，在没有脱离发明构思的范围的情况下，一些示例性实施方式中的每个块、单元和/或模块可在物理上分离成两个或更多个交互且离散的块、单元和/或模块。此外，在没有脱离发明构思的范围的情况下，一些示例性实施方式中的块、单元和/或模块可在物理上组合成更复杂的块、单元和/或模块。
图1示出了根据本公开实施方式的存储器100的示意图。根据本公开实施方式的存储器100可以是NAND闪速存储器。存储器100例如可包括存储阵列110，存储阵列110可包括M×N个存储单元C(1，1)至C(M，N)，其中，M和N为正整数。位于同一行存储单元(例如，C(M，1)至C(M，N))可连接至同一字线(例如，字线WLM)，字线(WL1至WLM)可连接至字线驱动器120。同一列的存储单元(例如，C(1，1)至C(M，1))可串联连接至同一位线(例如，位线BL1)，串联连接的存储串的一端可经由位线晶体管Tb连接至位线，并且另一端可经由源极线晶体管Ts连接至源极线，位线晶体管Tb和源极线晶体管Ts可由位线选择器130控制。每根位线将对应的存储串连接至位线驱动器140和数据读取电路150，例如，数据读取电路150包括连接至每根位线的页缓冲器。在工作时，通过位线选择器130控制位线晶体管Tb和/或源极线晶体管Ts选择待读取存储单元所在的存储串，通过字线驱动器120在字线上施加字线读电压来选择该存储串中的待读取存储单元并且通过位线驱动器140对相应位线施加位线读电压，然后通过数据读取电路150读取对应位线上的电压或电流来确定待检测存储单元的存储状态。例如，通过与对应位线连接的页缓冲器来读取存储单元的数据。以读取存储单元C(M，N)为例，通过导通与位线BLN对应的位线晶体管Tb和源极线晶体管Ts，在字线WLM上施加字线读电压且在其它字线上施加字线通过电压来选择待读取存储单元C(M，N)，并且在位线BLN上施加位线读电压，然后通过数据读取电路150来读取位线BLN上的电压或电流以确定所选存储单元的存储状态(例如，擦除状态/编程状态，或“1”/“0”)。存储器100还可包括控制器160，上述字线驱动器120、位线选择器130、位线驱动器140和数据读取电路150的操作可以通过控制器160来控制，控制器160可以本领域常规方式与存储器中的其它模块连接以控制其操作。
存储在存储器中的数据根据其本身类型、存储器设置等的不同而可能存储在存储阵列中的不同存储单元中。例如，视频数据可存储在存储阵列中的连续存储单元中，这些连续的存储单元可以是位于同一字线上的连续存储单元，例如，图1中的存储单元C(1，1)至C(1，N)；对于其它类型的数据，则可存储在存储阵列的非连续存储单元中。应注意的是，视频数据仅是为了说明本公开技术方案而提供的示例，也可对其它数据使用根据本公开的数据读取方法。
根据本公开的数据读取方法能够对数据采取不同的读取策略，对于存储在连续存储单元中的数据可采用分段读取的方法来进行读取，而对于其它数据可采用传统的读取方法。
下面将参照图2描述读取存储在连续存储单元中的数据读取方法。
图2示出了根据本公开实施方式的存储器的数据读取方法1000。
数据读取方法1000可用于读取多个存储串中连接至同一字线的存储单元的数据。下文中以读取图1中的连接至字线WL1的存储单元C(1，1)至C(1，N)的数据为例进行说明。如图1中所示，存储单元C(1，1)至C(1，N)依次连接至字线驱动器120，其中，存储单元C(1，1)是最靠近字线驱动器120的存储单元，而存储单元C(1，N)是最远离字线驱动器120的存储单元。与存储单元C(1，1)至C(1，N)对应的第一字线WL1可分为两个字线段，其中，第一字线段例如可对应于存储阵列110的第一区段，并且第二字线段可对应于存储阵列110的第二区段，存储阵列110的第一区段比存储阵列110的第二区段更靠近字线驱动器120，同样地，与第一区段对应的第一字线段也比与第二区段对应的第二字线段更靠近字线驱动器120。存储单元C(1，1)至C(1，K)可对应于第一字线段，而存储单元C(1，K+1)至C(1，N)可对应于第二字线段，其中，K为小于N且大于1的自然数。在一些实施方式，第一字线段可占第一字线WL1的1/4，第二字线段可占第一字线WL1的3/4。应注意的是，虽然本实施方式中将字线分为两个字线段，但这仅是为了说明本申请技术方案而示出的一个示例，本申请不限于此，字线也可以被分为三个或更多个字线段。
如图2所示，读取方法1000可包括步骤S1010：对存储阵列中存储待读取数据的待读取存储单元所对应的第一字线施加字线读电压从而驱动第一字线的电压爬升；以及步骤S1030：在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，先于对第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压，从而读取第一区段对应的存储单元的数据。
具体地，存储器100的控制器160可控制字线驱动器120对第一字线WL1施加字线读电压，使得第一字线WL1的电压开始爬升。由于第一字线WL1具有一定的长度，当位于其一端的字线驱动器120对其施加字线读电压时，无法使得第一字线WL1的所有部分的电压立刻达到字线读电压，而是从第一字线WL1的靠近字线驱动器120的部分开始依次爬升至字线读电压。对于该情况，传统的数据读取方法需要等待字线所有部分的电压都爬升至字线读电压才开始对对应位线施加电压并读取数据，而根据本公开实施方式的数据读取方法则采用提前对部分位线施加电压的操作方式。在步骤S1030中，可在对与第二区段对应的位线BLK+1至BLN施加位线读电压之前，通过位线驱动器140对与第一区段对应的位线施加BL1至BLK施加位线读电压，从而可以在第一字线WL1的所有部分的电压达到字线读电压之前便开始读取数据。例如，可响应于第一区段的第一字线段的电压上升至字线读电压，开始对第一区段所对应的位线BL1至BLK施加位线读电压；并且可响应于第二区段的第二字线段的电压上升至字线读电压，开始对第二区段所对应的位线BLK+1至BLN施加位线读电压。
对于第一字线段和第二字线段的电压是否上升至字线读电压的判断，可以通过字线加压时间确定。具体而言，可以从对第一字线WL1施加字线读电压的时间点开始计时，当对第一字线WL1进行加压的时间(即，所计时的时间)等于或大于预定的第一读开始时间时，可确定第一字线段的电压已经爬升至字线读电压，当对第一字线WL1进行加压的时间(即，所计时的时间)等于或大于预定的第二读开始时间时，可确定第二字线段的电压已经爬升至字线读电压。第一读开始时间和第二读开始时间可以事先通过硬件仿真或硬件实验的方式获得，例如，在硬件仿真中测得的第一字线段达到字线读电压的时间可作为第一读开始时间，在硬件仿真中测得的第二字线段达到字线读电压的时间可作为第二读开始时间。第一读开始时间和第二读开始时间可以查找表的形式存储在控制器160中。
通过上述过程，根据本公开实施方式的数据读取方法能够将与字线的不同字线段对应的存储单元分开读取，以在字线还未完全爬升至字线读电压时便开始读取数据以节省上文所述的位线等待字线电压爬升至读取电压而浪费的时间，从而提高数据读取速度。
在一些实施方式中，在读取存储单元C(1，1)至C(1，N)的数据之前，存储器100的控制器160可先从外部电路接收读取命令和待读取数据(其中包括存储单元C(1，1)至C(1，N)的数据)的存储地址，并解析读取命令和存储地址。在解析读取命令和存储地址之后，可对连接至存储单元C(1，1)至C(M，N)的字线和位线进行预充电(Array电压配置)，例如，可在连接至字线和位线的开关电路(例如，图1中的位线晶体管Tb和/或源极线晶体管Ts)断开的情况下，对字线和位线施加电压，该电压可存储在与开关电路连接的电容中。
在解析读取命令之后，可以判断数据的类型以确定是否使用分段读取方法。根据本申请的数据读取方法适合于连续存储的数据，例如，存储在位于同一字线上的连续多个存储单元中的数据，这样的数据可以是视频数据。因此，可在待读取数据为存储在连续的存储单元中的数据时确定采用分段读取方法。此时，在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，先于对所述第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压，即，采用如上所述的步骤S1010和步骤S1030等来进行数据读取。当所要读取的数据为非连续存储的数据时，即，当存储所要读取的数据的多个存储单元非位于同一字线上的多个存储单元时，则可以采用传统的读取方法读取数据，例如，响应于存储阵列的第二区段的第二字线段的电压上升至字线读电压，同步地对第一区段和第二区段所对应的位线施加相应的位线读电压，从而同步读取第一区段和第二区段对应的存储单元的数据，即，等到第一字线WL1的所有部分均爬升至字线读电压后，同时对第一区段和第二区段对应的存储单元进行读取。
在一些实施方式中，也可以根据读取命令指示来确定是否使用分段读取方法，例如，当读取命令指示使用分段读取方法时，在存储阵列的第二区段的第二字线段的电压爬升至字线读电压的过程中，先于对所述第二区段所对应的位线施加相应的位线读电压地、对第一区段所对应的位线施加相应的位线读电压，即，采用如上所述的步骤S1010和步骤S1030等来进行数据读取；当读取命令指示使用传统读取方法时，响应于存储阵列的第二区段的第二字线段的电压上升至字线读电压，同步地对第一区段和第二区段所对应的位线施加相应的位线读电压，从而同步读取第一区段和第二区段对应的存储单元的数据，即，等到第一字线WL1的所有部分均爬升至字线读电压后，同时对第一区段和第二区段对应的存储单元进行读取。
在一些实施方式中，对第一区段所对应的位线施加相应的位线读电压可包括：在存储阵列的第一区段的第一字线段的电压上升至所述字线读电压之前，开始对第一区段所对应的位线施加相应的位线读电压。例如，在第一字线WL1的第一区段的电压爬升至字线读电压之前，可通过位线驱动器140对与第一区段(例如，存储单元C(1，1)至C(1，K))对应的位线BL1至BLK施加电压，使得位线BL1至BLK的电压爬升至位线读电压的时间早于或等于第一字线段的电压爬升至字线读电压的时间。当位线BL1至BLK的电压爬升至位线读电压时，可通过数据读取电路150感测位线BL1至BLK的电压来读取存储单元C(1，1)至C(1，K)的数据。
与位线BL1至BLK类似，可在字线WL1的除第一字线段之外的区段(第二字线段)的电压爬升至字线读电压之前，通过位线驱动器140对位线BLK+1至BLN施加电压使得位线BLK+1至BLN的电压爬升至位线读电压的时间早于或等于第一字线WL1的其它区段(第二字线段)的电压爬升至字线读电压的时间。
在读取存储单元C(1，1)至C(1，K)的数据时，第一字线WL1的之外的字线(例如，字线WL2至WLM)将被施加字线通过电压，而字线WL2至WLM的电压爬升至字线通过电压的时间点早于或等于开始读取存储单元C(1，1)至C(1，K)的数据的时间点。字线通过电压可大于字线读电压。
在经过以上过程后，与存储单元C(1，1)至C(1，N)对应的数据读取电路150缓存从存储单元C(1，1)至C(1，N)读取的数据，然后可输出所读取的数据。
图3示出了根据本公开实施方式的读取连接至同一字线的存储单元的数据的时序图。下面将参照图3描述以上参照图1至图2描述的存储器读取方法中相关器件的工作时序。
如图3所示，存储器100首先从外部接收读取命令和存储地址，并解析读取命令和存储地址，然后，可根据读取命令或待读取数据的类型判断是否使用分段读取方法。以下描述以使用分段读取方法的情况为例。
在t0时间点，存储器100的控制器160开始工作，并且然后可控制存储器100执行预处理，例如，控制字线驱动器120和位线驱动器140对连接至存储单元C(1，1)至C(M，N)的字线和位线进行预充电(Array电压配置)，在这个过程中，可在连接至字线和位线的开关电路(例如，图1中的位线晶体管Tb和/或源极线晶体管Ts)断开的情况下，对字线和位线施加电压，该电压可存储在与开关电路连接的电容中。
在t1时间点，对根据存储地址而被选中的第一字线WL1施加字线读电压。如图3中所示，第一字线WL1包括第一字线段和第二字线区段，在t1时间点，第一字线段的电压开始升高，而第二字线段的电压由于字线的长度而无法立即开始升高，而是在t1时间点之后开始升高。
在t2时间点，第一字线WL1的第一字线段的电压爬升至字线读电压，而未被选中的其它字线也可在t2时间点或早于t2时间点爬升至字线通过电压。与第一字线段对应的位线BL1至BLK的电压可在t2时间点爬升至位线读电压，或者早于t2时间点爬升至位线读电压。然后，与第一字线段对应的读取电路(例如，数据读取电路150中与位线BL1至BLK连接的页缓冲器)开始读取存储单元C(1，1)至C(1，K)的数据。在存储单元C(1，1)至C(1，K)的数据被读取后，数据通路可开始将数据输出至外部。
在t3时间点，第一字线WL1的第二字线段的电压也爬升至字线读电压，此时，与第二字线段对应的位线BLK+1至BLN的电压可在t3时间点在爬升至位线读电压，或者早于t3时间点爬升至位线读电压。然后，与所述第二字线段对应的读取电路(例如，数据读取电路150中与位线BLK+1至BLN连接的页缓冲器)开始读取存储单元C(1，K+1)至C(1，N)的数据。
在t4时间点，读取工作结束，字线的电压以及位线的电压恢复至待机状态。
如图3中所示，由于根据本公开存储器和存储器读取方法采用了分段读取方法，在字线的所有部分还未完全爬升至字线读电压的情况下便已经开始读取数据以及输出数据，这充分利用了字线的电压爬升时间，缩短了数据读取的等待时间，从而提高了读取速度。
本公开还提供了一种存储器系统，其可包括一个或多个上述存储器100。
图4示出了根据本公开实施方式的存储器系统200的示意图。
如图4所示，存储器系统200包括存储控制器210以及一个或多个存储器220-1至220-N。存储控制器210控制存储器220-1至220-N工作，例如，向存储器220-1至220-N发送读取命令和存储地址等以控制存储器220-1至220-N读取并输出相应内容，而存储器220-1至220-N可以如上结合图1至图2所述的方法进行工作。
在结束详细描述时，本领域技术人员将理解，在基本上不脱离本发明的原理的情况下，可以对优选实施方式进行许多变化和修改。因此，本发明的所公开的优选实施方式仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (31)

1.一种存储器的数据读取方法，其中，所述存储器包括：
字线驱动器；
存储阵列，其包括多个存储单元、同时电连接所述字线驱动器和存储单元的字线、对应多个所述存储单元所构成的存储串而设置的位线；
其特征在于，所述数据读取方法包括：
对所述存储阵列中存储待读取数据的待读取存储单元所对应的第一字线施加字线读电压从而驱动所述第一字线的电压爬升，所述第一字线包括对应所述存储阵列的第一区段的第一字线段和对应所述存储阵列的第二区段的第二字线段，所述第一区段的第一字线段相对所述第二区段的第二字线段更靠近所述字线驱动器；
分段读取判断步骤：根据读取命令和相应的待读取数据，判断是否需要对所述第一区段和所述第二区段进行分段读取；以及
如果所述分段读取判断步骤中判断为“是”，在所述存储阵列的第二区段的第二字线段的电压爬升至所述字线读电压的过程中，先于对所述第二区段所对应的位线施加相应的位线读电压地、对所述第一区段所对应的位线施加相应的位线读电压，从而读取所述第一区段对应的存储单元的数据。
2.如权利要求1所述的数据读取方法，其特征在于，还包括：
响应于所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压，开始对所述第二区段所对应的位线施加相应的位线读电压，从而读取所述第二区段对应的存储单元的数据。
3.如权利要求1所述的数据读取方法，其特征在于，在对所述第一区段所对应的位线施加相应的位线读电压的步骤中：
响应于所述存储阵列的第一区段的第一字线段的电压上升至所述字线读电压，开始对所述第一区段所对应的位线施加相应的位线读电压，从而读取所述第一区段对应的存储单元的数据。
4.如权利要求2或3所述的数据读取方法，其特征在于，还包括：
自对所述第一字线施加所述字线读电压时开始计时，当所计时的时间等于或大于预定的第一读开始时间时，确定所述存储阵列的第一区段的第一字线段的电压上升至所述字线读电压，以及
当所计时的时间等于或大于预定的第二读开始时间时，确定所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压。
5.如权利要求1所述的数据读取方法，其特征在于，在对所述第一区段所对应的位线施加相应的位线读电压的步骤中：
在所述存储阵列的第一区段的第一字线段的电压上升至所述字线读电压之前，开始对所述第一区段所对应的位线施加相应的位线读电压。
6.如权利要求2所述的数据读取方法，其特征在于，在对所述第二区段所对应的位线施加相应的位线读电压的步骤中：
在所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压之前，开始对所述第二区段所对应的位线施加相应的位线读电压。
7.如权利要求1所述的数据读取方法，其特征在于，还包括：
如果分段读取判断步骤中判断为“否”，响应于所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压，同步地对所述第一区段和所述第二区段所对应的位线施加相应的位线读电压，从而同步读取所述第一区段和所述第二区段对应的存储单元的数据。
8.如权利要求1所述的数据读取方法，其特征在于，所述分段读取判断步骤还包括：
当读取命令指示对所述第一区段和所述第二区段进行分段读取或所述待读取数据存储在所述第一字线上的连续存储单元中时，判断为需要对所述第一区段和所述第二区段进行分段读取。
9.如权利要求1所述的数据读取方法，其特征在于，所述分段读取判断步骤还包括：
当所述待读取数据为视频数据时，判断为需要对所述第一区段和所述第二区段进行分段读取。
10.如权利要求1所述的数据读取方法，其特征在于，所述第一区段的第一字线段占所述第一字线的长度的1/4。
11.如权利要求10所述的数据读取方法，其特征在于，所述第二区段的第二字线段占所述第一字线的长度的3/4。
12.如权利要求1所述的数据读取方法，其特征在于，所述存储器还包括数据读取电路，
其中，读取所述第一区段对应的存储单元的数据的步骤包括：
通过所述数据读取电路读取所述第一区段对应的存储单元的数据。
13.如权利要求12所述的数据读取方法，其特征在于，所述数据读取电路包括页缓冲器，
其中，读取所述第一区段对应的存储单元的数据的步骤包括：
通过所述页缓冲器读取电路读取所述第一区段对应的存储单元的数据。
14.如权利要求1所述的数据读取方法，其特征在于，所述数据读取方法还包括：
对所述第一字线之外的字线施加字线通过电压，使得所述第一字线之外的字线的电压在早于或等于开始读取与所述第一区段对应的存储单元的数据的时间点爬升至所述字线通过电压，其中，所述字线导通电压大于所述字线读电压。
15.如权利要求1所述的数据读取方法，其特征在于，所述数据读取方法还包括：
在对所述第一字线施加字线读电压之前，对所述存储阵列的字线和位线进行预充电，
其中，所述预充电包括：
在连接至所述存储阵列的字线和位线的开关电路断开的情况下，对所述存储阵列的字线和位线施加电压。
16.一种存储器，包括：
字线驱动器；
存储阵列，其包括多个存储单元、同时电连接所述字线驱动器和存储单元的字线、对应多个所述存储单元所构成的存储串而设置的位线；
位线驱动器，其与所述位线耦接；以及
控制器，其与所述字线驱动器耦接，
其特征在于，所述控制器被配置为控制所述字线驱动器对所述存储阵列中存储待读取数据的待读取存储单元所对应的第一字线施加字线读电压从而驱动所述第一字线的电压爬升，所述第一字线包括对应所述存储阵列的第一区段的第一字线段和对应所述存储阵列的第二区段的第二字线段，所述第一区段的第一字线段相对所述第二区段的第二字线段更靠近所述字线驱动器；以及
所述控制器还被配置为：
执行分段读取判断：根据读取命令和相应的待读取数据，判断是否需要对所述第一区段和第二区段进行分段读取；
如果分段读取判断步骤中判断为“是”，在所述存储阵列的第二区段的第二字线段的电压爬升至所述字线读电压的过程中，先于对所述第二区段所对应的位线施加相应的位线读电压地、对所述第一区段所对应的位线施加相应的位线读电压，从而读取所述第一区段对应的存储单元的数据。
17.如权利要求16所述的存储器，其特征在于，所述控制器还被配置为：
响应于所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压，控制所述位线驱动器开始对所述第二区段所对应的位线施加相应的位线读电压，从而读取所述第二区段对应的存储单元的数据。
18.如权利要求16所述的存储器，其特征在于，在对所述第一区段所对应的位线施加相应的位线读电压的时，所述控制器还被配置为：
响应于所述存储阵列的第一区段的第一字线段的电压上升至所述字线读电压，控制所述位线驱动器开始对所述第一区段所对应的位线施加相应的位线读电压。
19.如权利要求17或18所述的存储器，其特征在于，所述控制器还被配置为：
自对所述第一字线施加所述字线读电压时开始计时，当所计时的时间等于或大于预定的第一读开始时间时，确定所述存储阵列的第一区段的第一字线段的电压上升至所述字线读电压，以及
当所计时的时间等于或大于预定的第二读开始时间时，确定所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压。
20.如权利要求16所述的存储器，其特征在于，在对所述第一区段所对应的位线施加相应的位线读电压时，所述控制器还被配置为：
在所述存储阵列的第一区段的第一字线段的电压上升至所述字线读电压之前，开始对所述第一区段所对应的位线施加相应的位线读电压。
21.如权利要求20所述的存储器，其特征在于，在对所述第二区段所对应的位线施加相应的位线读电压时，所述控制器还被配置为：
在所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压之前，控制所述位线驱动器开始对所述第二区段所对应的位线施加相应的位线读电压。
22.如权利要求16所述的存储器，其特征在于，所述控制器还被配置为：
如果分段读取判断步骤中判断为“否”，响应于所述存储阵列的第二区段的第二字线段的电压上升至所述字线读电压，控制所述位线驱动器同步地对所述第一区段和所述第二区段所对应的位线施加相应的位线读电压，从而同步读取所述第一区段和第二区段对应的存储单元的数据。
23.如权利要求16所述的存储器，其特征在于，在执行所述分段读取判断时，所述控制器还被配置为：
当读取命令指示对所述第一区段和第二区段进行分段读取或所述待读取数据存储在所述第一字线上的连续存储单元中时，判断为需要对所述第一区段和第二区段进行分段读取。
24.如权利要求16所述的存储器，其特征在于，在执行所述分段读取判断时，所述控制器还被配置为：
当所述待读取数据为视频数据时，判断为需要对所述第一区段和第二区段进行分段读取。
25.如权利要求16所述的存储器，其特征在于，所述第一区段的第一字线段占所述第一字线的长度的1/4。
26.如权利要求25所述的存储器，其特征在于，所述第二区段的第二字线段占所述第一字线的长度的3/4。
27.如权利要求16所述的存储器，其特征在于，所述存储器还包括数据读取电路，
其中，在读取所述第一区段对应的存储单元的数据时，所述控制器被配置为：
控制所述数据读取电路读取所述第一区段对应的存储单元的数据。
28.如权利要求27所述的存储器，其特征在于，所述数据读取电路包括页缓冲器，
其中，在读取所述第一区段对应的存储单元的数据时，所述控制器被配置为：
控制所述页缓冲器读取电路读取所述第一区段对应的存储单元的数据。
29.如权利要求16所述的存储器，其特征在于，所述控制器还被配置为：
控制所述位线驱动器对所述第一字线之外的字线施加字线通过电压，使得所述第一字线之外的字线的电压在早于或等于开始读取与所述第一区段对应的存储单元的数据的时间点爬升至所述字线通过电压，其中，所述字线导通电压大于所述字线读电压。
30.如权利要求16所述的存储器，其特征在于，所述控制器还被配置为：
在对所述第一字线施加字线读电压之前，控制所述位线驱动器对所述存储阵列的字线和位线进行预充电，
其中，所述预充电包括：
在连接至所述存储阵列的字线和位线的开关电路断开的情况下，对所述存储阵列的字线和位线施加电压。
31.一种存储器系统，其特征在于，所述存储器系统包括：
存储控制器；以及
一个或多个如权利要求16-30中任一项所述的存储器，其中，所述存储控制器与所述存储器耦接并至少用于控制所述存储器进行读操作。
CN202110528382.5A 2021-05-14 2021-05-14 存储器、存储器的数据读取方法及存储器系统 Active CN113192546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110528382.5A CN113192546B (zh) 2021-05-14 2021-05-14 存储器、存储器的数据读取方法及存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110528382.5A CN113192546B (zh) 2021-05-14 2021-05-14 存储器、存储器的数据读取方法及存储器系统

Publications (2)

Publication Number Publication Date
CN113192546A CN113192546A (zh) 2021-07-30
CN113192546B true CN113192546B (zh) 2022-09-20

Family

ID=76981917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110528382.5A Active CN113192546B (zh) 2021-05-14 2021-05-14 存储器、存储器的数据读取方法及存储器系统

Country Status (1)

Country Link
CN (1) CN113192546B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295054B (zh) * 2022-09-30 2022-12-13 芯天下技术股份有限公司 一种存储芯片的读取方法、装置、电子设备及存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024835A1 (en) * 2000-07-07 2002-02-28 Thompson Michael O. Non-volatile passive matrix device and method for readout of the same
JP2014063555A (ja) * 2012-09-24 2014-04-10 Toshiba Corp 不揮発性半導体記憶装置、及びその制御方法
US8995195B2 (en) * 2013-02-12 2015-03-31 Sandisk Technologies Inc. Fast-reading NAND flash memory
US9195587B2 (en) * 2013-03-07 2015-11-24 Sandisk Technologies Inc. Enhanced dynamic read process with single-level cell segmentation
US9449700B2 (en) * 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US10614894B2 (en) * 2018-01-12 2020-04-07 Sandisk Technologies Llc Select gates separation for improving performance in three-dimensional non-volatile memory
US10734077B1 (en) * 2019-06-28 2020-08-04 Sandisk Technologies Llc Word line discharge skip for faster read time
US11367493B2 (en) * 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Non-volatile memory devices and program methods thereof
KR20210013418A (ko) * 2019-07-24 2021-02-04 삼성전자주식회사 독출 디스터브를 감소한 메모리 장치 및 메모리 장치의 동작방법
JP2021039810A (ja) * 2019-09-04 2021-03-11 キオクシア株式会社 メモリシステム
CN112634966B (zh) * 2019-10-23 2022-08-12 长江存储科技有限责任公司 对存储器件进行编程的方法及相关存储器件

Also Published As

Publication number Publication date
CN113192546A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
KR100858745B1 (ko) 비 휘발성 메모리의 비정밀/정밀 프로그래밍에 대한효율적인 검증
KR100895331B1 (ko) 비 휘발성 메모리의 비정밀/정밀 프로그래밍을 위한 전하패킷 계량
US6418065B2 (en) Nonvolatile semiconductor memory
US8520441B2 (en) Word line kicking when sensing non-volatile storage
US8144525B2 (en) Memory cell sensing using negative voltage
US8111555B2 (en) NAND step voltage switching method
EP2524376B1 (en) Access line dependent biasing schemes
EP2132748B1 (en) Decoding control with address transition detection in page erase function
US9196373B2 (en) Timed multiplex sensing
KR20070042495A (ko) 비 휘발성 메모리의 비정밀/정밀 프로그래밍을 위한가변적인 전류 싱킹
CN101351848A (zh) 用于非易失性存储器中经改进的编程检验操作的方法和装置
US20090327535A1 (en) Adjustable read latency for memory device in page-mode access
US9318210B1 (en) Word line kick during sensing: trimming and adjacent word lines
WO2012044413A1 (en) Techniques for the fast settling of word lines in nand flash memory
WO2013103504A1 (en) Charge cycling by equalizing and regulating the source, well, and bit lines during write operations for nand flash memory
US8289776B2 (en) Expanded programming window for non-volatile multilevel memory cells
US9070470B1 (en) Sensing memory cells coupled to different access lines in different blocks of memory cells
CN113192546B (zh) 存储器、存储器的数据读取方法及存储器系统
US11322209B2 (en) Memory devices including voltage generation systems
KR20100067598A (ko) 불휘발성 반도체 메모리 장치의 읽기 방법
US20170365344A1 (en) Methods of operating a memory during a programming operation
KR102450578B1 (ko) 비휘발성 메모리 장치의 채널 초기화 장치 및 방법
US6700811B1 (en) Random access memory device and method for driving a plate line segment therein
US7518924B2 (en) NOR architecture memory and operation method thereof
CN112509615B (zh) 闪速存储器、感测电路及确定存储单元存储状态的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant