CN113190071B - 集成电路以及调节电源电压的方法 - Google Patents

集成电路以及调节电源电压的方法 Download PDF

Info

Publication number
CN113190071B
CN113190071B CN202110126509.0A CN202110126509A CN113190071B CN 113190071 B CN113190071 B CN 113190071B CN 202110126509 A CN202110126509 A CN 202110126509A CN 113190071 B CN113190071 B CN 113190071B
Authority
CN
China
Prior art keywords
transistor
metal rail
voltage
point
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110126509.0A
Other languages
English (en)
Other versions
CN113190071A (zh
Inventor
森阳纪
藤原英弘
张智皓
林洋绪
许育豪
陈炎辉
廖宏仁
郑基廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113190071A publication Critical patent/CN113190071A/zh
Application granted granted Critical
Publication of CN113190071B publication Critical patent/CN113190071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/613—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10W20/427—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于调节电源电压的集成电路。在一个方面，集成电路包括金属轨，金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测金属轨的第二点处的电压，根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。本发明的实施例还涉及一种调节电源电压的方法。

Description

集成电路以及调节电源电压的方法
技术领域
本发明的实施例涉及集成电路以及调节电源电压的方法。
背景技术
集成电路设计的发展允许集成电路执行复杂的功能。在一个方面，多个电路可以被集成到单个集成电路中，其中每个电路可以被设计为进行或执行相应的功能。在一些情况下，不同的电路可以根据不同的电源域进行操作。例如，数字电路可以根据较低的电源电压(例如1.0V)来操作，其中模拟电路或射频(RF)电路可以根据较高的电源电压(例如1.5V)来操作。不同的电源域可以帮助不同的电路以高效(例如，就功率和速度而言)的方式运行。
发明内容
根据本发明的一个方面，提供了一种集成电路，包括：金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点；以及电压调节器，耦合在金属轨的第一点和金属轨的第二点之间，电压调节器用于：感测金属轨的第二点处的电压，以及根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。
根据本发明的另一个方面，提供了一种集成电路，包括：第一晶体管，耦接在第一金属轨和第二金属轨之间；以及第二晶体管，耦合在第二金属轨和第三金属轨之间，第三金属轨耦合到一个或多个功能电路，第二晶体管用于：由于一个或多个功能电路，感测耦合到第三金属轨的第二晶体管的源电极处的第一电压与耦合到第一金属轨或第二金属轨的第二晶体管的栅电极处的第二电压之间的差的改变，和根据感测的差的改变，调节第二晶体管的漏电极处的第三电压。
根据本发明的又一个方面，提供了一种调节电源电压的方法，包括：通过耦合到金属轨的第一点的晶体管的漏电极提供电源电压；通过晶体管的栅电极感测金属轨的第二点处的电压，将晶体管的漏电极耦合至金属轨的第一点和第一功能电路，将晶体管的栅电极耦合至金属轨的第二点和第二功能电路；以及根据感测的金属轨的第二点处的电压，调节金属轨的第一点处的电源电压。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一个实施例的包括用于调节电源电压的电压调节器的系统的图。
图2是根据一个实施例的电压调节器的图。
图3是根据一个实施例的电压调节器的图。
图4是根据一个实施例的电压调节器的图。
图5是根据一个实施例的电压调节器的图。
图6是根据一个实施例的电压调节器的图。
图7是根据一个实施例的电压调节器的图。
图8是根据一个实施例的电压调节器的图。
图9是根据一些实施例的根据电源轨的另一点处的电压来调节电源轨的一个点处的电源电压的方法的流程图。
图10是根据一些实施例的根据第二金属轨处的第二电源电压来调节第一金属轨处的第一电源电压的方法的流程图。
图11是根据一些实施例的计算系统的示例框图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
本文公开了一种用于调节电源电压的集成电路。在一些实施例中，集成电路包括金属轨或耦合到金属轨，金属轨包括第一点和第二点，在第一点处连接第一功能电路，在第二点处连接第二功能电路。一个或多个功能电路中的每个可以包括有源电路，有源电路通过金属轨消耗功率以执行相应的功能。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测在第二点处的电压并且根据在金属轨的第二点处感测到的电压调节在金属轨的第一点处的电源电压。
在一些实施例中，集成电路包括晶体管，晶体管包括耦合到金属轨的第一点的漏电极和耦合到金属轨的第二点的栅电极。在该配置中，晶体管可以感测在第二点处的电压并且根据在金属轨的第二点处感测到的电压来调节在金属轨的第一点处的电源电压。在一个方面，金属轨具有寄生电阻，寄生电阻可能导致金属轨的第一点处的电压与金属轨的第二点处的电压不同。根据包括耦合至金属轨的第二点的栅电极的晶体管的集成电路，可以调节在金属轨的第二点的电源电压。
图1是根据一个实施例的包括用于调节电源电压的电压调节器110的系统100的图。在一些实施例中，系统100被体现为电子系统、设备或集成电路。在一些实施例中，系统100包括电源105、电压调节器110以及功能电路120A、120B、120C。在一个方面，系统100根据多个电源域执行多种功能。在一些实施例中，系统100包括比图1所示更多，更少或不同的组件。例如，系统100包括与图1所示不同数量的功能电路120。
电源105是将电源电压VDD、VSS提供给电压调节器110的组件。在一些示例中，电源电压VDD为1.5V，电源电压VSS为0V。在一些情况下，电源105被实现为电池(例如1.5V)。在一些情况下，电源105被实现为接收外部电源并根据外部电源生成电源电压VDD、VSS的电路。例如，电源105接收AC输入电压并将AC输入电压转换成DC电压VDD、VSS。对于另一个示例，电源105接收DC输入电压并将DC输入电压转换成不同的DC电压VDD、VSS。
电压调节器110是接收电源电压VDD、VSS并针对不同的电源域生成不同的电源电压VDDAI、VSSAI的组件。例如，电压调节器110可通过金属轨M11提供电源电压VDDAI，并通过金属轨M21提供电源电压VSSAI。在一种配置中，电压调节器110耦合到金属轨M11和M21。电压调节器110可以电耦合在金属轨M11的点125A和金属轨M11的点125E之间。例如，电压调节器110的第一输出端耦合到金属轨M11的点125A，并且电压调节器110的第一输入端耦合到金属轨M11的点125E。另外，电压调节器110可以电耦合在金属轨M21的点128A和金属轨M21的点128E之间。例如，电压调节器110的第二输出端耦合到金属轨M21的点128A，并且电压调节器110的第二输入端耦合到金属轨M21的点128E。
在一种实施方式中，根据通过金属轨M11，M21提供的供电电压给功能电路120A、120B、120C供电。功能电路120A、120B、120C可以包括被配置为进行或执行不同功能的有源电路(例如，晶体管)。在一个示例中，功能电路120A耦合在金属轨M11的点125B和金属轨M21的点128B之间。在一个示例中，功能电路120B耦合在金属轨M11的点125C和金属轨M21的点128C之间。在一个示例中，功能电路120C耦合在金属轨M11的点125D和金属轨M21的点128D之间。在一个方面中，功能电路120A比其他功能电路120B、120C更靠近点125A、128A，其中功能电路120C比其他功能电路120A、120B更远离点125A、128A。
在一些实施例中，电压调节器110自适应地调节通过金属轨M11、M21提供的电源电压VDDAI、VSSAI，以允许功能电路120A-120C适当地操作。在一个方面，功能电路120A、120B、120C可以被设计为根据相同的电源电压VDDAI、VSSAI进行操作。然而，由于金属轨M11的物理特性，导致在点125B和点125E之间的金属轨M11的区段可能具有寄生电阻RM11、RM12、RM13(例如30～300Ω)。类似地，由于金属轨M21的物理特性，导致在点128B和点128E之间的金属轨M21的区段可以具有寄生电阻RM21、RM22、RM23(例如30～300Ω)。这样的寄生电阻RM11、RM12、RM13，RM21、RM22、RM23会降低功能电路120A、120B、120C的性能。例如，由于寄生电阻RM11，导致点125C处的电压可以低于点125B处的电压，由于寄生电阻RM12，导致点125D处的电压可以低于点125C处的电压。此外，当功能电路120A、120B、120C被激活或使能时，由于功能电路120A、120B、120C会消耗电流或消耗功率，因此点125B、125C处的电压会改变或变化。在一个方面，电压调节器110可感测在金属轨M11的点125E处的电压VDD2，并根据感测到的电压VDD2来调节或调整在金属轨M11的点125A处提供的电压VDDAI。例如，如果金属轨M11的点125E处的电源电压VDD2减小，则电压调节器110可以增加金属轨M11的点125A处的电压VDDAI。类似地，电压调节器110可以感测在金属轨M21的点128E处的电压VSS2，并且根据感测到的电压VSS2来调节或调整在金属轨M21的点128A处提供的电压VSSAI。例如，如果在金属轨M21的点128E处的电源电压VSS2增加，则电压调节器110可以减小在金属轨M21的点128A处的电压VSSAI。通过根据感测到的电压VDD2、VSS2自适应地调节电源电压VDDAI、VSSAI，功能电路120A-120C可以按设计操作。下面相对于图2至图10提供了关于电压调节器110的实施方式和操作的详细描述。
图2是根据一个实施例的包括电压调节器110A的系统100的部分的图。在一些实施例中，电压调节器110A耦合到金属轨M11、M12、M13。金属轨M11、M12、M13中的每个可以包括导电金属。每个金属轨M11、M12、M13中的每个可以在单层上，或者可以通过通孔连接件连接位于不同的层上。在一个示例中，金属轨M11提供电源电压VDDAI，金属轨M12提供电源电压VDDHD，并且金属轨M13提供电源电压VDD。电源电压VDD可以高于或基本等于电源电压VDDHD(例如1.5V)，并且电源电压VDDHD可以高于电源电压VDDAI(例如1.0V)。可以将不同的电源电压VDD、VDDHD、VDDAI提供给不同的功能电路以执行不同的操作。
在一些实施例中，电压调节器110A包括晶体管T1、T3，以产生或调整电源电压VDDHD、VDDAI。晶体管T1、T3可以被实现为P型晶体管(例如，P型MOSFET、P型BTJ、P型FinFET等)。在一个示例中，晶体管T1耦合在金属轨M13和M12之间，并且晶体管T3耦合在金属轨M12和M11之间。晶体管T1、T3可以被实现为P型晶体管(例如，P型MOSFET，P型BTJ，P型FinFET等)。
在一个方面，晶体管T1用作开关，该开关启用或禁用在金属轨M12，M13之间通过晶体管T1的电流。在其他实施例中，电压调节器110A包括执行晶体管T1的功能的不同组件或不同电路。在一种配置中，晶体管T1包括耦接至金属轨M13的源电极、耦接至金属轨M12的漏电极以及耦接至外部控制器件的栅电极。在该配置中，晶体管T1可以根据控制信号SD来使能或禁用通过金属轨M12、M13之间的晶体管T1的电流。例如，具有低电压(例如0V)的控制信号SD可以使能晶体管T1，使得电流可以在金属轨M12、M13之间流过晶体管T1。类似地，具有高电压(例如1.5V)的控制信号SD可以禁用晶体管T1，使得电流可以不流过金属轨M12、M13之间的晶体管T1。
在一个方面，晶体管T3感测金属轨M11的点125E处的电压VDD2，并根据感测到的电压VDD2调节金属轨M11的点125A处的电压VDDAI。在其他实施例中，电压调节器110A包括执行晶体管T3的功能的不同组件或不同电路。在一种配置中，晶体管T3包括耦接至金属轨M12的源电极、耦接至金属轨M11的点125A的漏电极以及耦接至金属轨M11的点125E的栅电极。晶体管T3的漏电极可以通过导电迹线或导线直接耦合到金属轨M11的点125A。类似地，晶体管T3的栅电极可以通过导电迹线或导线直接耦合到金属轨M11的点125E。在该配置中，晶体管T3可以感测电压VDD2，并且根据感测到的电压VDD2来自适应地调节电压VDDAI。例如，如果金属轨M11的点125E处的电源电压VDD2减小，则晶体管T3可以通过增加提供给点125A的电流来增大金属轨M11的点125A处的电压VDDAI。例如，如果在金属轨M11的点125E处的电源电压VDD2增加，则晶体管T3可以通过减小提供给点125A的电流来降低在金属轨M11的点125A处的电压VDDAI。因此，晶体管T3可以通过负反馈回路来调节或控制金属轨M11的点125A、125B、125C、125D、125E处的电压。因此，电压调节器110A可以减小金属轨M11的点125A、125B、125C、125D、125E处的电压的变化或改变，以确保功能电路120A、120B、120C的稳定操作。
图3是根据一个实施例的包括电压调节器110B的系统100的部分的图。除了实施晶体管T4以代替图2的晶体管T3之外，电压调节器110B的配置基本上类似于图2的电路110A。在一些实施例中，晶体管T4是N型晶体管(例如，N型MOSFET、N型BJT、N型FinFET等)。晶体管T4包括耦接至金属轨M12的漏电极、耦接至金属轨M11的点125A的源电极以及耦接至金属轨M13的栅电极。晶体管T4的源电极可以通过导电迹线或导线直接耦合到金属轨M11的点125A。类似地，晶体管T4的栅电极可以通过导电迹线或导线直接耦合到金属轨M13(或晶体管T1的源电极)。在其他实施例中，电压调节器110B包括执行晶体管T4的功能的不同组件或不同电路。
在一个方面，金属轨M12与晶体管T4之间的连接可以具有寄生电阻R1(例如，30～300Ω)。这种寄生电阻R1可能导致晶体管T4的漏电极处的电压VDD3改变或变化，这也可能影响金属轨M11处的电源电压VDDAI、VDD2。当功能电路120A、120B、120C变为激活状态时，由于来自功能电路120A、120B、120C的电流需求的增加，电源电压VDDAI可能下降或降低。晶体管T4可以感测栅电极和源电极之间的电压差的变化，并且根据感测到的电压差的变化来调节或改变驱动强度(例如，跨导)。例如，响应于减小的电压VDDAI，晶体管T4可以增加驱动强度并且增加通过晶体管T4供应的电流，使得电压VDDAI可以增加。例如，响应于增加的电压VDDAI，晶体管T4可以减小驱动强度并且减小通过晶体管T4供应的电流，使得电压VDDAI可以减小。因此，晶体管T4的栅电极处的旁路连接允许晶体管T4调节或控制漏电极处的电压VDD3和/或金属轨M11的点125A处的电压VDDAI。因此，根据在金属导轨M13处的电压VDD，电压调节器110B可以根据减小金属轨M11的点125A、125B、125C、125D、125E处的电压的变化或改变，以确保功能电路120A、120B、120C的稳定操作。
图4是根据一个实施例的包括电压调节器110C的系统100的部分的图。除了实施晶体管T5以代替图3的晶体管T4之外，电压调节器110C的配置基本上类似于图3的电压调节器110B。在一些实施例中，晶体管T5是N型晶体管(例如，N型MOSFET、N型BJT、N型FinFET等)。晶体管T5包括耦合至金属轨M12的漏电极、耦合至金属轨M11的点125A的源电极以及耦合至金属轨M12的栅电极。晶体管T5的源电极可以通过导电迹线或导线直接耦合到金属轨M11的点125A。类似地，晶体管T5的栅电极可以通过导电迹线或导线直接耦合到金属轨M12(或晶体管T1的漏电极)。在该配置中，晶体管T5可以感测栅电极和源电极之间的电压差的变化，并且根据感测到的电压差的变化来调节或改变驱动强度(例如，跨导)。因此，根据金属轨M12处的电压VDDHD而不是金属轨M13处的电压VDD，电压调节器110C可以减小金属轨M11的点125A、125B、125C、125D、125E处的电压的变化或改变，以确保功能电路120A、120B、120C的稳定操作。在其他实施例中，电压调节器110C包括执行晶体管T5的功能的不同组件或不同电路。
图5是根据一个实施例的包括电压调节器110D的系统100的部分的图。在一个方面，电压调节器110D是图2的电压调节器110A和图3中的电压调节器110B的组合。在一种配置中，电压调节器110D包括在金属轨M11、M12之间彼此并联耦合的晶体管T3和晶体管T4。在一个方面，晶体管T3的漏电极直接连接至晶体管T4的源电极，并且晶体管T3的源电极直接连接至晶体管T4的漏电极。如以上关于图2所描述的，晶体管T3可以根据金属轨M11的点125E处的电压VDD2来调节或调整金属轨M11的点125A-125E处的电压。类似地，如以上关于图1所描述的，如图3所示，晶体管T4可以根据金属轨M13的电压VDD来调节或调整金属轨M11的点125A-125E处的电压。因此，电压调节器110D可以减小金属轨M11的点125A-125E处的电压的变化或改变，以确保功能电路120A、120B、120C的稳定操作。
图6是根据一个实施例的包括电压调节器110E的系统100的部分的图。在一个方面，电压调节器110E是图2的电压调节器110A和图4中的电压调节器110C的组合。在一种配置中，电压调节器110E包括在金属轨M11，M12之间彼此并联耦合的晶体管T3和晶体管T5。在一个方面，晶体管T3的漏电极直接连接至晶体管T5的源电极，并且晶体管T3的源电极直接连接至晶体管T5的漏电极。如以上关于图2所描述的，晶体管T3可以根据金属轨M11的点125E处的电压VDD2来调节或调整金属轨M11的点125A-125E处的电压。类似地，如以上关于图4所描述的，晶体管T5可以根据金属轨M12的电压VDDHD来调节或调整金属轨M11的点125A-125E处的电压。因此，电压调节器110E可以减小金属轨M11的点125A-125E处的电压的变化或改变，以确保功能电路120A、120B、120C的稳定操作。
尽管以上参考图2至图6描述了用于调节电源电压VDD、VDDHD、VDDAI、VDD2的电压调节器，但是可以将本文公开的原理应用于调节不同的电压(例如，VSS、VSSHD、VSSAI、VSS2)。例如，在图2至图6中的电压调节器110A-110E中的一些P型晶体管可以用N型晶体管代替，在图2至图6中的电压调节器110A-110E中的一些N型晶体管可以用P型晶体管代替。
图7是根据一个实施例的包括电压调节器110F的系统100的部分的图。电压调节器110F可以是图5的电压调节器110D的对应部分，以使得电压调节器110F可以产生、提供或调整电源电压(例如，VSS、VSSHD、VSSAI、VSS2)。在一些实施例中，系统100包括金属轨M21、M22、M23。金属轨M21、M22、M23中的每个可以包括导电金属。金属轨M21、M22、M23中的每个可以在单层上，或者可以在通过通孔连接件连接位于不同的层上。在一个示例中，金属轨M21提供电源电压VSSAI或VSS2，金属轨M22提供电源电压VSSHD，金属轨M23提供电源电压VSS。电源电压VSS(例如0V)可以低于或等于电源电压VSSHD，并且电源电压VSSHD可以低于电源电压VSS2(例如0.4V)。可以将不同的电源电压VSS、VSSHD、VSS2提供给不同的功能电路以执行不同的操作。
在一种实施方式中，电压调节器110F包括晶体管T6、T7、T8，以产生或调整电源电压VSSHD、VSSAI。在一个示例中，晶体管T6耦合在金属轨M23和M22之间，并且晶体管T7和T8耦合在金属轨M22和M21之间。晶体管T6、T7可以被实施为N型晶体管，并且晶体管T8可以被实施为P型晶体管。在一种配置中，晶体管T6包括耦接至金属轨M23的源电极、耦接至金属轨M22的漏电极以及耦接至外部控制器件的栅电极。在该配置中，晶体管T6可以作为开关来操作，其根据控制信号SDB使能或禁用通过金属轨M22、M23之间的晶体管T6的电流。控制信号SDB可以与控制信号SD相反。例如，具有高电压(例如1.5V)的控制信号SDB可以使能晶体管T6，使得电流可以流过在金属轨M22、M23之间晶体管T6。类似地，具有低电压(例如，0V)的控制信号SDB可以禁用晶体管T6，使得电流可以不流过金属轨M22、M23之间的晶体管T6。
在一种配置中，晶体管T7包括耦合到金属轨M22的源电极、耦合到金属轨M21的点128A的漏电极以及耦合到金属轨M21的点128E的栅电极。在一种配置中，晶体管T8包括耦合至金属轨M22的漏电极、耦合至金属轨M21的点128A的源电极以及耦合至金属轨M23的栅电极。晶体管T8的源电极可以通过导电迹线或导线直接耦合到金属轨M21的点128A和晶体管T7的漏电极。晶体管T8的漏电极可以通过导电迹线或导线直接耦合到晶体管T7的源电极。此外，晶体管T8的栅电极可以通过导电迹线或导线直接耦合到金属轨M23(或晶体管T6的源电极)。在这种配置中，尽管具有寄生电阻RM21、RM22、RM23、R2，但是可以调整电源电压VSS3、VSSAI、VSS2。如以上关于图5所描述的，晶体管T7可以根据金属轨M21的电压VSS2来调节或调整金属轨M21的点128A-128E处的电压。类似地，如以上关于图5所描述的，晶体管T8可以根据金属轨M23的电压VSS来调节或调整金属轨M21的点128A-128E处的电压。因此，电压调节器110F可以减小金属轨M21的点128A-128E处的电压的变化或改变，以确保功能电路120A、120B、120C的稳定操作。在其他实施例中，电压调节器110F包括执行晶体管T7、T8的功能的不同组件或不同电路。
图8是根据一个实施例的包括电压调节器110G的系统100的部分的图。除了实施晶体管T9以代替图7的晶体管T8之外，电压调节器110G的配置基本上类似于图7的电压调节器110F。在一些实施例中，晶体管T9是P型晶体管。在一种配置中，晶体管T9包括耦合至金属轨M22的漏电极、耦合至金属轨M21的点128A的源电极以及耦合至金属轨M22的栅电极。晶体管T9的源电极可以通过导电迹线或导线直接耦合到金属轨M21的点128A和晶体管T7的漏电极。晶体管T9的漏电极可以通过导电迹线或导线直接耦合到晶体管T7的源电极。此外，晶体管T9的栅电极可以通过导电迹线或导线直接耦合到金属轨M22(或晶体管T6的漏电极)。在这种配置中，尽管有寄生电阻RM21、RM22、RM23、R2，但是可以调节电源电压VSS3、VSSAI、VSS2。例如，晶体管T9可以根据金属轨M22的电压VSSHD而不是金属轨M23的电压VSS来调节或调整金属轨M21的点128A-128E处的电压。因此，电压调节器110G可以减小金属轨M21的点128A-128E处的电压的变化或改变，以确保功能电路120A、120B、120C的稳定操作。在其他实施例中，电压调节器110G包括执行晶体管T9的功能的不同组件或不同电路。
图9是根据一些实施例的根据电源轨的另一点处的电压来调节电源轨的一个点处的电源电压的方法900的流程图。方法900可以由电压调节器110A和110D至110G中的任何一个执行。在一些实施例中，方法900由其他实体执行。在一些实施例中，方法900包括比图9所示更多、更少或不同的操作。
在操作910中，电压调节器(例如，110A和110D-110G)在金属轨(例如，M11、M21)的第一点(例如，125B、128B)处提供电源电压(例如，VDDAI、VSSAI)。在一种配置中，一个或多个功能电路耦合在金属轨(例如，M11、M21)的第一点(例如，125B、128B)和第二点(例如，125D、128D)之间。第一功能电路120A可以连接到金属轨的第一点(例如125B、128B)，第二功能电路120C可以连接到金属轨的第二点(例如125D、128D)。当一个或多个功能电路(例如120A-120C)处于激活状态时，例如由于金属轨的寄生电阻，导致金属轨在第一点和第二点之间的不同点处的电压可能会发生变化或变化。
在操作920中，电压调节器(例如110A和110D-110G)感测金属轨(例如，M11、M21)的第二点(例如125D、128D)处的电压(例如，VDD2、VSS2)。在操作930中，根据在金属轨(例如，M11、M21)的第二点(例如，125D、128D)处感测到的电压(例如，VDD2、VSS2)，例如，M11，M21)，电压调节器(例如，110A和110D-110G)在金属轨(例如，125B、128B)的第一点(例如，125B、128B)处改变、控制、修改或调整电压(例如，VDDAI、VSSAI)。在一个示例中，电压调节器(例如，110A和110D-110G)包括晶体管(例如，T3、T7)，该晶体管具有耦接到金属轨(例如，M11、M21)的第一点(例如，125B、128B)的漏电极和耦合到金属轨(例如，M11、M21)的第二点(例如，125D、128D)的栅电极。例如，如果金属轨(例如，M11、M21)的第二点(例如，125D、128D)处的电压(例如，VDD2、VSS2)减小，则晶体管(例如，T3、T7)可以增加金属轨(例如，M11、M21)的第一点(例如，125B、128B)处的电压(例如，VDDAI、VSSAI)。例如，如果金属轨(例如，M11、M21)的第二点(例如，125D、128D)处的电压(例如，VDD2、VSS2)增加，则晶体管(例如，T3、T7)可以降低金属轨(例如，M11、M21)的第一点(例如，125B、128B)处的电压(例如，VDDAI、VSSAI)。通过负反馈，电压调节器(例如，110A和110D-110G)可以减少金属轨上电压的变化或变化，以确保耦合到金属轨的一个或多个功能电路的稳定操作。
根据一些实施例，图10是根据第二金属轨(例如，M12、M13、M22、M23)处的第二电源电压(例如，VDD、VDDHD、VSS、VSSHD)调节第一金属轨(例如，M11、M21)处的第一电源电压(例如，VDDAI、VSSAI)的方法1000的流程图。方法1000可以由电压调节器110B至110G中的任何一个进行。在一些实施例中，方法1000由其他实体执行。在一些实施例中，方法1000包括比图10所示更多、更少或不同的操作。
在操作1010中，电压调节器(例如，110B-110G)通过晶体管(例如，T4、T5、T8、T9)检测第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)的变化。第一金属轨(例如，M11、M21)可以耦合到一个或多个功能电路(例如，120A-120C)。晶体管(例如，T4、T5、T8、T9)可以包括耦接到第一金属轨(例如，M11、M21)的源电极、耦接到具有第二电压(例如，VDD、VDDHD、VSS、VSSHD)的第二金属轨(例如，M12、M13、M22、M23)的栅电极以及直接或间接耦合到第二金属轨(例如，M12、M13、M22、M23)的漏电极。
在操作1020中，根据第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)和第二金属轨(例如，M12、M13、M22、M23)处的第二电压(例如VDD、VDDHD、VSS、VSSHD)之间的差的变化，电压调节器(例如，110B-110G)调节晶体管(例如，T4、T5、T8、T9)的驱动强度(或跨导)。在操作1030中，根据调节的晶体管(例如，T4、T5、T8、T9)的驱动强度，电压调节器(例如，110B-110G)调节第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)。例如，响应于在第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)减小，第二金属轨(例如，M12、M13、M22、M23)处的第二电压(例如，VDD、VDDHD、VSS、VSSHD)和第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)之间的差可以增加。响应于第二金属轨(例如，M12、M13、M22、M23)处的第二电压(例如，VDD、VDDHD、VSS、VSSHD)与第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)之间的差增加，晶体管(例如，T4、T5、T8、T9)可以增加其驱动强度(或跨导)并且允许更多的电流流过晶体管(例如，T4、T5、T8、T9)，使得第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)可以增加。例如，响应于第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)增加，第二金属轨(例如，M12、M13、M22、M23)处的第二电压(例如，VDD、VDDHD、VSS、VSSHD)与第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)之间的差可以减小。响应于第二金属轨(例如，M12、M13、M22、M23)处的第二电压(例如，VDD、VDDHD、VSS、VSSHD)与第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)之间的差减小，晶体管(例如，T4、T5、T8、T9)可以降低其驱动强度并且允许较少的电流流过晶体管(例如，T4、T5、T8、T9)，使得第一金属轨(例如，M11、M21)处的第一电压(例如，VDDAI、VSSAI)可以降低。在一个方面，根据耦合到第二金属轨(例如，M12、M13、M22、M23)的晶体管(例如，T4、T5、T8、T9)的栅电极处的旁路连接，电压调节器(例如，(例如，110B-110G)可减少第一金属轨(例如，M11、M21)处的电压(例如VDDAI、VSSAI)的变化或改变，以确保耦合到第一个金属导轨(例如，M11、M21)的一个或多个功能电路(例如，120A-120C)的稳定运行。
现在参考图11，示出了根据本公开的一些实施例的计算系统1100的示例框图。可以通过电路或布局设计器将计算系统1100用于集成电路设计。如本文所使用的“电路”是电组件的互连，诸如电阻器、晶体管、开关、电池、电感器或被配置用于实现期望功能的其他类型的半导体器件。计算系统1100包括与存储器器件1110关联的主机设备1105。主机设备1105可配置为从一个或多个输入设备1115接收输入并将输出提供给一个或多个输出设备1120。主机设备1105可以配置为分别经由适当的接口1125A、1125B和1125C与存储器器件1110、输入设备1115和输出设备1120分别通信。计算系统1100可以实施在各种计算设备中，诸如计算机(例如，台式机、膝上型计算机、服务器、数据中心等)、平板电脑、个人数字助理、移动设备、其他手持式或便携式设备，或适于使用主机设备1105执行示意图设计和/或布局设计的任何其他计算单元。
输入设备1115可以包括多种输入技术中的任何一种，诸如键盘、手写笔、触摸屏、鼠标、跟踪球、小键盘、麦克风、语音识别、运动识别、遥控器、输入端口、一个或多个按钮、拨盘、操纵杆以及与主机设备1105相关联的任何其他输入外围设备，这允许诸如用户(例如，电路或布局设计者)之类的外部源将信息(例如，数据)输入到主机主机设备并将指令发送到主机设备。类似地，输出设备1120可以包括各种输出技术，诸如外部存储器、打印机、扬声器、显示器、麦克风、发光二极管、耳机、视频设备以及被配置为接收信息(例如，数据)的任何其他输出外围设备。输入到主机设备1105和/或从主机设备1105输出的“数据”可以包括多种文本数据、电路数据、信号数据、半导体设备数据、图形数据中的任何的组合或其他适合使用计算系统1100处理的模拟和/或数字数据类型。
主机设备1105包括一个或多个处理单元/处理器(诸如中央处理单元(“CPU”)核心1130A-1130N)、或与之相关联。CPU核心1130A-1130N可以被实施为专用集成电路(“ASIC”)、现场可编程门阵列(“FPGA”)或任何其他类型的处理单元。每个CPU内核1130A-1130N可以配置为执行用于运行主机设备1105的一个或多个应用程序的指令。在一些实施例中，用于运行一个或多个应用程序的指令和数据可以存储在存储器器件1110中。主机设备1105还可以配置为将运行一个或多个应用程序的结果存储在存储器器件1110中。因此，主机设备1105可以配置为请求存储器器件1110执行各种操作。例如，主机设备1105可以请求存储器器件1110读取数据、写入数据、更新或删除数据和/或执行管理操作或其他操作。主机设备1105被配置为运行的一个这样的应用程序可以是标准单元应用程序1135。标准单元应用程序1135可以是通过主机设备1105的用户可以使用、创建或修改电路的标准单元的计算机辅助设计或电子设计自动化软件套件的部分。在一些实施例中，可以将执行或运行标准单元应用程序1135的指令存储在存储器器件1110内。可以由一个或多个CPU核心1130A-1130N使用来自存储器器件1110的与标准单元相关联的指令来执行标准单元应用程序1135。在一个示例中，标准单元应用程序1135允许用户利用系统100或系统100的部分的预先生成的示意图和/或布局设计。在完成集成电路的布局设计之后，可以通过制造设施根据布局设计来制造例如包括系统100或系统100的部分的多个集成电路。
仍参考图11，存储器器件1110包括存储器控制器1140，存储器控制器1140被配置为从存储器阵列1145读取数据或向存储器阵列1145写入数据。存储器阵列1145可以包括各种易失性和/或非易失性存储器。例如，在一些实施例中，存储器阵列1145可以包括NAND闪存核心。在其他实施例中，存储器阵列1145可以包括NOR闪存内核、静态随机存取存储器(SRAM)内核、动态随机存取存储器(DRAM)内核、磁阻随机存取存储器(MRAM)内核、相变存储器(PCM)内核、电阻式随机存取存储器(ReRAM)内核、3D XPoint存储器内核、铁电随机存取存储器(FeRAM)内核以及其他适合在存储器阵列内使用的类型的存储器内核。存储器阵列1145内的存储器可以由存储器控制器1140单独地和独立地控制。换句话说，存储器控制器1140可以被配置成单独地并且独立地与存储器阵列1145内的每个存储器通信。通过与存储器阵列1145进行通信，内存控制器1140可配置为响应于从主机设备1105接收的指令从存储器阵列读取数据或向存储器阵列写入数据。尽管显示为存储器器件1110的部分，但在一些实施例中，存储器控制器1140可以是主机设备1105的部分或计算系统1100的另一组件的部分并且与存储器器件相关联。存储器控制器1140可以被实施为软件、硬件、固件或其组合中的逻辑电路，以执行本文描述的功能。例如，在一些实施例中，存储器控制器1140可以被配置为在从主机设备1105接收到请求之后检索与存储在存储器器件1110的存储器阵列1145中的标准单元应用1135相关联的指令。
应当理解，在图11中仅示出和描述了计算系统1100的一些组件。然而，计算系统1100可能包括其他组件，诸如各种电池和电源、网络接口、路由器、交换机、外部存储系统、控制器等。通常来说，计算系统1100可以包括执行本文中描述的功能所需或认为合乎需要的多种硬件、软件、和/或固件组件中的任何一种。类似地，包括存储器控制器1140和存储器阵列1145的主机设备1105、输入设备1115、输出设备1120和存储器器件1110可以包括执行本文中描述的功能所需或认为合乎需要的其他硬件、软件和/或固件组件。
本说明书的一个方面涉及集成电路。在一些实施例中，集成电路包括金属轨，金属轨包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一些实施例中，集成电路包括耦合在所述金属轨的所述第一点和所述金属轨的所述第二点之间的电压调节器。在一些实施例中，电压调节器感测所述金属轨的所述第二点处的电压，并根据在所述金属轨的所述第二点处感测的所述电压，调节所述金属轨的所述第一点处的电源电压。
在上述集成电路中，第一功能电路和第二功能电路中的每个均包括有源电路。
在上述集成电路中，电压调节器包括：第一晶体管，包括：漏电极，耦合到金属轨的第一点，栅电极，耦合到金属轨的第二点。其中，第一晶体管用于：通过栅电极感测第二点处的电压，根据在第二点处感测的电压，通过漏电极调节金属轨的第一点处的电源电压。
在上述集成电路中，电压调节器包括：第二晶体管，包括耦合到第一晶体管的源电极的漏电极，第二晶体管根据控制信号来使能或禁用通过第一晶体管的电流。
在上述集成电路中，第二晶体管包括耦合到另一金属轨的源电极，源电极在另一金属轨处提供高于电源电压的另一电压。
在上述集成电路中，第一晶体管是P型晶体管。
在上述集成电路中，第二晶体管包括耦合到另一金属轨的源电极，源电极在另一金属轨处提供低于电源电压的另一电压。
在上述集成电路中，第一晶体管是N型晶体管。
在上述集成电路中，电压调节器包括：第三晶体管，并联耦合到第一晶体管，第一晶体管为第一类型，并且第二晶体管为第二类型。
在上述集成电路中，第三晶体管包括：源电极，耦合到第一晶体管的漏电极，以及漏电极，耦合到第一晶体管的源电极。
在上述集成电路中，第三晶体管包括：栅电极，耦合到第二晶体管的源电极。
在上述集成电路中，第三晶体管包括：栅电极，耦合到第二晶体管的漏电极。
本说明书的一个方面涉及一种集成电路。在一些实施例中，集成电路包括耦合在第一金属轨和第二金属轨之间的第一晶体管和耦合在第二金属轨和第三金属轨之间的第二晶体管。在一些实施例中，第三金属轨耦合到一个或多个功能电路。在一些实施例中，由于一个或多个功能电路，第二晶体管感测耦合到第三金属轨的第二晶体管的源电极处的第一电压与耦合到第一金属轨或第二金属轨的第二晶体管的栅电极处的第二电压之间的差的改变。在一些实施例中，第二晶体管根据感测的差的改变，调节第二晶体管的漏电极处的第三电压。
在上述集成电路中，还包括：第三晶体管，在第二金属轨和第三金属轨之间并联耦合到第二晶体管，第二晶体管为第一类型，3第三晶体管为第二类型。
在上述集成电路中，第一晶体管为第二类型。
在上述集成电路中，还包括：第三晶体管，包括：漏电极，耦合到第三金属轨的第一点和第二晶体管的源电极，源电极，耦合到第二晶体管的漏电极和第二金属轨，栅电极，耦合到第三金属轨的第二点，一个或多个功能电路耦合在第三金属轨的第一点和第二点之间。
在上述集成电路中，第三晶体管用于：感测第三金属轨的第二点处的第四电压，根据感测的第三金属轨的第二点处的第四电压，调节第三金属轨的第一点处的第一电压。
在上述集成电路中，第一金属轨提供高于第三电压的第四电压，其中，第二金属轨提供高于第一电压的第三电压。
本说明书的在一个方面涉及一种调节金属轨处的电源电压的方法。在一些实施例中，该方法包括通过耦合到金属轨的第一点的晶体管的漏电极提供电源电压。在一些实施例中，该方法包括通过晶体管的栅电极感测金属轨的第二点处的电压。晶体管的漏电极可以耦合至金属轨的第一点和第一功能电路。另外，晶体管的栅电极可以耦合至金属轨的第二点和第二功能电路。在一些实施例中，该方法包括根据感测的金属轨的第二点处的电压，调节金属轨的第一点处的电源电压。第一功能电路可以由金属轨的第一点处的电源电压供电，第二功能电路可以由金属轨的第二点处的电压供电。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (20)

1.一种集成电路，包括：
金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点；以及
电压调节器，耦合在所述金属轨的所述第一点和所述金属轨的所述第二点之间，所述电压调节器用于：
感测所述金属轨的所述第二点处的电压，以及
根据在所述金属轨的所述第二点处感测的所述电压，调节所述金属轨的所述第一点处的电源电压，
其中，所述电压调节器包括：
第一晶体管，包括：
漏电极，耦合到所述金属轨的所述第一点，和
栅电极，耦合到所述金属轨的所述第二点，
其中，所述第一晶体管用于：
通过所述栅电极感测所述第二点处的所述电压，和
根据在所述第二点处感测的所述电压，通过所述漏电极调节所述金属轨的所述第一点处的所述电源电压。
2.根据权利要求1所述的集成电路，其中，所述第一功能电路和所述第二功能电路中的每个均包括有源电路。
3.根据权利要求1所述的集成电路，其中，所述栅电极通过导线或导电迹线直接耦合到所述金属轨的所述第二点。
4.根据权利要求1所述的集成电路，其中，所述电压调节器包括：
第二晶体管，包括耦合到所述第一晶体管的源电极的漏电极，所述第二晶体管根据控制信号来使能或禁用通过所述第一晶体管的电流。
5.根据权利要求4所述的集成电路，其中，所述第二晶体管包括耦合到另一金属轨的源电极，所述源电极在所述另一金属轨处提供高于所述电源电压的另一电压。
6.根据权利要求5所述的集成电路，其中，所述第一晶体管是P型晶体管。
7.根据权利要求4所述的集成电路，其中，所述第二晶体管包括耦合到另一金属轨的源电极，所述源电极在所述另一金属轨处提供低于所述电源电压的另一电压。
8.根据权利要求7所述的集成电路，其中，所述第一晶体管是N型晶体管。
9.根据权利要求4所述的集成电路，其中，所述电压调节器包括：
第三晶体管，并联耦合到所述第一晶体管，第一晶体管为第一类型，并且第二晶体管为第二类型。
10.根据权利要求9所述的集成电路，其中，所述第三晶体管包括：
源电极，耦合到所述第一晶体管的所述漏电极，以及
漏电极，耦合到所述第一晶体管的所述源电极。
11.根据权利要求10所述的集成电路，其中，所述第三晶体管包括：
栅电极，耦合到所述第二晶体管的源电极。
12.根据权利要求10所述的集成电路，其中，所述第三晶体管包括：
栅电极，耦合到所述第二晶体管的所述漏电极。
13.一种集成电路，包括：
第一晶体管，耦接在第一金属轨和第二金属轨之间；以及
第二晶体管，耦合在所述第二金属轨和第三金属轨之间，所述第三金属轨耦合到一个或多个功能电路，所述第二晶体管用于：
由于所述一个或多个功能电路，感测耦合到所述第三金属轨的所述第二晶体管的源电极处的第一电压与耦合到所述第一金属轨或所述第二金属轨的所述第二晶体管的栅电极处的第二电压之间的差的改变，和
根据感测的所述差的所述改变，调节所述第二晶体管的漏电极处的第三电压。
14.根据权利要求13所述的集成电路，还包括：
第三晶体管，在所述第二金属轨和所述第三金属轨之间并联耦合到所述第二晶体管，所述第二晶体管为第一类型，所述第三晶体管为第二类型。
15.根据权利要求14所述的集成电路，其中，所述第一晶体管为第二类型。
16.根据权利要求13所述的集成电路，还包括：
第三晶体管，包括：
漏电极，耦合到所述第三金属轨的第一点和所述第二晶体管的所述源电极，
源电极，耦合到所述第二晶体管的所述漏电极和所述第二金属轨，和
栅电极，耦合到所述第三金属轨的第二点，所述一个或多个功能电路耦合在所述第三金属轨的所述第一点和所述第二点之间。
17.根据权利要求16所述的集成电路，其中，所述第三晶体管用于：
感测所述第三金属轨的所述第二点处的第四电压，和
根据感测的所述第三金属轨的所述第二点处的第四电压，调节所述第三金属轨的所述第一点处的所述第一电压。
18.根据权利要求13所述的集成电路，其中，所述第一金属轨提供高于所述第三电压的第四电压，其中，所述第二金属轨提供高于所述第一电压的所述第三电压。
19.一种调节电源电压的方法，包括：
通过耦合到金属轨的第一点的晶体管的漏电极提供电源电压；
通过所述晶体管的栅电极感测所述金属轨的第二点处的电压，将所述晶体管的漏电极耦合至所述金属轨的所述第一点和第一功能电路，将所述晶体管的栅电极耦合至所述金属轨的所述第二点和第二功能电路；以及
根据感测的所述金属轨的所述第二点处的所述电压，调节所述金属轨的所述第一点处的所述电源电压。
20.根据权利要求19所述的方法，其中，所述第一功能电路由所述金属轨的所述第一点处的所述电源电压供电，所述第二功能电路由所述金属轨的所述第二点处的所述电压供电。
CN202110126509.0A 2020-01-29 2021-01-29 集成电路以及调节电源电压的方法 Active CN113190071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/775,570 US11199866B2 (en) 2020-01-29 2020-01-29 Voltage regulator with power rail tracking
US16/775,570 2020-01-29

Publications (2)

Publication Number Publication Date
CN113190071A CN113190071A (zh) 2021-07-30
CN113190071B true CN113190071B (zh) 2022-10-18

Family

ID=76753586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110126509.0A Active CN113190071B (zh) 2020-01-29 2021-01-29 集成电路以及调节电源电压的方法

Country Status (5)

Country Link
US (5) US11199866B2 (zh)
KR (1) KR102325144B1 (zh)
CN (1) CN113190071B (zh)
DE (1) DE102020102626A1 (zh)
TW (1) TWI807186B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11199866B2 (en) * 2020-01-29 2021-12-14 Taiwan Semiconductor Manufacturing Company Limited Voltage regulator with power rail tracking
US11942941B2 (en) 2022-07-26 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple supply voltage tracks and standard cells

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276660A (ja) * 1988-04-28 1989-11-07 Nec Corp Ｌｓｉの電源供給回路
JP3346652B2 (ja) * 1993-07-06 2002-11-18 シャープ株式会社 電圧補償回路および表示装置
US8836414B2 (en) * 2005-11-15 2014-09-16 Freescale Semiconductor, Inc. Device and method for compensating for voltage drops
US7712066B2 (en) * 2005-12-29 2010-05-04 Agere Systems, Inc. Area-efficient power switching cell
JP5184760B2 (ja) * 2006-06-05 2013-04-17 ラピスセミコンダクタ株式会社 電流駆動回路
JP2010130799A (ja) * 2008-11-27 2010-06-10 Fujitsu Ten Ltd 電源装置
KR20100098954A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 레벨 검출기 및 이를 구비하는 전압 발생기
JP2012080698A (ja) * 2010-10-04 2012-04-19 Rohm Co Ltd 電源装置
US8355293B2 (en) 2010-12-01 2013-01-15 Arm Limited Retention voltage generation
FR2995100B1 (fr) * 2012-09-05 2015-08-28 Peugeot Citroen Automobiles Sa Equipement electronique apte a generer une tension d'alimentation destinee a alimenter un appareil nomade
JP6263833B2 (ja) * 2012-10-22 2018-01-24 株式会社ソシオネクスト 電子回路および半導体装置
US9166567B2 (en) 2013-03-15 2015-10-20 University Of California, San Diego Data-retained power-gating circuit and devices including the same
US9041378B1 (en) * 2014-07-17 2015-05-26 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
CN105468069B (zh) * 2014-08-21 2019-02-19 上海兆芯集成电路有限公司 自动电位降补偿系统、电位控制器，以及电路自动配置和布线方法
US9304524B2 (en) * 2014-08-24 2016-04-05 Freescale Semiconductor, Inc. Voltage regulation system for integrated circuit
TWI573006B (zh) * 2015-06-18 2017-03-01 英特爾股份有限公司 電源供應器、電源供應系統、以及電壓調整方法
EP3319075B1 (en) * 2016-11-03 2023-03-22 IMEC vzw Power supply line voltage drop compensation for active matrix displays
US10218273B2 (en) * 2017-06-26 2019-02-26 Advanced Micro Devices, Inc. On die voltage regulation with distributed switches
US11199866B2 (en) * 2020-01-29 2021-12-14 Taiwan Semiconductor Manufacturing Company Limited Voltage regulator with power rail tracking

Also Published As

Publication number Publication date
US12346143B2 (en) 2025-07-01
US11199866B2 (en) 2021-12-14
TWI807186B (zh) 2023-07-01
US11989046B2 (en) 2024-05-21
US20210232168A1 (en) 2021-07-29
DE102020102626A1 (de) 2021-07-29
US11579648B2 (en) 2023-02-14
US20220083089A1 (en) 2022-03-17
CN113190071A (zh) 2021-07-30
TW202135438A (zh) 2021-09-16
KR102325144B1 (ko) 2021-11-15
US20240272666A1 (en) 2024-08-15
KR20210097590A (ko) 2021-08-09
US20230185324A1 (en) 2023-06-15
US20250315072A1 (en) 2025-10-09

Similar Documents

Publication Publication Date Title
US20250315072A1 (en) Voltage regulator with power rail tracking
US12051466B2 (en) Memory cell including programmable resistors with transistor components
US12374396B2 (en) Memory including metal rails with balanced loading
US20250174257A1 (en) Memory device with source line control
US11763891B2 (en) System and method for reliable sensing of memory cells
US20220328498A1 (en) Static random access memory with magnetic tunnel junction cells
US20240386968A1 (en) System and method for reliable sensing of memory cells
CN220895196U (zh) 记忆体装置
US11257550B2 (en) Bias control for memory cells with multiple gate electrodes
TWI910449B (zh) 記憶體裝置及其操作方法
US12176022B2 (en) Programming and reading circuit for dynamic random access memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant