CN113189820A - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN113189820A
CN113189820A CN202110450927.5A CN202110450927A CN113189820A CN 113189820 A CN113189820 A CN 113189820A CN 202110450927 A CN202110450927 A CN 202110450927A CN 113189820 A CN113189820 A CN 113189820A
Authority
CN
China
Prior art keywords
substrate
signal transmission
transistor
piece
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110450927.5A
Other languages
English (en)
Inventor
栗峰
邹佳滨
闫岩
马禹
郭晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110450927.5A priority Critical patent/CN113189820A/zh
Publication of CN113189820A publication Critical patent/CN113189820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

公开了一种显示基板及其制作方法、显示装置，显示基板具有显示区和周边区，显示基板包括：基底；位于周边区的多个信号传输件，多个信号传输件设置在基底上；绝缘层，设置在信号传输件远离基底的一侧；多个连接件，设置在绝缘层远离基底的一侧，每个连接件至少对应一个信号传输件，并通过贯穿绝缘层的第一过孔与相应的信号传输件连接；每个连接件包括位于第一过孔底部的第一连接部，至少一个第一连接部背离基底的表面为第一台阶面，第一台阶面包括第一表面和第二表面，第一表面到基底的距离大于第二表面到基底的距离。

Description

显示基板及其制作方法、显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种显示基板及其制作方法、显示装置。
背景技术
液晶显示面板包括：阵列基板、对盒基板以及位于阵列基板与对盒基板之间的液晶层，阵列基板朝向对盒基板的一侧、对盒基板朝向阵列基板的一侧均设置有取向层。取向层的膜层均一性会影响显示画面的品质以及产品良率。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种显示基板及其制作方法、显示装置。
为了实现上述目的，本公开提供一种显示基板，具有显示区和周边区，所述显示基板包括：
基底；
位于所述周边区的多个信号传输件，多个所述信号传输件设置在所述基底上；
绝缘层，设置在所述信号传输件远离所述基底的一侧；
多个连接件，设置在所述绝缘层远离所述基底的一侧，每个所述连接件至少对应一个所述信号传输件，并通过贯穿所述绝缘层的第一过孔与相应的信号传输件连接；
其中，每个所述连接件包括位于所述第一过孔底部的第一连接部，至少一个所述第一连接部背离所述基底的表面为第一台阶面，所述第一台阶面包括第一表面和第二表面，所述第一表面到所述基底的距离大于所述第二表面到所述基底的距离。
在一些实施例中，所述第一过孔在所述基底上的正投影的一部分位于所述信号传输件在所述基底上的正投影之外；
所述第一表面在所述基底上的正投影与所述信号传输件在所述基底上的正投影交叠，所述第二表面在所述基底上的正投影位于所述信号传输件在所述基底上的正投影之外。
在一些实施例中，所述第一表面与所述第二表面的面积之比为：1/20～4/5。
在一些实施例中，所述显示基板还包括：设置在所述显示区的公共电极和栅线，所述公共电极和所述栅线被所述绝缘层间隔开；
每个所述信号传输件与所述栅线同层设置，所述连接件与所述公共电极同层设置。
在一些实施例中，多个所述信号传输件包括至少一个第一信号传输件，每个所述第一信号传输件用作一条公共信号线，与所述公共信号线连接的所述连接件还与所述公共电极连接。
在一些实施例中，每个所述第一连接部背离所述基底的表面均为所述第一台阶面。
在一些实施例中，所述绝缘层包括：栅绝缘层和钝化层，所述钝化层位于所述栅绝缘层远离所述基底的一侧；
所述显示基板还包括位于所述周边区的多个导电件，多个所述导电件位于所述钝化层与所述栅绝缘层之间，所述钝化层上对应于每个所述导电件的位置设置有第二过孔；
至少一个所述连接件还包括：位于所述第二过孔底部、且与所述导电件连接的第二连接部，至少一个所述第二连接部背离所述基底的表面为第二台阶面，所述第二台阶面包括第三表面和第四表面；所述第三表面到所述基底的距离大于所述第四表面到所述基底的距离。
在一些实施例中，所述第二过孔在所述基底上的正投影的一部分位于所述导电件在所述基底上的正投影之外，
所述第三表面在所述基底上的正投影与所述导电件在所述基底上的正投影交叠，所述第四表面在所述基底上的正投影位于所述导电件在所述基底上的正投影之外。
在一些实施例中，多个所述信号传输件包括：多个第二信号传输件，每个所述第二信号传输件用作一条扇出线，所述扇出线用于连接数据驱动芯片；
多个所述导电件包括：多个第一导电件，每个所述第一导电件用作一个数据线引出部；
多个所述连接件包括多个第一连接件，所述数据线引出部和所述扇出线均与所述第一连接件一一对应，每个所述第一连接件包括所述第一连接部和所述第二连接部，每个所述第一连接件的第一连接部位于所述扇出线所对应的第一过孔中，并与相应的扇出线连接；每个所述第一连接件的第二连接部位于所述数据线引出部所对应的第二过孔中，并与相应的数据线引出部连接，每个所述第一连接件的第二连接部均具有所述第二台阶面。
在一些实施例中，多个所述信号传输件包括：多个第三信号传输件，每个所述第三信号传输件用作一个栅线引出部；
多个所述导电件包括：多个第二导电件，每个所述第二导电件用作一个扫描信号输出部，所述扫描信号输出部用于连接移位寄存器单元；
多个所述连接件包括多个第二连接件，所述栅线引出部和所述扫描信号输出部均与所述第二连接件一一对应，每个所述第二连接件包括所述第一连接部和所述第二连接部，每个所述第二连接件的第一连接部位于所述栅线引出部所对应的第一过孔中，并与相应的栅线引出部连接；每个所述第二连接件的第二连接部位于所述扫描信号输出部所对应的第二过孔中，并与相应的所述扫描信号输出部连接，每个所述第二连接件的第二连接部均具有所述第二台阶面。
在一些实施例中，同一个第二连接件所对应的第一过孔与第二过孔之间存在预设间距。
在一些实施例中，所述显示区设置有多条数据线，所述周边区还设置有：多条测试信号线和多个测试晶体管，所述测试晶体管的第一极与所述数据线一一对应连接，每条所述测试信号线与多个所述测试晶体管的第二极连接；
多个所述信号传输件包括：多个第四信号传输件，每个所述第四信号传输件用作一条所述测试信号线；
多个所述导电件包括：多个第三导电件，每个所述第三导电件用作一个所述测试晶体管的第二极；
多个连接件包括多个第三连接件，所述第三连接件与所述测试晶体管的第二极一一对应，每个所述第三连接件包括所述第一连接部和所述第二连接部，每个所述第三连接件的第一连接部位于所述测试信号线所对应的第一过孔中，并与所述测试信号线连接；每个所述第三连接件的第二连接部位于所述测试晶体管第二极所对应的过孔中，并与所述测试晶体管的第二极连接。
在一些实施例中，所述显示区设置有多条数据线，所述周边区还设置有：静电防护线和多个防静电单元，所述防静电单元与所述数据线一一对应；
所述防静电单元包括：第一晶体管和第二晶体管，所述第一晶体管的栅极和第一极均与所述数据线连接，所述第一晶体管的第二极、所述第二晶体管的栅极和第二极均与所述静电防护线连接，所述第二晶体管的第二极与所述数据线连接；
多个所述信号传输件包括：多个第五信号传输件和第六信号传输件，每个所述第五信号传输件用作一个所述第一晶体管的栅极，所述第六信号传输件用作所述静电防护线；
多个所述导电件包括：多个第四导电件、多个第五导电件和多个第六导电件，所述第四导电件用作所述第一晶体管的第一极，所述第五导电件用作所述第一晶体管的第二极，所述第六导电件用作所述第二晶体管的第一极；
多个所述连接件包括：多个第四连接件和多个第五连接件，所述第四连接件和所述第五连接件均与所述防静电单元一一对应；所述第四连接件包括：所述第一连接部和所述第二连接部，所述第四连接件的第一连接部与相应的第一晶体管的栅极连接，所述第四连接件的第二连接部与相应的第一晶体管的第一极连接；所述第五连接件包括：所述第一连接部和至少两个所述第二连接部，所述第五连接件的第一连接部与所述防静电信号线连接；所述第五连接件的其中一个第二连接部与所述第一晶体管的第二极连接，所述第五连接件的另一个第二连接部与所述第二晶体管的第一极连接。
本公开实施例还提供一种显示装置，包括上述实施例中所述的显示基板。
本公开实施例还提供一种显示基板的制作方法，所述显示基板具有显示区和周边区，所述制作方法包括：
在基底上形成多个信号传输件，多个所述信号传输件位于所述周边区；
在多个所述信号传输件远离所述基底的一侧形成绝缘层，所述绝缘层对应于每个所述信号传输件的位置设置有第一过孔；
在所述绝缘层远离所述基底的一侧形成多个连接件；
其中，每个所述连接件至少对应一个所述信号传输件，每个所述连接件通过贯穿所述绝缘层的第一过孔与相应的信号传输件连接；每个所述连接件包括位于所述第一过孔底部的第一连接部，至少一个所述第一连接部背离所述基底的表面为第一台阶面，所述第一台阶面包括第一表面和第二表面，所述第一表面到所述基底的距离大于所述第二表面到所述基底的距离。
在一些实施例中，在多个所述信号传输件远离所述基底的一侧形成绝缘层，具体包括：
在多个所述信号传输件远离所述基底的一侧形成栅绝缘层；
在所述栅绝缘层远离所述基底的一侧形成钝化层；
形成多个贯穿所述栅绝缘层和所述钝化层的所述第一过孔、多个贯穿所述钝化层的第二过孔；
其中，在形成所述栅绝缘层的步骤和形成所述钝化层的步骤之间，所述制作方法还包括：形成多个导电件；
其中，所述钝化层上对应于每个所述导电件的位置均形成有第二过孔，至少一个所述连接件还包括：位于所述第二过孔底部、且与所述导电件连接的第二连接部，至少一个所述第二连接部背离所述基底的表面为第二台阶面，所述第二台阶面包括第三表面和第四表面；所述第三表面到所述基底的距离大于所述第四表面到所述基底的距离。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为一示例中提供的阵列基板的局部示意图。
图2为本公开实施例中提供的显示基板的一种局部示意图。
图3为图2中的连接件的示意图。
图4为本公开实施例提供的显示基板的另一局部示意图。
图5为图4中的连接件的示意图。
图6为本公开实施例中提供的显示基板的区域划分示意图。
图7为本公开实施例中提供的公共信号线的边缘位置的示意图。
图8为沿图7中A-A’线的剖视图
图9为本公开实施例中提供的数据线引出部与扇出线的连接示意图。
图10为沿图9中B-B’线的剖视图。
图11为本公开实施例中提供的扫描信号输出端与栅线引出部的连接示意图。
图12为沿图11中C-C’线的剖视图。
图13为本公开实施例中提供的测试信号线与测试晶体管的第二极的连接示意图。
图14为沿图13中D-D’线的剖视图。
图15为防静电单元的电路原理图。
图16为本公开实施例中提供的防静电单元的平面图。
图17为沿图16中E-E’线的剖视图。
图18为本公开实施例提供的显示基板的制作方法流程图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
液晶显示面板包括：阵列基板、对盒基板以及位于阵列基板与对盒基板之间的液晶层，阵列基板朝向对盒基板的一侧、对盒基板朝向阵列基板的一侧均设置有取向层。在制作取向层时，在阵列基板上涂覆取向液，固化后通过光取向或摩擦取向的方式进行取向，得到具有预定取向方向的取向膜。但是，在涂覆取向液之前，阵列基板上并不是完全平坦的，从而导致涂覆的取向液并不能很好的扩散，进而导致最终形成的取向层的厚度均一性变差。
图1为一示例中提供的阵列基板的局部示意图，其中，阵列基板具有显示区和位于显示区周边的周边区。图1中仅示出了周边区中一个过孔处的结构示意图，如图1所示，周边区中设置有公共信号线2，公共信号线2设置在基底1上，基底1远离公共信号线2的一侧设置有绝缘层3，连接电极4的一端通过贯穿绝缘层3上的过孔V与公共信号线2连接，另一端与显示区中的公共电极连接。其中，连接电极4并不会填充满过孔V，而后续在涂覆取向液时，取向液并不会进入过孔V，这样，就会导致过孔V处发生取向液的聚集，从而导致固化后形成的取向膜的厚度不均一。
图2为本公开实施例中提供的显示基板的一种局部示意图，如图2所示，显示基板具有显示区AA和位于显示区AA周围的周边区WA。显示基板包括：基底10、多个信号传输件20、绝缘层30、多个连接件40。
其中，基底10可以采用玻璃制成。多个信号传输件20设置在基底10上，并位于周边区WA。其中，多个信号传输件20的一者可以为公共信号线；其余的信号传输件20可以为栅线连接部、晶体管的栅极等结构，具体在下文进行说明，这里先不赘述。
绝缘层30设置在信号传输件20远离所述基底10的一侧，绝缘层30可以采用无机材料和/或有机材料制成。绝缘层30可以包括单层或多层绝缘层的叠加。绝缘层30上对应于每个信号传输件20的位置设置有第一过孔V1，第一过孔V1贯穿绝缘层30。第一过孔V1可以采用现有的构图工艺形成，例如，构图工艺包括曝光、显影、刻蚀等步骤。
多个连接件40设置在绝缘层30远离基底10的一侧，每个连接件40至少对应一个信号传输件20，每个连接件40通过绝缘层30上的第一过孔V1与相应的信号传输件20连接。图3为图2中的连接件的示意图，如图2和图3所示，每个连接件40包括位于第一过孔V1底部的第一连接部41，至少一个第一连接部41背离基底10的表面为第一台阶面，第一台阶面包括第一表面a1和第二表面a2，第一表面a1到基底10的距离大于第二表面a2到基底10的距离。
其中，第一连接部41位于第一过孔V1底部是指，第一连接部41与第一过孔V1下方的结构相接触。例如，信号传输件20直接设置在基底10的表面，第一过孔V1暴露出第一连接件40的一部分和基底10的一部分，这种情况下，第一连接部41位于第一过孔V1底部是指，第一连接部41位于第一过孔V1内，且与基底10、信号传输件20均接触。
在本公开实施例中，连接件40通过第一过孔V1与信号传输件20连接，至少一个第一连接部41远离基底10的表面为第一台阶面，该第一台阶面的第一表面和第二表面到基底10的距离不同。也就是说，如果将第一过孔V1内未被连接件40填充的部分看作容纳槽，那么，至少一个容纳槽的底壁为台阶状，即，至少一个容纳槽为深浅不一的槽。这种深浅不一的容纳槽有利于后续在制作取向层时的取向液的流动，这是因为深浅不一的容纳槽能够使取向液在容纳槽的深槽部分和前孔部分具有不同的表面张力，使容纳槽周围的取向液内部具有压力差，取向液流过容纳槽时，能够进入容纳槽的深槽部分，从而避免取向液在容纳槽周围堆积，进而提高取向层的均匀性。
为了尽量地提高取向层的均匀性，在一些实施例中，每个第一连接部41背离基底10的表面均为第一台阶面。
为了便于第一连接部41远离基底10的表面形成为第一台阶面，在一些实施例中，第一过孔V1在基底10上的正投影的一部分位于信号传输件20在基底10上的正投影内；第一过孔V1在基板上的正投影的另一部分位于信号传输件20在基底10上的正投影之外。其中，第一表面a1在基底10上的正投影与信号传输件20在基底10上的正投影交叠，第二表面a2在基底10上的正投影位于信号传输件20在基底10上的正投影之外。这种情况下，第一过孔V1为台阶状过孔，从而在形成连接件40之后，连接件40位于第一过孔V1底部的部分具有第一台阶面。
在一些实施例中，第一台阶面的第一表面a1与第二表面a2的面积之比为：1/20～4/5，从而使取向液流过容纳槽时，能够顺利进入容纳槽的深槽部分。例如，第一表面a1与第二表面a2的面积之比为1/2，或者为1/4，或者为1/8，或者为1/10。在一些实施例中，第一表面a1和第二表面a2的面积大小关系可互换，可根据曝光机的精度进行调节。
在一些实施例中，第一过孔V1的孔径在3μm～20μm之间，从而保证第一过孔V1内的第一连接部41可以与信号传输件20接触良好，并防止第一过孔V1在周边区占用较大的面积，从而有利于窄边框的实现。其中，第一过孔V1可以为圆形、或矩形、或近似矩形的过孔，当第一过孔V1为圆形时，第一过孔V1的孔径为直径，当第一过孔V1为矩形或近似矩形时，则第一过孔V1的孔径为对角线的长度。
在一些实施例中，基底10上还设置有位于显示区AA的栅线、数据线、薄膜晶体管、像素电极、公共电极等结构。其中，显示区AA设置有多条栅线和多条数据线，多条栅线和多条数据线交叉设置，以限定出多个像素区，每个像素区均设置有薄膜晶体管，如图2所示，薄膜晶体管的栅极5g与栅线连接，薄膜晶体管的源极5s与数据线连接，薄膜晶体管的漏极5d与像素电极连接。在一个示例中，薄膜晶体管的栅极5g与有源层5a之间设置有栅绝缘层31，薄膜晶体管的源极5s搭接在有源层5a的源极连接区上，薄膜晶体管的漏极5d搭接在有源层5a的漏极连接区上，像素电极与薄膜晶体管的漏极连接，像素电极远离基底10的一侧设置有钝化层32，公共电极设置在钝化层32远离基底10的一侧。如图2所示，钝化层32和栅绝缘层31均从显示区AA延伸至周边区WA。
在一些实施例中，信号传输件20与栅线、薄膜晶体管的栅极5g同层设置，连接件40与公共电极同层设置，上述绝缘层30包括钝化层32和栅绝缘层31，第一过孔V1同时贯穿栅绝缘层31和钝化层32。其中，本公开实施例中的“同层设置”是指两个结构是由同一个材料层经过构图工艺形成的，故二者在层叠关系上是处于同一个层之中的；但这并不表示二者与基底10间的距离必定相同。
图4为本公开实施例提供的显示基板的另一局部示意图，如图4所示，周边区WA还可以设置有多个导电件50，该导电件50位于栅绝缘层31和钝化层32之间，例如，导电件50与数据线同层设置。钝化层32上对应于每个导电件50的位置还设置有第二过孔V2，第二过孔V2可以采用现有的构图工艺形成。图5为图4中的连接件的示意图，如图4和图5所示，至少一个连接件40还包括：位于第二过孔V2底部、且与导电件50连接的第二连接部42。至少一个第二连接部42背离基底10的表面为第二台阶面，第二台阶面包括第三表面a3和第四表面a4，第三表面a3到基底10的距离大于第四表面a4到基底10的距离。
和第一过孔V1相类似地，取向液流过第二过孔V2的位置时，能够进入第二过孔V2中，从而避免取向液在容纳槽周围堆积，进而提高取向层的均匀性。
在一些实施例中，每个第二过孔V2中均设置有第二连接部42，也就是说，每个导电件50均与连接件40连接，不同的导电件50可以连接同一个连接件40。至少一个第二过孔V2中的第二连接部42背离基底10的表面为第二台阶面。示例性地，每个第二过孔V2中的第二连接部42背离基底10的表面均为第二台阶面。
为了便于第二连接部42远离基底10的表面形成第二台阶面，在一些实施例中，第二过孔V2在基底10上的正投影的一部分位于导电件50在基底10上的正投影内；第二过孔V2在基板上的正投影的另一部分位于导电件50在基底10上的正投影之外。其中，第三表面a3在基底10上的正投影与信号传输件20在基底10上的正投影交叠，第四表面a4在基底10上的正投影位于信号传输件在基底10上的正投影之外。这种情况下，第二过孔V2为台阶状过孔，从而在形成连接件20之后，连接件20位于第二过孔V2底部的部分具有第二台阶面。
在一些实施例中，第三表面a3与第四表面a4的面积之比为：1/20～4/5，从而使取向液流过第二过孔V2中的容纳槽时，能够顺利进入容纳槽的深槽部分。例如，第三表面a3与第四表面a4的面积之比为1/2，或者为1/4，或者为1/8，或者为1/10。在一些实施例中，第三表面a3和第四表面a4的面积大小关系可互换，可根据曝光机的精度进行调节。
示例性地，第二过孔V2的孔径可以在3μm～20μm之间，从而保证第二过孔V2内的第二连接部42可以与导电件50接触良好，并防止第二过孔V2在周边区占用较大的面积，从而有利于窄边框的实现。
在本公开实施例中，信号传输件可以用作公共信号线、栅线引出部等结构，导电件可以用作数据线引出部、扫描信号输出部等结构。下面结合附图进行具体说明。
图6为本公开实施例中提供的显示基板的区域划分示意图，如图6所示，在一些实施例中，周边区WA包括：测试区CA、防静电区EA和第一转接区DA，其中，测试区CA位于显示区AA沿其长度方向的一侧，防静电区EA和第一转接区DA位于显示区AA远离测试区CA的一侧，显示区AA与测试区CA之间设置有公共信号线201，第一转接区DA远离显示区AA的一侧设置有数据驱动芯片70。显示区AA沿其宽度方向的至少一侧设置有栅极驱动电路80，其中，显示区AA的长度方向可以为图6中的上下方向，宽度方向为图6中的左右方向。
图7为本公开实施例中提供的公共信号线的边缘位置的示意图，图8为沿图7中A-A’线的剖视图，如图7和图8所示，在一些实施例中，上述多个信号传输件包括至少一个第一信号传输件，该第一信号传输件用作公共信号线201，其中，与公共信号线201连接的连接件还与公共电极连接。也就是说，绝缘层上对应于公共信号线201的位置设置有第一过孔V1，公共信号线201所连接的连接件400包括第一连接部，该第一连接部位于公共信号线201所对应的第一过孔V1底部，且背离基底10的表面为第一台阶面。
图6中的第一转接区DA中设置有多个数据线引出部，数据线引出部与数据线DL一一对应连接，数据线引出部与数据线DL形成为一体结构。扇出线202与数据线引出部一一对应连接，扇出线202用于将数据驱动芯片70提供的数据信号传输至相应的数据线DL。
图9为本公开实施例中提供的数据线引出部与扇出线的连接示意图，图10为沿图9中B-B’线的剖视图，如图9和图10所示，在一些实施例中，上述多个信号传输件还可以包括：多个第二信号传输件，每个第二信号传输件用作一条扇出线202。多个导电件可以包括：多个第一导电件，每个第一导电件用作一个数据线引出部501，绝缘层上对应于每条扇出线202的位置设置有第一过孔V1，钝化层32上对应于每个数据线引出部501的位置设置有第二过孔V2。其中，每条扇出线202可以对应多个第一过孔V1，每个数据线DL引出部可以对应多个第二过孔V2。
周边区WA的多个连接件可以包括多个第一连接件401，第一连接件401与扇出线202、数据线引出部501均一一对应。其中，每个第一连接件401与相应的扇出线202、数据线引出部501连接，具体地，每个第一连接件401均包括第一连接部和第二连接部，每个第一连接件401的第一连接部位于扇出线202所对应的第一过孔V1中，并与相应的扇出线202连接；每个第一连接件401的第二连接部位于数据线引出部501所对应的第二过孔V2中，并与相应的数据线引出部501连接，每个第一连接件401的第一连接部均具有第一台阶面，每个第一连接件401的第二连接部均具有第二台阶面。
图6中的栅极驱动电路包括多个移位寄存器单元，移位寄存器单元与栅线一一对应，移位寄存器单元的输出端作为扫描信号输出端，用于为相应的栅线提供扫描信号。每条栅线GL通过各自对应的栅线引出部与扫描信号输出部连接，例如，栅线引出部与相应的栅线形成为一体结构。其中，每个移位寄存器单元可以包括多个晶体管，扫描信号输出部与移位寄存器单元中的至少一个晶体管的第一极/第二极连接。
图11为本公开实施例中提供的扫描信号输出端与栅线引出部的连接示意图，图12为沿图11中C-C’线的剖视图，如图11和图12所示，在一些实施例中，周边区WA的多个信号传输件还可以包括：多个第三信号传输件，每个第三信号传输件用作一个栅线引出部203。绝缘层30对应于每个栅线引出部203的位置设置有多个第一过孔V1，每个第一过孔V1均可以采用阶梯状过孔，即，栅线引出部203所对应的多个第一过孔V1中，每个第一过孔V1的底部在基底10上的正投影的一部分与栅线引出部203在基底10上的正投影重叠，第一过孔V1在基底10上的正投影的另一部分与栅线引出部203在基底10上的正投影无交叠。
上述多个导电件可以包括：多个第二导电件，每个第二导电件用作一个扫描信号输出部502。钝化层32上对应于每个扫描信号输出部502的位置均设置有多个第二过孔V2，每个第二过孔V2均可以采用阶梯状过孔，即，扫描信号输出部502所对应的多个第二过孔V2中，每个第二过孔V2在基底10上的正投影的至少一部分与扫描信号输出部502在基底10上的正投影交叠，另一部分与扫描信号输出部502在基底10上的正投影无交叠。
周边区WA中的多个连接件还可以包括多个第二连接件402，栅线引出部203和扫描信号输出部502均与第二连接件402一一对应，其中，每个第二连接件402与相应的栅线引出部203、扫描信号输出部502连接。具体地，每个第二连接件402包括第一连接部和第二连接部，每个第二连接件402的第一连接部位于栅线引出部203所对应的第一过孔V1中，并与相应的栅线引出部203连接；每个第二连接件402的第二连接部位于扫描信号输出部502所对应的第二过孔V2中，并与相应的扫描信号输出部502连接。在一些实施例中，每个第二连接件402的第二连接部均具有所述第二台阶面，从而进一步提高取向液扩散的均匀性，提高取向层的厚度均一性。
其中，为了防止扫描信号输出部502及其对应的第一过孔V1、栅线引出部203及其对应的第二过孔V2的整体占用面积过大，在一些示例中，可以将扫描信号输出部502对应的第二过孔V2设置在扫描信号输出部502靠近栅线栅线引出部203的边缘处，将栅线引出部203对应的第一过孔V1设置在栅线引出部203靠近扫描信号输出部502的边缘处。另外，对于任意一个扫描信号输出部502与其相应的栅线引出部203而言，栅线引出部203所对应的第一过孔V1与扫描信号输出部502所对应的第二过孔V2之间存在预设间距，以防止第一过孔V1与第二过孔V2发生误连通。在实际生产过程中，预设间距可以根据曝光机的曝光精度设置，例如，第一过孔V1与第二过孔V2之间的间距在3μm～5μm之间。
图6中的测试区CA设置有多个测试晶体管，测试晶体管的第一极与数据线DL一一对应，每条测试信号线与多个测试晶体管的第二极连接。例如，显示区AA的多个像素排成多列，多列像素包括多列红色像素、多列绿色像素和多列蓝色像素，周边区WA的多条测试信号线包括：第一测试信号线、第二测试信号线和第三测试信号线，其中，每列红色像素对应的测试晶体管的第二极与第一测试信号线连接，每列绿色像素对应的测试晶体管的第二极与第二测试信号线连接，每列蓝色像素对应的测试晶体管的第二极与第三测试信号线连接。
例如，在对显示基板进行测试时，可以先控制每列红色像素对应的测试晶体管开启，从而使第一测试信号线上的测试信号经过数据线提供给每列红色像素，以对红色像素进行测试；之后，控制每列绿色像素对应的测试晶体管开启，从而使第二测试信号线上的测试信号经过数据线提供给每列绿色像素，以对绿色像素进行测试；之后，控制每列蓝色像素对应的测试晶体管开启，从而使第三测试信号线上的测试信号经过数据线提供给每列蓝色像素，以对蓝色像素进行测试。
图13为本公开实施例中提供的测试信号线与测试晶体管的第二极503的连接示意图，图14为沿图13中D-D’线的剖视图，如图13和图14所示，在一些实施例中，上述周边区WA中的多个信号传输件还可以包括多个第四信号传输件，每个第四信号传输件用作一条测试信号线204，绝缘层上对应于每条测试信号线204的位置可以设置多个第一过孔V1，每个第一过孔V1均采用阶梯状过孔。上述多个导电件还可以包括多个第三导电件，每个第三导电件用作一个测试晶体管的第二极503，其中，钝化层32上对应于每个测试晶体管的第二极503的位置设置有第二过孔V2。
周边区WA中的多个连接件还可以包括多个第三连接件403，第三连接件403与测试晶体管的第二极503一一对应，每个第三连接件403通过第一过孔V1和第二过孔V2将相应的测试晶体管的第二极503与测试信号线204连接起来。具体地，每个第三连接件403包括第一连接部和第二连接部，每个第三连接件403的第一连接部位于测试信号线204所对应的第一过孔V1中，并与测试信号线204连接；第三连接件403的第二连接部位于测试晶体管的第二极503所对应的第二过孔V2中，并与测试晶体管的第二极503连接。
其中，同一个第三连接件403所对应的第一过孔V1和第二过孔V2的数量可以相同，例如，钝化层32上对应于每个测试晶体管的第二极503的位置设置有多个第二过孔V2，每条测试信号线204包括并排设置的多个测试线段204a，同一个第三连接件403所对应的第一过孔V1与测试线段204a一一对应。示例性地，如图13所示，每条测试信号线204包括四条测试线段204a，同一个第三连接件403通过四个第一过孔V1与四个测试线段204a连接，同一个第三连接件403所对应的四个第一过孔V1分别位于四个测试线段204a的边缘位置。
其中，测试晶体管的第二极503所对应的第二过孔V2可以为深浅不一的阶梯状过孔，即，第二过孔V2在基底10上的正投影的一部分位于测试晶体管的第二极503在基底10上的正投影内，另一部分位于测试晶体管的第二极503在基底10上的正投影之外。当然，测试晶体管的第二极503所对应的第二过孔V2也可以为深度一致的过孔，即，第二过孔V2在基底10上的正投影位于测试晶体管的第二极503在基底10上的正投影内。
图6中的防静电区EA可以设置有多个防静电单元，防静电单元与数据线一一对应，图15为防静电单元的电路原理图，如图15所示，防静电单元包括：第一晶体管T1和第二晶体管T2，第一晶体管T1的栅极和第一极与数据线DL连接，第一晶体管T1的第二极、第二晶体管T2的栅极和第二极均与静电防护线206连接，第二晶体管T2的第二极与数据线DL连接。需要说明的是，在本公开实施例中，晶体管的第一极和第二极中的一者为源极，另一者为漏极。当数据线DL上积累的静电荷形成的电压超过第一晶体管T1的阈值电压时，静电荷通过第一晶体管T1释放至静电防护线206上；或者，当静电防护线206上积累的静电荷形成的电压超过第二晶体管T2的阈值电压时，第二晶体管T2开启，从而将数据线DL与静电防护线206导通。
图16为本公开实施例中提供的防静电单元的平面图，图17为沿图16中E-E’线的剖视图，如图16和图17所示，在一些实施例中，周边区WA的多个信号传输件还可以包括：多个第五信号传输件和第六信号传输件，第五晶体管的有源层T1a可以位于其栅极T1g远离基底10的一侧。每个第五信号传输件用作一个第一晶体管的栅极T1g，绝缘层30对应于每个第一晶体管的栅极T1g的位置设置有第一过孔V1。第六信号传输件用作静电防护线206，钝化层32对应于静电防护线206的位置设置有多个第二过孔V2。
周边区WA的多个导电件还可以包括：多个第四导电件、多个第五导电件和多个第六导电件，每个第四导电件用作一个第一晶体管的第一极T1s，每个第五导电件用作一个第一晶体管的第二极T1d，每个第六导电件用作一个第二晶体管的第一极T2s。钝化层32对应于第一晶体管的第一极T1s的位置、对应于第一晶体管的第二极T1d的位置、以及对应于第二晶体管的第一极T2s的位置均设置有第二过孔V2。
周边区WA的多个连接件还可以包括：多个第四连接件404和多个第五连接件405，第四连接件404和第五连接件405均与防静电单元一一对应。第四连接件404将相应的第一晶体管的栅极T1g和第一极T1s连接在一起，第五连接件405将相应的第一晶体管的第二极T1d、第二晶体管的第一极T2s与静电防护线206连接在一起。具体地，第四连接件404包括第一连接部和第二连接部，第四连接件404的第一连接部位于相应的第一晶体管的栅极T1g所对应的第一过孔V1中，并与第一晶体管的栅极T1g连接；第四连接件404的第二连接部位于相应的第一晶体管的第一极T1s所对应的第二过孔V2中，并与第一晶体管的第一极T1s连接。第五连接件405包括：第一连接部和至少两个第二连接部，第五连接件405的第一连接部位于静电防护线206所对应的第一过孔V1中，并与防静电信号线连接；第五连接件405的其中一个第二连接部位于第一晶体管的第二极T1d所对应的第二过孔V2中该，并与第一晶体管的第二极T1d连接；第五连接件405的另一个第二连接部位于第二晶体管的第一极所对应的第二过孔V2中，并与第二晶体管的第一极T2s连接。
其中，对于第一晶体管和第二晶体管所对应的多个第一过孔V1和多个第二过孔V2而言，每个第一过孔V1和每个第二过孔V2可以均为深浅不一的阶梯状过孔。或者，将每个第一过孔V1设置为深浅不一的阶梯状过孔，将一部分第二过孔V2设置为深度不一的阶梯状过孔，将另一部分第二过孔V2设置为深度均一的过孔。由于第一晶体管和第二晶体管的所占面积较小，因此，如果在不增加第一晶体管占用面积的情况下，将第四连接件404对应的第一过孔V1设置在第一晶体管的栅极T1g的边缘位置，将第二过孔V2设置在第一晶体管的第一极T1s的边缘位置，那么，将会导致同一个第四连接件404连接的第一过孔V1和第二过孔V2距离较近，容易信号短路。因此，为了防止第一过孔V1和第二过孔V2误连通，在一些示例中，可以将每个第一晶体管和第二晶体管所对应的每个第一过孔V1均设置为深浅不一的过孔，而将第二过孔V2设置为深度均匀的过孔。
本公开实施例还提供一种上述显示基板的制作方法，图18为本公开实施例提供的显示基板的制作方法流程图，如图18所示，显示基板的制作方法包括：
S1、在基底上形成多个信号传输件，多个所述信号传输件位于所述周边区。
S2、在多个所述信号传输件远离所述基底的一侧形成绝缘层，所述绝缘层对应于每个所述信号传输件的位置形成有第一过孔。
S3、在绝缘层远离所述基底的一侧形成多个连接件。
其中，每个所述连接件至少对应一个所述信号传输件，每个所述连接件通过贯穿所述绝缘层的第一过孔与相应的信号传输件连接；每个所述连接件包括位于所述第一过孔底部的第一连接部，至少一个所述第一连接部背离所述基底的表面为第一台阶面，所述第一台阶面包括第一表面和第二表面，所述第一表面到所述基底的距离大于所述第二表面到所述基底的距离。
在一些实施例中，步骤S2具体包括：
S2a、在多个信号传输件远离基底的一侧形成栅绝缘层。
S2b、在栅绝缘层远离基底的一侧形成钝化层。
S2c、形成多个贯穿栅绝缘层和钝化层的第一过孔、多个贯穿钝化层的第二过孔。
在一些实施例中，在步骤S2a和S2b之间，还可以包括：S21、形成多个导电件。其中，钝化层上对应于每个导电件的位置均形成有第二过孔，至少一个连接件还包括：位于第二过孔底部、且与导电件连接的第二连接部，至少一个第二连接部背离基底的表面为第二台阶面，第二台阶面包括第三表面和第四表面；第三表面到基底的距离大于第四表面到基底的距离。
其中，第一过孔和第二过孔均可以采用构图工艺形成。并且，第一过孔位于相应的信号传输件的边缘位置，即，第一过孔在基底上的正投影的一部分位于信号传输件在基底的正投影上，另一部分位于信号传输件在基底的正投影之外；第二过孔位于相应的导电件的边缘位置。
本公开实施例还提供一种显示装置，包括上述显示基板，另外，显示装置还可以包括与显示基板相对设置的对盒基板、以及位于显示基板与对盒基板之间的液晶层，显示基板朝向对盒基板的一侧可以设置有取向层。如上文所述，本公开中的上述显示基板有利于提高取向层的均匀性，因此，采用上述显示基板的显示装置的显示效果更好。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (16)

1.一种显示基板，具有显示区和周边区，其特征在于，所述显示基板包括：
基底；
位于所述周边区的多个信号传输件，多个所述信号传输件设置在所述基底上；
绝缘层，设置在所述信号传输件远离所述基底的一侧；
多个连接件，设置在所述绝缘层远离所述基底的一侧，每个所述连接件至少对应一个所述信号传输件，并通过贯穿所述绝缘层的第一过孔与相应的信号传输件连接；
其中，每个所述连接件包括位于所述第一过孔底部的第一连接部，至少一个所述第一连接部背离所述基底的表面为第一台阶面，所述第一台阶面包括第一表面和第二表面，所述第一表面到所述基底的距离大于所述第二表面到所述基底的距离。
2.根据权利要求1所述的显示基板，其特征在于，所述第一过孔在所述基底上的正投影的一部分位于所述信号传输件在所述基底上的正投影之外；
所述第一表面在所述基底上的正投影与所述信号传输件在所述基底上的正投影交叠，所述第二表面在所述基底上的正投影位于所述信号传输件在所述基底上的正投影之外。
3.根据权利要求1所述的显示基板，其特征在于，所述第一表面与所述第二表面的面积之比为：1/20～4/5。
4.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：设置在所述显示区的公共电极和栅线，所述公共电极和所述栅线被所述绝缘层间隔开；
每个所述信号传输件与所述栅线同层设置，所述连接件与所述公共电极同层设置。
5.根据权利要求4所述的显示基板，其特征在于，多个所述信号传输件包括至少一个第一信号传输件，每个所述第一信号传输件用作一条公共信号线，与所述公共信号线连接的所述连接件还与所述公共电极连接。
6.根据权利要求1至5中任意一项所述的显示基板，其特征在于，每个所述第一连接部背离所述基底的表面均为所述第一台阶面。
7.根据权利要求1至5中任意一项所述的显示基板，其特征在于，所述绝缘层包括：栅绝缘层和钝化层，所述钝化层位于所述栅绝缘层远离所述基底的一侧；
所述显示基板还包括位于所述周边区的多个导电件，多个所述导电件位于所述钝化层与所述栅绝缘层之间，所述钝化层上对应于每个所述导电件的位置设置有第二过孔；
至少一个所述连接件还包括：位于所述第二过孔底部、且与所述导电件连接的第二连接部，至少一个所述第二连接部背离所述基底的表面为第二台阶面，所述第二台阶面包括第三表面和第四表面；所述第三表面到所述基底的距离大于所述第四表面到所述基底的距离。
8.根据权利要求7所述的显示基板，其特征在于，所述第二过孔在所述基底上的正投影的一部分位于所述导电件在所述基底上的正投影之外，
所述第三表面在所述基底上的正投影与所述导电件在所述基底上的正投影交叠，所述第四表面在所述基底上的正投影位于所述导电件在所述基底上的正投影之外。
9.根据权利要求8所述的显示基板，其特征在于，多个所述信号传输件包括：多个第二信号传输件，每个所述第二信号传输件用作一条扇出线，所述扇出线用于连接数据驱动芯片；
多个所述导电件包括：多个第一导电件，每个所述第一导电件用作一个数据线引出部；
多个所述连接件包括多个第一连接件，所述数据线引出部和所述扇出线均与所述第一连接件一一对应，每个所述第一连接件包括所述第一连接部和所述第二连接部，每个所述第一连接件的第一连接部位于所述扇出线所对应的第一过孔中，并与相应的扇出线连接；每个所述第一连接件的第二连接部位于所述数据线引出部所对应的第二过孔中，并与相应的数据线引出部连接，每个所述第一连接件的第二连接部均具有所述第二台阶面。
10.根据权利要求7所述的显示基板，其特征在于，多个所述信号传输件包括：多个第三信号传输件，每个所述第三信号传输件用作一个栅线引出部；
多个所述导电件包括：多个第二导电件，每个所述第二导电件用作一个扫描信号输出部，所述扫描信号输出部用于连接移位寄存器单元；
多个所述连接件包括多个第二连接件，所述栅线引出部和所述扫描信号输出部均与所述第二连接件一一对应，每个所述第二连接件包括所述第一连接部和所述第二连接部，每个所述第二连接件的第一连接部位于所述栅线引出部所对应的第一过孔中，并与相应的栅线引出部连接；每个所述第二连接件的第二连接部位于所述扫描信号输出部所对应的第二过孔中，并与相应的所述扫描信号输出部连接，每个所述第二连接件的第二连接部均具有所述第二台阶面。
11.根据权利要求10所述的显示基板，其特征在于，同一个第二连接件所对应的第一过孔与第二过孔之间存在预设间距。
12.根据权利要求7所述的显示基板，其特征在于，所述显示区设置有多条数据线，所述周边区还设置有：多条测试信号线和多个测试晶体管，所述测试晶体管的第一极与所述数据线一一对应连接，每条所述测试信号线与多个所述测试晶体管的第二极连接；
多个所述信号传输件包括：多个第四信号传输件，每个所述第四信号传输件用作一条所述测试信号线；
多个所述导电件包括：多个第三导电件，每个所述第三导电件用作一个所述测试晶体管的第二极；
多个连接件包括多个第三连接件，所述第三连接件与所述测试晶体管的第二极一一对应，每个所述第三连接件包括所述第一连接部和所述第二连接部，每个所述第三连接件的第一连接部位于所述测试信号线所对应的第一过孔中，并与所述测试信号线连接；每个所述第三连接件的第二连接部位于所述测试晶体管第二极所对应的过孔中，并与所述测试晶体管的第二极连接。
13.根据权利要求7所述的显示基板，其特征在于，所述显示区设置有多条数据线，所述周边区还设置有：静电防护线和多个防静电单元，所述防静电单元与所述数据线一一对应；
所述防静电单元包括：第一晶体管和第二晶体管，所述第一晶体管的栅极和第一极均与所述数据线连接，所述第一晶体管的第二极、所述第二晶体管的栅极和第二极均与所述静电防护线连接，所述第二晶体管的第二极与所述数据线连接；
多个所述信号传输件包括：多个第五信号传输件和第六信号传输件，每个所述第五信号传输件用作一个所述第一晶体管的栅极，所述第六信号传输件用作所述静电防护线；
多个所述导电件包括：多个第四导电件、多个第五导电件和多个第六导电件，所述第四导电件用作所述第一晶体管的第一极，所述第五导电件用作所述第一晶体管的第二极，所述第六导电件用作所述第二晶体管的第一极；
多个所述连接件包括：多个第四连接件和多个第五连接件，所述第四连接件和所述第五连接件均与所述防静电单元一一对应；所述第四连接件包括：所述第一连接部和所述第二连接部，所述第四连接件的第一连接部与相应的第一晶体管的栅极连接，所述第四连接件的第二连接部与相应的第一晶体管的第一极连接；所述第五连接件包括：所述第一连接部和至少两个所述第二连接部，所述第五连接件的第一连接部与所述防静电信号线连接；所述第五连接件的其中一个第二连接部与所述第一晶体管的第二极连接，所述第五连接件的另一个第二连接部与所述第二晶体管的第一极连接。
14.一种显示装置，其特征在于，包括权利要求1至13中任意一项所述的显示基板。
15.一种显示基板的制作方法，所述显示基板具有显示区和周边区，其特征在于，所述制作方法包括：
在基底上形成多个信号传输件，多个所述信号传输件位于所述周边区；
在多个所述信号传输件远离所述基底的一侧形成绝缘层，所述绝缘层对应于每个所述信号传输件的位置设置有第一过孔；
在所述绝缘层远离所述基底的一侧形成多个连接件；
其中，每个所述连接件至少对应一个所述信号传输件，每个所述连接件通过贯穿所述绝缘层的第一过孔与相应的信号传输件连接；每个所述连接件包括位于所述第一过孔底部的第一连接部，至少一个所述第一连接部背离所述基底的表面为第一台阶面，所述第一台阶面包括第一表面和第二表面，所述第一表面到所述基底的距离大于所述第二表面到所述基底的距离。
16.根据权利要求15所述的制作方法，其特征在于，在多个所述信号传输件远离所述基底的一侧形成绝缘层，具体包括：
在多个所述信号传输件远离所述基底的一侧形成栅绝缘层；
在所述栅绝缘层远离所述基底的一侧形成钝化层；
形成多个贯穿所述栅绝缘层和所述钝化层的所述第一过孔、多个贯穿所述钝化层的第二过孔；
其中，在形成所述栅绝缘层的步骤和形成所述钝化层的步骤之间，所述制作方法还包括：形成多个导电件；
其中，所述钝化层上对应于每个所述导电件的位置均形成有第二过孔，至少一个所述连接件还包括：位于所述第二过孔底部、且与所述导电件连接的第二连接部，至少一个所述第二连接部背离所述基底的表面为第二台阶面，所述第二台阶面包括第三表面和第四表面；所述第三表面到所述基底的距离大于所述第四表面到所述基底的距离。
CN202110450927.5A 2021-04-25 2021-04-25 显示基板及其制作方法、显示装置 Pending CN113189820A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110450927.5A CN113189820A (zh) 2021-04-25 2021-04-25 显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110450927.5A CN113189820A (zh) 2021-04-25 2021-04-25 显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN113189820A true CN113189820A (zh) 2021-07-30

Family

ID=76978900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110450927.5A Pending CN113189820A (zh) 2021-04-25 2021-04-25 显示基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN113189820A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023169189A1 (zh) * 2022-03-07 2023-09-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023169189A1 (zh) * 2022-03-07 2023-09-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
US11428995B2 (en) Liquid crystal display device
US7804093B2 (en) Thin film transistor array panel and manufacturing method of the same
US8379175B2 (en) Interconnection structure between signal line and thin film transistor
US9768068B2 (en) Display device
US6982779B2 (en) Liquid crystal display panel and fabricating method thereof
US8199268B2 (en) Display panel and manufacturing method of the same
KR20070000547A (ko) 얼라인 마크를 포함한 액정표시소자
US10978493B2 (en) Display substrate and manufacturing method thereof, and display device
US8345195B2 (en) Liquid crystal display
US20190187502A1 (en) Display substrate, production method for display substrate, and display panel
US9612464B2 (en) Liquid crystal display
US20140118673A1 (en) Liquid crystal display and manufacturing method thereof
CN101441379B (zh) 多畴垂直取向型液晶显示装置及其制造方法
US5026143A (en) Active type liquid crystal matrix display having signal electrodes with expanded sections at group exposure boundaries
US6211534B1 (en) Thin film transistor array and method for fabricating the same
CN113189820A (zh) 显示基板及其制作方法、显示装置
CN102043273B (zh) 常黑模式液晶显示器装置
US20210408050A1 (en) Array substrate and display panel
US7098986B2 (en) Data pad region of liquid crystal display panel and fabricating method thereof
CN215181326U (zh) 显示基板及显示装置
CN104698691A (zh) 液晶显示器及其制造方法
CN113314546B (zh) 阵列基板及阵列基板测试方法、显示面板
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20020047602A (ko) 액정 표시 장치
CN107300813B (zh) 阵列基板及液晶显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination