CN113141546A - 处理器系统、内存访问方法和计算机设备 - Google Patents

处理器系统、内存访问方法和计算机设备 Download PDF

Info

Publication number
CN113141546A
CN113141546A CN202010065899.0A CN202010065899A CN113141546A CN 113141546 A CN113141546 A CN 113141546A CN 202010065899 A CN202010065899 A CN 202010065899A CN 113141546 A CN113141546 A CN 113141546A
Authority
CN
China
Prior art keywords
optical signal
processor
modulated
wavelength
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010065899.0A
Other languages
English (en)
Other versions
CN113141546B (zh
Inventor
蒋臣迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010065899.0A priority Critical patent/CN113141546B/zh
Priority to PCT/CN2020/124759 priority patent/WO2021147432A1/zh
Publication of CN113141546A publication Critical patent/CN113141546A/zh
Application granted granted Critical
Publication of CN113141546B publication Critical patent/CN113141546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/06—Deflection routing, e.g. hot-potato routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/56—Routing software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/62—Wavelength based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0073—Provisions for forwarding or routing, e.g. lookup tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

本申请提供一种处理器系统、内存访问方法和计算机设备，涉及计算机技术领域，其中，该处理器系统包括波长路由器、至少一个处理器和至少一个内存单元，其中：处理器可以向波长路由器输出至少一个调制有访存请求的第一调制光信号；波长路由器可以接收至少一个处理器输出的第一调制光信号，并向对应的内存单元输出；内存单元在接收到至少一个第一调制光信号后，可以向波长路由器输出每个第一调制光信号对应的调制有匹配信息的第二调制光信号；波长路由器可以接收至少一个内存单元输出的第二调制光信号，并向对应的目标处理器输出；处理器可以解调接收到的第二调制光信号中的匹配信息。本申请提供的技术方案可以提高计算机设备的处理性能。

Description

处理器系统、内存访问方法和计算机设备
技术领域
本申请涉及计算机技术领域，尤其涉及一种处理器系统、内存访问方法和计算机设备。
背景技术
随着计算机技术的飞速发展，处理器的访问速度越来越快，而与之匹配的内存的访问速度却未得到相应的提升，这大大影响了计算机设备的计算性能。
为了提高计算机设备的计算性能，目前比较常用的方式是，一方面在处理器与内存之间设置高速缓冲存储器(Cache)，用Cache来存储处理器常用的代码和数据信息，以减小处理器的访问时延；另一方面，在处理器与内存之间架设快速传输通道，以提高处理器与内存之间的传输速率。其中，处理器与内存之间的传输通道一般都是采用印刷电路板(Printed Circuit Board，PCB)走线来实现，目前一般是通过缩短处理器与内存之间的走线距离和/或采用更佳的PCB材料，来提高处理器与内存之间的传输速率。
然而，处理器与内存之间距离越近，对散热的影响越大，而热量对计算机设备的计算性能具有很大的影响；而且通过PCB材料提升的带宽也比较小，因此，目前的提高计算机设备计算性能的方式，提高的性能十分有限。
发明内容
有鉴于此，本申请提供一种处理器系统、内存访问方法和计算机设备，用于提高计算机设备的处理性能。
为了实现上述目的，第一方面，本申请实施例提供一种处理器系统，其可以包括：波长路由器、至少一个处理器和至少一个内存单元，波长路由器分别与各处理器和各内存单元光连接，其中：
处理器可以在需要访问内存单元的情况下，向波长路由器输出至少一个第一调制光信号，其中，第一调制光信号上调制有访存请求，不同第一调制光信号的波长不同；波长路由器可以接收至少一个处理器输出的第一调制光信号，并将接收的第一调制光信号向对应的目标内存单元输出，其中，每个第一调制光信号对应的目标内存单元为第一调制光信号中访存请求所要访问的内存单元；内存单元在接收到至少一个第一调制光信号后，可以向波长路由器输出每个第一调制光信号对应的第二调制光信号，其中，第二调制光信号上调制有目标访存请求对应的匹配信息，目标访存请求为第二调制光信号对应的第一调制光信号中的访存请求；波长路由器可以接收至少一个内存单元输出的第二调制光信号，并将接收的第二调制光信号向对应的目标处理器输出，其中，每个第二调制光信号对应的目标处理器为发出第二调制光信号对应的访存请求的处理器；处理器在接收到至少一个第二调制光信号后，可以解调各个第二调制光信号中的匹配信息。
本申请实施例提供的处理器系统，处理器与内存单元之间采用光通道进行数据传输，这样可以极大的提升处理器与内存单元之间的访问带宽，有效提升数据传输速率；而且由于光传输的远距离低损耗的特性，可以极大的拉远处理器和内存单元之间的距离，这样就非常有利于散热的设计，从而可以进一步提升计算机设备的计算性能；另外，处理器与内存之间通过光纤或波导传输，传输质量受其他器件的影响很小，处理器与内存之间可以布局其他器件的，因而走线布局更为灵活；此外，通过处理器与内存单元之间的波长路由器，可以实现处理器与内存单元之间无阻塞的全连接，保证任一处理器与任一内存单元之间的高传输速率。
在第一方面的一种可能的实施方式中，波长路由器可以为AWGR，其中，AWGR包括至少一个第一路由端口和至少一个第二路由端口，第一路由端口和第二路由端口互为输入输出关系；每个处理器具有对应的第一路由端口，每个内存单元具有对应的第二路由端口，处理器通过对应的第一路由端口与AWGR进行光信号的传输，内存单元通过对应的第二路由端口与AWGR进行光信号的传输。
上述实施方式中，AWGR属于光无源器件，其运行不需要额外的能量，波长路由器采用AWGR，在实现处理器与内存单元之间无阻塞的全连接之外，可以减少发热量。
在第一方面的一种可能的实施方式中，处理器可以在需要访问内存单元的情况下，采用如下方式生成任一第一调制光信号：
根据预先配置的AWGR的第一波长路由信息和目标内存单元对应的第二路由端口信息确定第一光信号的波长并进行调用，将访存请求调制到第一光信号上生成对应的第一调制光信号；其中，第一波长路由信息为光信号从第一路由端口输入的情况下AWGR的波长路由信息。
内存单元可以在接收到至少一个第一调制光信号的情况下，采用如下方式生成任一第一调制光信号对应的第二调制光信号：
解调第一调制光信号中的访存请求，然后确定访存请求对应的匹配信息，并根据预先配置的AWGR的第二波长路由信息和目标处理器对应的第一路由端口信息确定第二光信号的波长并进行调用，再将匹配信息调制到第二光信号上生成对应的第二调制光信号；其中，第二波长路由信息为光信号从第二路由端口输入的情况下AWGR的波长路由信息。
在第一方面的一种可能的实施方式中，每个处理器和每个内存单元均包括发射端和接收端，每个处理器和每个内存单元的发射端均包括至少一个发射单元，每个处理器和每个内存单元的接收端均包括至少一个接收单元；处理器的各发射单元用于生成不同波长的第一调制光信号，处理器的各接收单元用于接收不同波长的第二调制光信号；内存单元的各发射单元用于生成不同波长的第二调制光信号，内存单元的各接收单元用于接收不同波长的第一调制光信号。
通过上述实施方式，处理器可以通过不同的发射单元生成不同波长的第一调制光信号，以访问不同的内存单元；内存单元可以通过不同的发射单元生成不同波长的第二调制光信号，以响应不同的处理器。
在第一方面的一种可能的实施方式中，处理器系统还可以包括：光源池，用于向每个处理器的发射端提供至少一个不同波长的第一光信号，以及向每个内存单元的发射端提供至少一个不同波长的第二光信号，其中，第一光信号为第一调制光信号对应的载波信号，第二光信号为第二调制光信号对应的载波信号。
上述实施方式中，通过光源池把所有的光源设计在一起，并进行集中调用，可以提高光源利用率，降低成本；另外，激光器也是发热体，光源池与处理器和内存单元分开设计，还有利于处理器系统的散热，从而可以进一步提高计算机设备的性能。
在第一方面的一种可能的实施方式中，光源池包括：依次连接的第一激光器、第一波分复用器和第一光分路器，以及依次连接的第二激光器、第二波分复用器和第二光分路器；每个处理器和每个内存单元的发射端均连接有第三波分复用器，每个处理器和每个内存单元的接收端均连接有第四波分复用器。
其中，第一激光器可以产生第一光信号，第二激光器可以产生第二光信号，第一激光器和第二激光器均为至少一个；第一波分复用器可以将各第一激光器产生的第一光信号合并为一束后输出给第一光分路器，第一光分路器可以将输入的光信号分为至少一束后分别输出给各处理器连接的第三波分复用器；第二波分复用器可以将各第二激光器产生的第二光信号合并为一束后输出给第二光分路器，第二光分路器可以将输入的光信号分为至少一束后分别输出给各内存单元连接的第四波分复用器。
第三波分复用器可以将从光源池接收的光信号解复用后输出至对应的发射单元，以及将从对应的发射单元接收的光信号经过复用后输出至波长路由器；第四波分复用器可以将从波长路由器接收的光信号进行解复用后输出至对应的接收单元。
上述实施方式中，通过各个波分复用器可以有效的减少光源池与处理器和内存单元之间的光连接线路，降低光通道布局的复杂性。
在第一方面的一种可能的实施方式中，每个处理器和每个内存单元均通过环形器分别与光源池和波长路由器光连接，其中：环形器用于将从第一端输入的光信号输出至第二端、将从第二端输入的光信号输出至第三端，以及将从第三端输入的光信号输出至第四端。
每个处理器对应的环形器的第一端与光源池连接、第二端与处理器对应的第三波分复用器连接、第三端与波长路由器上的与处理器对应的路由端口连接、第四端与处理器对应的第四波分复用器连接。
每个内存单元对应的环形器的第一端与光源池连接、第二端与内存单元对应的第三波分复用器连接、第三端与波长路由器上的与内存单元对应的路由端口连接、第四端与内存单元对应的第四波分复用器连接。
上述实施方式中，通过各个环形器可以有效的减少光源池与处理器和内存单元之间的光连接线路，降低光通道布局的复杂性。
在第一方面的一种可能的实施方式中，发射单元中包括：偏振分光器、法拉第旋转器和硅光调制器，其中，偏振分光器的一端通过法拉第旋转器与硅光调制器的一端连接，偏振分光器的另一端与硅光调制器的另一端连接。
偏振分光器可以在发射单元需要生成调制光信号的情况下，将待调制的光信号分成第一偏振态光信号和第二偏振态光信号；法拉第旋转器可以对第一偏振态光信号进行旋转，使旋转后的第一偏振态光信号与第二偏振态光信号的偏振模式相同；硅光调制器可以对旋转后的第一偏振态光信号进行调制，生成第一偏振态调制光信号，并对第二偏振态光信号进行调制，生成第二偏振态调制光信号；法拉第旋转器还可以对第一偏振态调制光信号进行旋转，使旋转后的第一偏振态调制光信号与第一偏振态光信号的偏振模式相同；偏振分光器还可以将旋转后的第一偏振态调制光信号和第二偏振态调制光信号合为调制光信号后输出。
上述实施方式中，通过硅光调制结构，可以提高调制效率，降低系统成本。
在第一方面的一种可能的实施方式中，至少一个处理器包括多个处理器核，第一调制光信号上具体可以调制有至少一个处理器核的访存请求。这样可以实现同一处理器中多处理器核访问内存单元的情况。
第二方面，本申请实施例提供一种内存访问方法，该方法应用于上述第一方面所述的处理器系统，该方法可以包括如下步骤：
处理器在需要访问内存单元的情况下，向波长路由器输出至少一个第一调制光信号，第一调制光信号上调制有访存请求，不同第一调制光信号的波长不同。
波长路由器接收至少一个处理器输出的第一调制光信号，并将接收的第一调制光信号向对应的目标内存单元输出，其中，每个第一调制光信号对应的目标内存单元为第一调制光信号中访存请求所要访问的内存单元。
内存单元在接收到至少一个第一调制光信号后，向波长路由器输出每个第一调制光信号对应的第二调制光信号，其中，第二调制光信号上调制有目标访存请求对应的匹配信息，目标访存请求为第二调制光信号对应的第一调制光信号中调制的访存请求。
波长路由器接收至少一个内存单元输出的第二调制光信号，并将接收的第二调制光信号向对应的目标处理器输出，其中，每个第二调制光信号对应的目标处理器为发出第二调制光信号对应的访存请求的处理器。
处理器在接收到至少一个第二调制光信号后，解调各个第二调制光信号中的匹配信息。
在第二方面的一种可能的实施方式中，若波长路由器为阵列波导光栅路由器AWGR，则处理器在需要访问内存单元的情况下，可以采用如下方式生成任一第一调制光信号：
根据预先配置的AWGR的第一波长路由信息和目标内存单元对应的第二路由端口信息确定第一光信号的波长并进行调用，将访存请求调制到第一光信号上生成对应的第一调制光信号；其中，第一波长路由信息为光信号从第一路由端口输入的情况下AWGR的波长路由信息。
内存单元在接收到至少一个第一调制光信号的情况下，可以采用如下方式生成任一第一调制光信号对应的第二调制光信号：
解调第一调制光信号中的访存请求，然后确定每个访存请求对应的匹配信息，并根据预先配置的AWGR的第二波长路由信息和目标处理器对应的第一路由端口信息确定第二光信号的波长并进行调用，再将匹配信息调制到第二光信号上生成对应的第二调制光信号；其中，第二波长路由信息为光信号从第二路由端口输入的情况下AWGR的波长路由信息。
在第二方面的一种可能的实施方式中，处理器和内存单元在需要生成调制光信号的情况下，均可以采用如下方式生成任一调制光信号：
首先将待调制的光信号分成第一偏振态光信号和第二偏振态光信号，并对第一偏振态光信号进行旋转，使旋转后的第一偏振态光信号与第二偏振态光信号的偏振模式相同；然后对旋转后的第一偏振态光信号进行调制，生成第一偏振态调制光信号，并对第二偏振态光信号进行调制，生成第二偏振态调制光信号；再对第一偏振态调制光信号进行旋转，使旋转后的第一偏振态调制光信号与第一偏振态光信号的偏振模式相同；最后将旋转后的第一偏振态调制光信号和第二偏振态调制光信号合为调制光信号后输出。
第三方面，本申请实施例提供一种计算机设备，包括上述第一方面所述的处理器系统。
第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器系统执行时实现上述第二方面或第二方面的任一实施方式所述的方法。
第五方面，本申请实施例提供一种计算机程序产品，当计算机程序产品在处理器系统上运行时，使得处理器系统执行上述第二方面或第二方面的任一实施方式所述的方法。
可以理解的是，上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的处理器系统的结构示意图；
图2为本申请实施例提供的处理器的结构示意图；
图3为本申请实施例提供的发射单元的电路结构示意图；
图4为本申请实施例提供的内存单元的结构示意图；
图5为本申请实施例提供的光源池的结构示意图；
图6为本申请实施例提供的AWGR的正向输入波长路由特性示意图；
图7为本申请实施例提供的AWGR的波长周期特性示意图；
图8为本申请实施例提供的AWGR的反向输入波长路由特性示意图；
图9为本申请实施例提供的单处理器核访问单内存单元的数据流示意图；
图10为本申请实施例提供的单处理器核并行访问多内存单元的数据流示意图；
图11为本申请实施例提供的多处理器核并行访问同一内存单元的数据流示意图。
具体实施方式
针对目前的提高计算机性能的方式所提高的性能较低的技术问题，本申请实施例提供一种处理器系统、内存访问方法和计算机设备，主要通过在处理器和内存单元之间建立光互连结构，来提高处理器与内存单元之间的传输速度，进而提高计算机的处理性能。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本申请实施例提供的处理器系统的结构示意图，如图1所示，本实施例提供的处理器系统可以包括以下几部分结构：处理器模块10、内存模块20、光源池30和光互连模块40，其中，处理器模块10包括至少一个处理器11，每个处理器11包括至少一个处理器核(Core)，内存模块20包括至少一个内存单元21，图中是以处理器模块10包括四个处理器11、每个处理器11包括四个处理器核、内存模块20包括四个内存单元21为例进行示例性说明；光源池30用于向处理器11和内存单元21提供光信号，光互连模块40用于建立处理器11、内存单元21和光源池30之间的光连接关系。
本实施例中，处理器11与内存单元21之间可以通过光通道进行数据传输，实现处理器11对内存单元21的高速访问。具体的，处理器11可以在需要访问内存单元21时，将访存请求调制到光信号(此处称为第一光信号)上生成调制光信号(此处称为第一调制光信号)，然后通过光互连模块40传输给内存单元21；内存单元21可以在接收到第一调制光信号后，解调出其中的访存请求，将访存请求对应的匹配信息调制到光信号(此处称为第二光信号)上生成调制光信号(此处称为第二调制光信号)，然后通过光互连模块40传输给处理器11；处理器11接收到内存单元21返回的第二调制光信号后，可以对第二调制光信号进行解调得到匹配信息。
其中，处理器11和内存单元21可以在内部集成激光器等光器件以产生光信号，为了降低成本，提高光源利用率，本实施例中，如图1所示，可以将光源集中设计在一起形成光源池30，通过光源池30为处理器11和内存单元21提供光信号。由于激光器也是发热体，因此光源池30与处理器11和内存单元21分开设计，还有利于处理器11系统的散热，从而可以进一步提高计算机设备的性能。本实施例中后续也以光源池30独立设计为例说明本申请的技术方案。下面对处理器11系统的各部分结构进行详细说明。
图2为本申请实施例提供的处理器的结构示意图，如图2所示，处理器11可以包括处理器核(Core)、一级缓存(L1 Cache)、二级缓存(L2 Cache)、光电接口控制模块(O/Einterface&Controller)、发射端和接收端。
其中，一个处理器11包含的处理器核的数量为至少一个，图2中是以处理器11包括四个处理器核(Core1、Core2、Core3和Core4)为例进行示例性说明。每个处理器核可以拥有各自私有的L1 Cache，L1 Cache可以包括L1指令Cache(L1I)和L1数据Cache(L1D)，各个处理器核共享L2 Cache。处理器核在需要访存数据时，其对缓存的访存过程与目前的缓存访存过程类似，即处理器核可以生成包含访存地址的访存请求并将其发送给L1 Cache，对L1Cache进行访问；若该访存地址在L1 Cache中匹配上，即L1 Cache命中，则L1 Cache可以将匹配成功的数据返回给处理器核；若该访存地址在L1 Cache中未匹配上，即L1 Cache未命中，则L1 Cache可以产生一携带有该访存请求的L1 Cache缺失(miss)请求并将其发送给L2Cache。若L2 Cache命中，则L2 Cache可以把匹配成功的数据回填到对应的L1 Cache中并发回对应的处理器核；若L2 Cache未命中，则L2 Cache可以产生一携带有该访存请求的L2Cache miss请求，到片外的内存单元21匹配访存请求，并将匹配成功的数据写入L2 Cache中，然后依次发往L1 Cache和处理器核。
需要说明的是，图2中是以两级缓存为例进行示例性说明，通过L2 Cache进一步缓存处理器核经常会用到的数据，以减少处理器11访问片外内存单元21的次数；当然，本实施例中，处理器核与内存单元21之间采用光通道传输数据，处理器核对内存单元21的访问时延低，因此也可以取消L2 Cache。为了便于说明，本实施例中后续以处理器11包括L2 Cache为例示例性说明本申请的技术方案。
本实施例中，若处理器核发出的访存请求在Cache中未命中，即L2 Cache未命中，L2 Cache可以将产生的L2 Cache miss请求发送给光电接口控制模块，通过光电接口控制模块控制发射端将携带有访存请求的第一调制信号发射给对应的内存单元21。
具体的，光电接口控制模块分别与发射端和接收端连接，其主要进行光电转换，控制发射端将电信号转换成光信号，即将电信号(如访存请求)调制到对应波长的光信号上，以访问对应的内存单元21；并在接收端接收到光信号时，控制接收端将接收的光信号转换成电信号，即解调出光信号中携带的电信号(如匹配信息)，将电信号返回给L2 Cache。
本实施例中，发射端可以包括至少一个发射单元(Transmit，TX)，各TX可以调制不同波长的第一光信号，生成不同波长的第一调制光信号，以访问不同的内存单元21；接收端可以包括至少一个接收单元(Receive，RX)，各RX可以解调不同波长的第二调制光信号，以接收不同内存单元21返回的匹配信息。其中，TX和RX的数量可以根据内存单元21的数量确定，两者的数量可以均大于或等于内存单元21的数量，本实施例中以TX和RX的数量均为四个为例进行示例性说明。
具体的，每个TX可以采用图3所示的结构调制光信号。图3为本申请实施例提供的发射单元的电路结构示意图，如图3所示，TX可以包括偏振分光器(Polarization BeamSplitter，PBS)、法拉第旋转器(Faraday Rotator，FR)和硅光调制器(modulator，mod)，其中，PBS的一端通过FR与mod的一端连接，PBS的另一端与mod的另一端连接。
PBS可以在发射单元TX需要生成调制光信号的情况下，将待调制的光信号分成第一偏振态光信号和第二偏振态光信号，其中，第一偏振态光信号可以为横电模(TE)偏振光和横磁模(TM)偏振光中的其中一种光信号，第二偏振态光信号可以为TE偏振光和TM偏振光中的另一种光信号。
第一偏振态光信号经过FR时，FR可以对其进行旋转，使旋转后的第一偏振态光信号与第二偏振态光信号的偏振模式相同，以便使用同一mod进行调制。例如图3中所示的，第一偏振态光信号为TM偏振光，经过FR后，偏振态旋转90度，TM偏振光变为TE偏振光，当然，第一偏振态光信号也可以为TE偏振光，经过FR后，被旋转为TM偏振光，图3只是以第一偏振态光信号为TM偏振光为例进行示例性说明。
旋转后的第一偏振态光信号和第二偏振态光信号传输至mod时，mod可以对旋转后的第一偏振态光信号进行调制，生成第一偏振态调制光信号，并对第二偏振态光信号进行调制，生成第二偏振态调制光信号，将两调制光信号分别原路返回给偏振分光器。
其中，第一偏振态调制光信号经过FR时，FR可以对其进行旋转，使旋转后的第一偏振态调制光信号与第一偏振态光信号的偏振模式相同，例如将属于TE偏振光的第一偏振态调制光信号旋转为原来的TM偏振光。
旋转后的第一偏振态调制光信号和第二偏振态调制光信号传输至PBS后，PBS可以将两者合为一束调制光信号后输出。
本实施例中，mod也可以采用其他电光调制器替代，本实施例中优选采用硅光调制器，以提高调制效率。发射单元中各光器件之间可以通过波导进行连接。
本实施例中，每个RX可以采用光电探测器实现，以将光信号转换为电信号。
图4为本申请实施例提供的内存单元的结构示意图，如图4所示，内存单元21可以包括动态随机存储器(Dynamic Random Access Memory，DRAM)、光电接口控制模块(O/Einterface&Controller)、发射端和接收端。
其中，DRAM用于存储各种程序和数据以供处理器11调用，其具体可以是传统的DRAM，也可以是同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)或双倍速率同步动态随机存储器(Double Data Rate Synchronous DynamicRandom Access Memory，DDR SDRAM)等，本实施例对DRAM的类型不做特别限定。
光电接口控制模块与处理器11中的光电接口控制模块的功能类似，其分别与内存单元21的发射端和接收端连接，用于在接收端接收到光信号时，控制接收端将接收的光信号转换成电信号，即解调出光信号中携带的电信号(如访存请求)，根据电信号访问DRAM以获得匹配信息；并控制发射端将电信号转换成光信号，即将电信号(如匹配信息)调制到对应波长的光信号上，以返回给对应的处理器11。
与处理器11的发射端和接收端类似，内存单元21的发射端可以包括至少一个TX，各TX可以调制不同波长的第二光信号，生成不同波长的第二调制光信号，以响应不同的处理器11；接收端可以包括至少一个RX，各RX可以解调不同波长的第一调制光信号，以接收不同处理器11的访存请求。其中，TX和RX的数量可以根据处理器11的数量确定，两者的数量可以均大于或等于处理器11的数量，本实施例中以TX和RX的数量均为四个为例进行示例性说明。本实施例中，内存单元21上TX和RX的具体结构与处理器11上TX和RX的具体结构类似，此处不再赘述。
图5为本申请实施例提供的光源池的结构示意图，如图5所示，光源池30包括：第一激光器31、第一波分复用器32、第一光分路器33、第二激光器34、第二波分复用器35和第二光分路器36，其中，第一波分复用器32的一侧与第一激光器31光连接，另一侧与第一光分路器33光连接，第二波分复用器35的一侧与第二激光器34光连接，另一侧与第二光分路器36光连接。
第一激光器31用于产生第一光信号，第二激光器34用于产生第二光信号，第一激光器31和第二激光器34的其数量均包括至少一个，其中，第一激光器31的数量可以根据内存单元21的数量确定，其数量可以大于或等于内存单元21的数量；第二激光器32的数量可以根据处理器11的数量确定，其数量可以大于或等于处理器11的数量，图中以第一激光器31和第二激光器34均包括四个为例进行示例性说明；各第一激光器31和各第二激光器34产生的波长可以互不相同。
波分复用器根据光信号输入的方向的不同可以分别作为复用器(Multiplexer，MUX)和解复用器(Demultiplexer，DeMUX)使用，第一波分复用器32和第二波分复用器35在此处均作为MUX使用。
其中，第一波分复用器32用于将各第一激光器31产生的第一光信号合并为一束后输出给第一光分路器33，第一光分路器33用于将输入的光信号分为至少一束后分别输出给各处理器11。其中，第一光分路器33采用1×m类型的光分路器，即第一光分路器33可以把输入的光信号分成m束光信号输出，这m束光信号的能量可以均等也可以不均等，本实施例中可以采用能量均等的方式。m的大小可以根据处理器11的数量确定，例如m为4。
第二波分复用器35用于将各第二激光器34产生的第二光信号合并为一束后输出给第二光分路器36，第二光分路器36用于将输入的光信号分为至少一束后分别输出给各内存单元21。其中，第二光分路器36采用1×n类型的光分路器，即第二光分路器36可以把输入的光信号分成n束光信号输出，这n束光信号的能量可以均等也可以不均等，本实施例中可以采用能量均等的方式。n的大小可以根据内存单元21的数量确定，例如n为4。
本实施例中，m和n的大小也可以根据光互连模块40的阵列波导光栅路由器(Arrayed Waveguide Grating Router，AWGR)的路由端口数量确定，例如AWGR为N×NAWGR，m和n则均为N。
光互连模块40可以包括N×N AWGR41、第三波分复用器42、第四波分复用器43和环形器44(circulator)，本实施例中，AWGR41也可以采用其他类型的波长路由器替代，其中，AWGR41属于光无源器件，其运行不需要额外的能量，因而本实施例中可优选采用AWGR41，以减少发热量。光互连模块40中各光器件之间以及光互连模块40与光源池30、处理器11和内存单元21之间可以通过光纤或波导进行光连接。
图6为本申请实施例提供的AWGR的正向输入波长路由特性示意图，图7为本申请实施例提供的AWGR的波长周期特性示意图，图8为本申请实施例提供的AWGR的反向输入波长路由特性示意图。如图6和8中所示，AWGR41包括N个第一路由端口(a1～aN)和N个第二路由端口(b1～bN)，第一路由端口和第二路由端口互为输入输出关系。
如图6所示，从a1端口输入的N个波长不同的光信号λ1 1、λ1 2、λ1 3……λ1 N，经过AWGR41后分别被路由到N个第二路由端口；从N个第一路由端口分别输入N个不同波长的光信号λ1 1、λ2 2、λ3 3……λN N，经过AWGR41后同时被路由到b1端口。其中，光信号λ的上标表示端口信息，下标表示波长标识。
如图7所示，AWGR41具有波长周期性循环特性，波长λ1、λ2、λ3……λN中，每两个相邻光信号之间的波长间隔一致，都是Δλ；经历一个周期T＝N×Δλ后，λN+1的波长路由特性与λ1的波长路由特性一致，而后λN+2与λ2的波长路由特性一致，λN+N与λN的波长路由特性一致。
如图8所示，当光信号反向输入的时候，可以采用λN+1到λN+N之间的波长进行波长路由，由于λN+1到λN+N与λ1到λN中的对应波长具有相同的波长路由特性，而相互之间波长又不同，因此，AWGR41可以分别进行正向输入的波长路由和反向输入的波长路由，而互相之间不受干扰。
与正向输入类似，如图8所示，从b1端口输入的N个波长不同的光信号λ1 N+1、λ1 N+2、λ1 N+3……λ1 N+N，经过AWGR41后分别被路由到N个第一路由端口；从N个第二路由端口分别输入N个不同波长的光信号λ1 N+1、λ2 N+2、λ3 N+3……λN N+N，经过AWGR41后同时被路由到a1端口。
基于AWGR41的波长路由特性，只需改变光信号的波长，就可以通过AWGR41将数据发送到相应的端口，实现数据的双向传输，本实施例中即通过AWGR41实现处理器11与内存单元21之间的数据交互。
具体实现时，每个处理器11可以对应一第一路由端口，每个内存单元21可以对应一第二路由端口，处理器11通过对应的第一路由端口与AWGR41进行光信号的传输，内存单元21通过对应的第二路由端口与AWGR41进行光信号的传输。N×N AWGR41中N的数量可以根据处理器11和内存单元21的数量确定，其可以与处理器11数量和内存单元21数量中的较大值一致，本实施例中以4×4AWGR41为例进行示例性说明。
本实施例中，可以根据AWGR41的波长路由特性建立波长路由信息，该波长路由信息可以保存在处理器11和内存单元21的O/E interface&Controller中，处理器11与内存单元21之间需要传输数据时，可以通过查询该波长路由信息确定所需的光信号的波长，以将数据路由到对端。
其中，根据AWGR41的光信号的输入方向，可以建立两个波长路由信息：光信号从第一路由端口输入的情况下AWGR41的波长路由信息(称为第一波长路由信息)和光信号从第二路由端口输入的情况下AWGR41的波长路由信息(称为第二波长路由信息)。以4×4AWGR41为例，AWGR41的两个波长路由信息分别如下表所示。
表1第一波长路由信息
Figure BDA0002375956800000101
表2第二波长路由信息
Figure BDA0002375956800000102
光源池30中第一激光器31和第二激光器34发射的光信号的波长根据AWGR41的波长路由特性确定，例如：AWGR41的第一路由端口可输入的波长包括λ1、λ2、λ3和λ4，则第一激光器31可以包括四个，四个第一激光器31发射的光信号的波长分别为λ1、λ2、λ3和λ4；同样的，AWGR41的第二路由端口可输入的波长包括λ5、λ6、λ7和λ8，则第二激光器34可以包括四个，四个第二激光器34发射的光信号的波长分别为λ5、λ6、λ7和λ8。
处理器11在访问目标内存单元21时，就可以根据第一波长路由信息和目标内存单元21对应的第二路由端口信息确定第一光信号的波长并进行调用，然后将目标内存单元21对应的访存请求调制到第一光信号上生成对应的第一调制光信号输出给AWGR41，通过AWGR41将该第一调制光信号传输给目标内存单元21。其中，处理器11中可以预先存储每个内存单元21对应的第二路由端口信息。
例如：与a1端口对应的处理器11(此处称为第一处理器11)需要访问某内存单元21(此处称为第一内存单元21)，该第一内存单元21对应的第二路由端口为b1，则第一处理器11通过查询第一波长路由信息中b1端口的输出波长可知，b1端口可以将从a1端口输入的波长为λ1的光信号输出，即从a1端口输入波长为λ1的光信号，AWGR41可以将其路由到b1端口。则第一处理器11就可以调用波长为λ1的第一光信号，将访存请求调制到该第一光信号上通过a1端口路由至b1端口，进而输出给第一内存单元21。
对应的，内存单元21在接收到某第一调制光信号，并解调出第一调制光信号中的访存请求后，就可以根据第二波长路由信息和目标处理器11对应的第一路由端口信息确定第二光信号的波长并进行调用，再将访存请求对应的匹配信息调制到第二光信号上生成对应的第二调制光信号。其中，内存单元21中可以预先存储每个处理器11对应的第二路由端口信息。
继续以上述举例为例，与b1端口对应的第一内存单元21接收到第一调制光信号后，可以解调出其中的访存请求，并确定出该访存请求是第一处理器11发出的，即第一内存单元21需要向第一处理器11返回匹配信息。通过查询端口信息可知该第一处理器11对应的第一路由端口为a1，通过查询第二波长路由信息中a1端口的输出波长可知，a1端口可以将从b1端口输入的波长为λ5的光信号输出，即从b1端口输入波长为λ5的光信号，AWGR41可以将其路由到a1端口。则第一内存单元21就可以调用波长为λ5的第二光信号，将匹配信息调制到该第二光信号上通过b1端口路由至a1端口，进而输出给第一处理器11。
光互连模块40中第三波分复用器42、第四波分复用器43和环形器44可以减少光连接的线路，其中，每个处理器11和每个内存单元21的发射端均连接有第三波分复用器42，每个处理器11和每个内存单元21的接收端均连接有第四波分复用器43。第三波分复用器42可以将从光源池30接收的光信号解复用后输出至对应的发射单元(即该第三波分复用器42连接的发射端包含的各个发射单元)，以及将从对应的发射单元接收的光信号经过复用后输出至AWGR41；第四波分复用器43可以将从AWGR41接收的光信号进行解复用后输出至对应的接收单元(即该第四波分复用器43连接的接收端包含的各个接收单元)。也就是说，与发射端连接的第三波分复用器42在处理器11与光源池30之间作为DeMUX使用，在处理器11与AWGR41之间作为MUX使用；与接收端连接第四波分复用器43在处理器11与AWGR41之间作为DeMUX使用。
环形器44可以包括四个端口，其可以将从第一端(1port)输入的光信号输出至第二端(2port)、将从第二端输入的光信号输出至第三端(3port)，以及将从第三端输入的光信号输出至第四端(4port)。每个处理器11和每个内存单元21均通过环形器44分别与光源池30和AWGR41光连接，其中，每个处理器11对应的环形器44的第一端与光源池30连接、第二端与处理器11对应的第三波分复用器42连接、第三端与波长路由器上的与处理器11对应的路由端口连接、第四端与处理器11对应的第四波分复用器43连接；每个内存单元21对应的环形器44的第一端与光源池30连接、第二端与内存单元21对应的第三波分复用器42连接、第三端与波长路由器上的与内存单元21对应的路由端口连接、第四端与内存单元21对应的第四波分复用器43连接。
其中，各波分复用器可以采用光纤熔融拉锥、介质膜、光栅或平面光波导等技术来实现；环形器44可以通过采用平面光波导技术或者自由空间(Free space)技术的独立光学器件来搭建。
本实施例中，对于每个处理器11来说，光源池30中第一光分路器33发出的光信号经该处理器11对应的环形器44的第一端后，从该环形器44的第二端输出至该处理器11连接的第三波分复用器42，然后被该第三波分复用器42分为至少一个不同波长的第一光信号分别输出至对应的TX，例如：图1中所示的每个处理器11的四个TX分别接收波长为λ1、λ2、λ3和λ4的光信号。该处理器11在访问内存单元21时，该处理器11的O/E interface&Controller根据待访问的内存单元21调用对应波长的第一光信号，通过对应的TX将访存请求调制到第一光信号上生成对应的第一调制光信号；第一调制光信号在传输时，通过该处理器11连接的第三波分复用器42被复用为一束光信号经该处理器11对应的环形器44的第二端后，从该环形器44的第三端输出至该处理器11对应的第一路由端口。当AWGR41向该处理器11传输第二调制光信号时，第二调制光信号经该处理器11对应的环形器44的第三端后，从该环形器44的第四端输出至该处理器11连接的第四波分复用器43，然后被该第四波分复用器43分为至少一个不同波长的第二光信号分别输出至对应的RX。
对于每个内存单元21来说，光源池30中第二光分路器36发出的光信号经该内存单元21对应的环形器44的第一端后，从该环形器44的第二端输出至该内存单元21连接的第三波分复用器42，然后被该第三波分复用器42分为至少一个不同波长的第二光信号分别输出至对应的TX，例如：图1中所示的每个处理器11的四个TX分别接收波长为λ5、λ6、λ7和λ8的光信号。该内存单元21在向处理器11返回匹配信息时，该内存单元21的O/E interface&Controller根据所要响应的处理器11调用对应波长的第二光信号，通过对应的TX将匹配信息调制到第二光信号上生成对应的第二调制光信号；第二调制光信号在传输时，通过该内存单元21连接的第三波分复用器42被复用为一束光信号经该内存单元21对应的环形器44的第二端后，从该环形器44的第三端输出至该内存单元21对应的第二路由端口。当AWGR41向该内存单元21传输第一调制光信号时，第一调制光信号经该内存单元21对应的环形器44的第三端后，从该环形器44的第四端输出至该内存单元21连接的第四波分复用器43，然后被该第四波分复用器43分为至少一个不同波长的第二光信号分别输出至对应的RX。
本实施例中，每个处理器11均可以同时访问至少一个内存单元21，即每个处理器11可以向AWGR41输出至少一个第一调制光信号，AWGR41可以接收至少一个处理器11输出的第一调制光信号，将接收的第一调制光信号向对应的目标内存单元21输出，其中，每个第一调制光信号对应的目标内存单元21为该第一调制光信号中访存请求所要访问的内存单元21，每个第一调制光信号上可以调制至少一个处理器核的访存请求。
内存单元21在接收到至少一个第一调制光信号后，可以向AWGR41输出每个第一调制光信号对应的第二调制光信号，其中，第二调制光信号上调制有目标访存请求对应的匹配信息，目标访存请求为第二调制光信号对应的第一调制光信号中调制的访存请求。
波长路由器可以接收至少一个内存单元21输出的第二调制光信号，将接收的第二调制光信号向对应的目标处理器11输出，其中，每个第二调制光信号对应的目标处理器11为发出第二调制光信号对应的访存请求的处理器11。
处理器11在接收到至少一个第二调制光信号后，可以解调各个第二调制光信号中的匹配信息。
下面举例说明处理器11访问内存单元21的几种情况。
图9为本申请实施例提供的单处理器核访问单内存单元的数据流示意图，如图9所示，第一个处理器11中的某个处理器核在访问L1 Cache和L2 Cache时，没有匹配成功，则需要继续访问内存单元21。若该处理器核需要访问第一个内存单元21，则通过O/Einterface&Controller查询第一波长路由信息，调用波长为λ1的第一光信号，其中，波长为λ1的第一光信号从第一激光器31发出后，依次经过第一波分复用器32、第一光分路器33、第一个处理器11对应的环形器44的1port、2port和第三波分复用器42进入到对应的TX。O/Einterface&Controller控制TX将访存请求调制到该第一光信号上后，调制得到的第一调制光信号依次经过第一个处理器11对应的第三波分复用器42、环形器44的2port和3port输出到AWGR41的a1端口；根据AWGR41的波长路由特性，该波长为λ1的第一调制光信号从b1端口输出，然后依次经过第一个内存单元21对应的环形器44的1port、2port和第四波分复用器43进入到对应的RX。
第一个内存单元21的RX接收到该波长为λ1的第一调制光信号后，解调出访存请求然后到DRAM中访问得到匹配信息，通过O/E interface&Controller查询第二波长路由信息，调用波长为λ5的第二光信号，其中，波长为λ5的第二光信号从第二激光器34发出后，依次经过第二波分复用器35、第二光分路器36、第一个内存单元21对应的环形器44的1port、2port和第三波分复用器42进入到对应的TX。O/E interface&Controller控制TX将匹配信息调制到该第二光信号上后，调制得到的第二调制光信号依次经过第一个内存单元21对应的第三波分复用器42、环形器44的2port和3port输出到AWGR41的b1端口；根据AWGR41的波长路由特性，该波长为λ5的第二调制光信号从a1端口输出，然后依次经过第一个处理器11对应的环形器44的1port、2port和第四波分复用器43进入到对应的RX。第一个处理器11接收到该第二调制光信号后，通过O/E interface&Controller控制RX解调出其中的匹配信息，然后把匹配到的访存信息传递给L2Cache，进而被处理器核调用。
需要说明的是，光源池30启动后，其发出的光信号就会到达各个处理器11和内存单元21的各TX，处理器11和内存单元21在调用时，只需启动对应的TX即可，上述描述只是为了说明数据流向，并非用于表示光信号在被调用时才从光源池30发出，后续的类似描述表示的意思也与此出类似。
图10为本申请实施例提供的单处理器核并行访问多内存单元的数据流示意图，如图10所示，第一个处理器11中的某个处理器核在访问L1 Cache和L2 Cache时，没有匹配成功，则需要继续访问内存单元21；若该处理器核不知道应该向哪一个内存单元21发起访存请求，此时，为了减少访问时延，该处理器11可以同时访问所有的内存单元21，则处理器11可以同时调用所有波长的第一光信号，把访存请求同时调制到这些第一光信号上得到多个(如图10中的四个)第一调制光信号。这些第一调制光信号经过第一个处理器11对应的第三波分复用器42被合并为一束后，依次经过第一个处理器11对应的环形器44的2port和3port输出到AWGR41的a1端口；根据AWGR41的波长路由特性，这些波长的第一调制光信号分别从不同的第二路由端口输出至各个内存单元21，例如：图10中的λ1 1对应的第一调制光信号通过b1端口输出至第一个内存单元21、λ1 2对应的第一调制光信号通过b2端口输出至第二个内存单元21、λ1 3对应的第一调制光信号通过b3端口输出至第三个内存单元21、λ1 4对应的第一调制光信号通过b4端口输出至第四个内存单元21。
各内存单元21接收到第一调制光信号后，解调出访存请求然后到DRAM中访问得到匹配信息，通过查询第二波长路由信息，调用对应波长的第二光信号来调制匹配信息以发送给第一个处理器11，如图10所示，第一个内存单元21调用波长为λ5的第二光信号、第二个内存单元21调用波长为λ6的第二光信号、第三个内存单元21调用波长为λ7的第二光信号、第四个内存单元21调用波长为λ8的第二光信号。各内存单元21将匹配信息调制到该第二光信号上后，调制得到的第二调制光信号分别经过对应的环形器44进入AWGR41的各个第二路由端口；根据AWGR41的波长路由特性，这些第二调制光信号均从a1端口输出，如图10中所示的从b1端口输入的λ1 5对应的第二调制光信号、从b2端口输入的λ2 6对应的第二调制光信号、从b3端口输入的λ3 7对应的第二调制光信号、从b4端口输入的λ4 8对应的第二调制光信号均通过a1端口输出。这些第二调制光信号从a1端口输出后经过第一个处理器11对应的环形器44后进入第四波分复用器43，通过第四波分复用器43分波后分别进入到对应的RX。第一个处理器11接收到这些第二调制光信号后，通过O/E interface&Controller控制RX解调出其中的匹配信息，这些匹配信息包括匹配成功的信息和匹配失败的信息，O/E interface&Controller对这些匹配信息进行整合处理后，把匹配成功的信息传递给L2 Cache，进而被处理器核调用。
图11为本申请实施例提供的多处理器核并行访问同一内存单元的数据流示意图，如图11所示，如果多个处理器11同时需要访问同一内存单元21(第一个内存单元21)，则每个处理器11根据第一波长路由信息调用对应波长的第一光信号来调制访存请求以访问第一个内存单元21，如图11所示，第一个处理器11调用波长为λ1的第一光信号、第二个处理器11调用波长为λ2的第一光信号、第三个处理器11调用波长为λ3的第一光信号、第四个处理器11调用波长为λ4的第一光信号。各处理器11将访存请求调制到该第一光信号上后，调制得到的第一调制光信号分别经过对应的环形器44进入AWGR41的各个第一路由端口；根据AWGR41的波长路由特性，这些第一调制光信号均从b1端口输出至第一个内存单元21，如图11中所示的从a1端口输入的λ1 1对应的第一调制光信号、从a2端口输入的λ2 2对应的第一调制光信号、从a3端口输入的λ3 3对应的第一调制光信号、从a4端口输入的λ4 4对应的第一调制光信号均通过b1端口输出。
第一个内存单元21接收到各个处理器11发送的第一调制光信号后，分别解调出各个访存请求，然后到DRAM中访问得到各个访存请求匹配信息，通过查询第二波长路由信息，调用多个(如图11中的四个)不同波长的第二光信号来分别调制各个匹配信息以发送给各个处理器11。第一个内存单元21将各个匹配信息分别调制到各个第二光信号上得到多个第二调制光信号后，这些第二调制光信号经过第一个内存单元21对应的第三波分复用器42被合并为一束后，经过第一个内存单元21对应的环形器44输出到AWGR41的b1端口；根据AWGR41的波长路由特性，这些波长的第二调制光信号分别从不同的第一路由端口输出至各个处理器11，例如：图11中的λ1 5对应的第二调制光信号通过a1端口输出至第一个处理器11、λ1 6对应的第二调制光信号通过a2端口输出至第二个处理器11、λ1 7对应的第二调制光信号通过a3端口输出至第三个处理器11、λ1 8对应的第二调制光信号通过a4端口输出至第四个处理器11。各处理器11接收到第二调制光信号后，通过O/E interface&Controller控制RX解调出其中的匹配信息，然后把匹配到的访存信息传递给L2 Cache，进而被处理器核调用。
同理，基于本处理器11系统的波长路由无阻塞的特性，该系统也可以进行多处理器核并行访问多内存单元21的过程，以图1所示的处理器11系统为例，其可以进行X个处理器核并行访问Y个内存单元21的过程，其中，X为小于等于16的正整数，Y为小于等于4的正整数。
目前的计算机设备，采用PCB走线来实现处理器与内存之间的传输通道，为了保证处理器与内存之间的传输速率，处理器与内存之间需要靠的很近，而处理器与内存之间距离越近，对散热的影响越大，而热量对计算机设备的计算性能具有很大的影响，因而限制了计算机设备的性能提升，而且导致了处理器与内存之间的距离无法拉远；另外，通过PCB材料提升传输速率时，提升的带宽有限，即提升的传输速率有限；此外，为了不影响处理器与内存之间的传输质量，处理器与内存之间的走线区域需要设置为静默区，也就是说这一区域内不能再进行其他的布线，这也给其他器件的布局走线带来了限制。
本实施例提供的处理器系统，处理器与内存单元之间采用光通道进行数据传输，这样可以极大的提升处理器与内存单元之间的访问带宽，有效提升数据传输速率；而且由于光传输的远距离低损耗的特性，可以极大的拉远处理器和内存单元之间的距离，这样就非常有利于散热的设计，从而可以进一步提升计算机设备的计算性能；另外，处理器与内存之间通过光纤或波导传输，传输质量受其他器件的影响很小，处理器与内存之间可以布局其他器件的，因而走线布局更为灵活；此外，通过处理器与内存单元之间的波长路由器，可以实现处理器与内存单元之间无阻塞的全连接，保证任一处理器与任一内存单元之间的高传输速率。
基于同一发明构思，本申请实施例还提供了一种内存访问方法，应用于上述处理器系统，该方法可以包括如下过程：
处理器在需要访问内存单元的情况下，向波长路由器输出至少一个第一调制光信号，其中，第一调制光信号上调制有访存请求，不同第一调制光信号的波长不同。
波长路由器接收至少一个处理器输出的第一调制光信号，并将接收的第一调制光信号向对应的目标内存单元输出；其中，每个第一调制光信号对应的目标内存单元为第一调制光信号中访存请求所要访问的内存单元。
内存单元在接收到至少一个第一调制光信号后，向波长路由器输出每个第一调制光信号对应的第二调制光信号，其中，第二调制光信号上调制有目标访存请求对应的匹配信息，目标访存请求为第二调制光信号对应的第一调制光信号中调制的访存请求。
波长路由器接收至少一个内存单元输出的第二调制光信号，并将接收的第二调制光信号向对应的目标处理器输出；其中，每个第二调制光信号对应的目标处理器为发出第二调制光信号对应的访存请求的处理器。
处理器在接收到至少一个第二调制光信号后，解调各个第二调制光信号中的匹配信息。
其中，波长路由器可以为AWGR，则处理器在需要访问内存单元的情况下，可以采用如下方式生成任一第一调制光信号：
根据预先配置的AWGR的第一波长路由信息和目标内存单元对应的第二路由端口信息确定第一光信号的波长并进行调用，将访存请求调制到第一光信号上生成对应的第一调制光信号；其中，第一波长路由信息为光信号从第一路由端口输入的情况下AWGR的波长路由信息。
内存单元在接收到至少一个第一调制光信号的情况下，可以采用如下方式生成任一第一调制光信号对应的第二调制光信号：
解调第一调制光信号中的访存请求，然后确定每个访存请求对应的匹配信息，并根据预先配置的AWGR的第二波长路由信息和目标处理器对应的第一路由端口信息确定第二光信号的波长并进行调用，再将匹配信息调制到第二光信号上生成对应的第二调制光信号；其中，第二波长路由信息为光信号从第二路由端口输入的情况下AWGR的波长路由信息。
作为一种可选的实施方式，处理器和内存单元在需要生成调制光信号的情况下，均可以采用如下方式生成任一调制光信号：
首先将待调制的光信号分成第一偏振态光信号和第二偏振态光信号，并对第一偏振态光信号进行旋转，使旋转后的第一偏振态光信号与第二偏振态光信号的偏振模式相同；然后对旋转后的第一偏振态光信号进行调制，生成第一偏振态调制光信号，并对第二偏振态光信号进行调制，生成第二偏振态调制光信号；再对第一偏振态调制光信号进行旋转，使旋转后的第一偏振态调制光信号与第一偏振态光信号的偏振模式相同；最后将旋转后的第一偏振态调制光信号和第二偏振态调制光信号合为调制光信号后输出。
本实施例提供的方法应用于上述处理器系统，其实现原理与技术效果类似，此处不再赘述。
本申请实施例还提供一种计算机设备，包括上述实施例所述的处理器系统。
本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器系统执行时实现上述方法实施例所述的方法。
本申请实施例还提供一种计算机程序产品，当计算机程序产品在处理器系统上运行时，使得处理器系统执行时实现上述方法实施例所述的方法。
本申请实施例中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读存储介质至少可以包括：能够将计算机程序代码携带到拍照装置/终端设备的任何实体或装置、记录介质、计算机存储器、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电信信号。
处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置/设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (14)

1.一种处理器系统，其特征在于，包括：波长路由器、至少一个处理器和至少一个内存单元，所述波长路由器分别与各处理器和各内存单元光连接，其中：
所述处理器用于在需要访问内存单元的情况下，向所述波长路由器输出至少一个第一调制光信号，所述第一调制光信号上调制有访存请求，不同第一调制光信号的波长不同；
所述波长路由器用于接收至少一个处理器输出的第一调制光信号，并将接收的第一调制光信号向对应的目标内存单元输出；每个第一调制光信号对应的目标内存单元为所述第一调制光信号中访存请求所要访问的内存单元；
所述内存单元用于在接收到至少一个第一调制光信号后，向所述波长路由器输出每个第一调制光信号对应的第二调制光信号，所述第二调制光信号上调制有目标访存请求对应的匹配信息，所述目标访存请求为所述第二调制光信号对应的第一调制光信号中的访存请求；
所述波长路由器还用于接收至少一个内存单元输出的第二调制光信号，并将接收的第二调制光信号向对应的目标处理器输出；每个第二调制光信号对应的目标处理器为发出所述第二调制光信号对应的访存请求的处理器；
所述处理器还用于在接收到至少一个第二调制光信号后，解调各个第二调制光信号中的匹配信息。
2.根据权利要求1所述的处理器系统，其特征在于，所述波长路由器为阵列波导光栅路由器AWGR，所述AWGR包括至少一个第一路由端口和至少一个第二路由端口，所述第一路由端口和所述第二路由端口互为输入输出关系；
每个处理器具有对应的第一路由端口，每个内存单元具有对应的第二路由端口，所述处理器通过对应的第一路由端口与所述AWGR进行光信号的传输，所述内存单元通过对应的第二路由端口与所述AWGR进行光信号的传输。
3.根据权利要求2所述的处理器系统，其特征在于，所述处理器具体用于在需要访问内存单元的情况下，采用如下方式生成任一第一调制光信号：
根据预先配置的所述AWGR的第一波长路由信息和目标内存单元对应的第二路由端口信息确定第一光信号的波长并进行调用，将访存请求调制到所述第一光信号上生成对应的第一调制光信号；其中，所述第一波长路由信息为光信号从所述第一路由端口输入的情况下所述AWGR的波长路由信息；
所述内存单元具体用于在接收到至少一个第一调制光信号的情况下，采用如下方式生成任一第一调制光信号对应的第二调制光信号：
解调第一调制光信号中的访存请求，然后确定访存请求对应的匹配信息，并根据预先配置的所述AWGR的第二波长路由信息和目标处理器对应的第一路由端口信息确定第二光信号的波长并进行调用，再将所述匹配信息调制到所述第二光信号上生成对应的第二调制光信号；其中，所述第二波长路由信息为光信号从所述第二路由端口输入的情况下所述AWGR的波长路由信息。
4.根据权利要求1-3任一项所述的处理器系统，其特征在于，每个处理器和每个内存单元均包括发射端和接收端，每个处理器和每个内存单元的发射端均包括至少一个发射单元，每个处理器和每个内存单元的接收端均包括至少一个接收单元；
所述处理器的各发射单元用于生成不同波长的第一调制光信号，所述处理器的各接收单元用于接收不同波长的第二调制光信号；所述内存单元的各发射单元用于生成不同波长的第二调制光信号，所述内存单元的各接收单元用于接收不同波长的第一调制光信号。
5.根据权利要求4所述的处理器系统，其特征在于，所述处理器系统还包括：光源池，用于向每个处理器的发射端提供至少一个不同波长的第一光信号，以及向每个内存单元的发射端提供至少一个不同波长的第二光信号，其中，第一光信号为第一调制光信号对应的载波信号，第二光信号为第二调制光信号对应的载波信号。
6.根据权利要求5所述的处理器系统，其特征在于，所述光源池包括：依次连接的第一激光器、第一波分复用器和第一光分路器，以及依次连接的第二激光器、第二波分复用器和第二光分路器；
每个处理器和每个内存单元的发射端均连接有第三波分复用器，每个处理器和每个内存单元的接收端均连接有第四波分复用器；
所述第一激光器用于产生第一光信号，所述第二激光器用于产生第二光信号，所述第一激光器和所述第二激光器均为至少一个；
所述第一波分复用器用于将各第一激光器产生的第一光信号合并为一束后输出给所述第一光分路器，所述第一光分路器用于将输入的光信号分为至少一束后分别输出给各处理器连接的第三波分复用器；
所述第二波分复用器用于将各第二激光器产生的第二光信号合并为一束后输出给所述第二光分路器，所述第二光分路器用于将输入的光信号分为至少一束后分别输出给各内存单元连接的第四波分复用器；
所述第三波分复用器用于将从所述光源池接收的光信号解复用后输出至对应的发射单元，以及将从对应的发射单元接收的光信号经过复用后输出至所述波长路由器；
所述第四波分复用器用于将从所述波长路由器接收的光信号进行解复用后输出至对应的接收单元。
7.根据权利要求6所述的处理器系统，其特征在于，每个处理器和每个内存单元均通过环形器分别与所述光源池和所述波长路由器光连接，其中：
所述环形器用于将从第一端输入的光信号输出至第二端、将从第二端输入的光信号输出至第三端，以及将从第三端输入的光信号输出至第四端；
每个处理器对应的环形器的第一端与所述光源池连接、第二端与所述处理器对应的第三波分复用器连接、第三端与所述波长路由器上的与所述处理器对应的路由端口连接、第四端与所述处理器对应的第四波分复用器连接；
每个内存单元对应的环形器的第一端与所述光源池连接、第二端与所述内存单元对应的第三波分复用器连接、第三端与所述波长路由器上的与所述内存单元对应的路由端口连接、第四端与所述内存单元对应的第四波分复用器连接。
8.根据权利要求4-7任一项所述的处理器系统，其特征在于，所述发射单元中包括：偏振分光器、法拉第旋转器和硅光调制器，其中，所述偏振分光器的一端通过所述法拉第旋转器与所述硅光调制器的一端连接，所述偏振分光器的另一端与所述硅光调制器的另一端连接；
所述偏振分光器用于在所述发射单元需要生成调制光信号的情况下，将待调制的光信号分成第一偏振态光信号和第二偏振态光信号；
所述法拉第旋转器用于对所述第一偏振态光信号进行旋转，使旋转后的第一偏振态光信号与所述第二偏振态光信号的偏振模式相同；
所述硅光调制器用于对所述旋转后的第一偏振态光信号进行调制，生成第一偏振态调制光信号，并对所述第二偏振态光信号进行调制，生成第二偏振态调制光信号；
所述法拉第旋转器还用于对第一偏振态调制光信号进行旋转，使旋转后的第一偏振态调制光信号与所述第一偏振态光信号的偏振模式相同；
所述偏振分光器还用于将所述旋转后的第一偏振态调制光信号和所述第二偏振态调制光信号合为调制光信号后输出。
9.根据权利要求1-8任一项所述的处理器系统，其特征在于，至少一个所述处理器包括多个处理器核，所述第一调制光信号上具体调制有至少一个处理器核的访存请求。
10.一种内存访问方法，其特征在于，应用于权利要求1-9任一项所述的处理器系统，所述方法包括：
处理器在需要访问内存单元的情况下，向波长路由器输出至少一个第一调制光信号，所述第一调制光信号上调制有访存请求，不同第一调制光信号的波长不同；
所述波长路由器接收至少一个处理器输出的第一调制光信号，并将接收的第一调制光信号向对应的目标内存单元输出；每个第一调制光信号对应的目标内存单元为所述第一调制光信号中访存请求所要访问的内存单元；
内存单元在接收到至少一个第一调制光信号后，向所述波长路由器输出每个第一调制光信号对应的第二调制光信号，所述第二调制光信号上调制有目标访存请求对应的匹配信息，所述目标访存请求为所述第二调制光信号对应的第一调制光信号中调制的访存请求；
所述波长路由器接收至少一个内存单元输出的第二调制光信号，并将接收的第二调制光信号向对应的目标处理器输出；每个第二调制光信号对应的目标处理器为发出所述第二调制光信号对应的访存请求的处理器；
所述处理器在接收到至少一个第二调制光信号后，解调各个第二调制光信号中的匹配信息。
11.根据权利要求10所述的方法，其特征在于，若所述波长路由器为阵列波导光栅路由器AWGR，则所述处理器在需要访问内存单元的情况下，采用如下方式生成任一第一调制光信号：
根据预先配置的所述AWGR的第一波长路由信息和目标内存单元对应的第二路由端口信息确定第一光信号的波长并进行调用，将访存请求调制到所述第一光信号上生成对应的第一调制光信号；其中，所述第一波长路由信息为光信号从所述第一路由端口输入的情况下所述AWGR的波长路由信息；
所述内存单元在接收到至少一个第一调制光信号的情况下，采用如下方式生成任一第一调制光信号对应的第二调制光信号：
解调第一调制光信号中的访存请求，然后确定每个访存请求对应的匹配信息，并根据预先配置的所述AWGR的第二波长路由信息和目标处理器对应的第一路由端口信息确定第二光信号的波长并进行调用，再将所述匹配信息调制到所述第二光信号上生成对应的第二调制光信号；其中，所述第二波长路由信息为光信号从所述第二路由端口输入的情况下所述AWGR的波长路由信息。
12.根据权利要求10或11所述的方法，其特征在于，所述处理器和所述内存单元在需要生成调制光信号的情况下，均采用如下方式生成任一调制光信号：
将待调制的光信号分成第一偏振态光信号和第二偏振态光信号，并对所述第一偏振态光信号进行旋转，使旋转后的第一偏振态光信号与所述第二偏振态光信号的偏振模式相同；
对所述旋转后的第一偏振态光信号进行调制，生成第一偏振态调制光信号，并对所述第二偏振态光信号进行调制，生成第二偏振态调制光信号；
对第一偏振态调制光信号进行旋转，使旋转后的第一偏振态调制光信号与所述第一偏振态光信号的偏振模式相同；
将所述旋转后的第一偏振态调制光信号和所述第二偏振态调制光信号合为调制光信号后输出。
13.一种计算机设备，其特征在于，包括如权利要求1-9任一项所述的处理器系统。
14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器系统执行时实现如权利要求10-12任一项所述的方法。
CN202010065899.0A 2020-01-20 2020-01-20 处理器系统、内存访问方法和计算机设备 Active CN113141546B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010065899.0A CN113141546B (zh) 2020-01-20 2020-01-20 处理器系统、内存访问方法和计算机设备
PCT/CN2020/124759 WO2021147432A1 (zh) 2020-01-20 2020-10-29 处理器系统、内存访问方法和计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010065899.0A CN113141546B (zh) 2020-01-20 2020-01-20 处理器系统、内存访问方法和计算机设备

Publications (2)

Publication Number Publication Date
CN113141546A true CN113141546A (zh) 2021-07-20
CN113141546B CN113141546B (zh) 2022-07-22

Family

ID=76808921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010065899.0A Active CN113141546B (zh) 2020-01-20 2020-01-20 处理器系统、内存访问方法和计算机设备

Country Status (2)

Country Link
CN (1) CN113141546B (zh)
WO (1) WO2021147432A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104661117A (zh) * 2013-11-22 2015-05-27 华为技术有限公司 一种光网络交换设备
CN105393476A (zh) * 2014-06-26 2016-03-09 华为技术有限公司 访问内存的系统、装置及方法
CN107407777A (zh) * 2015-03-05 2017-11-28 华为技术有限公司 用于光网络的系统和方法
CN107493523A (zh) * 2017-09-13 2017-12-19 苏州大学 一种全光数据中心网络交换系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8594471B2 (en) * 2011-03-30 2013-11-26 Telefonaktiebolaget L M Ericsson (Publ) Adaptive waveguide optical switching system and method
KR101747453B1 (ko) * 2012-02-29 2017-06-16 한국전자통신연구원 파장 다중화 및 역다중화 기능이 통합된 배열 도파로 격자 라우터 장치
CN103441942B (zh) * 2013-08-26 2016-04-20 重庆大学 基于软件定义的数据中心网络系统及数据通信方法
US10499125B2 (en) * 2016-12-14 2019-12-03 Chin-Tau Lea TASA: a TDM ASA-based optical packet switch
KR20190096058A (ko) * 2018-02-08 2019-08-19 한국전자통신연구원 AWGR(Arrayed Waveguide Grating Router) 로 구성된 광 스위칭 장비의 관리 데이터 처리 방법 및 장치
CN111865472B (zh) * 2020-07-29 2021-07-20 浙江大学 一种用于数据中心的无缓冲光互连架构和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104661117A (zh) * 2013-11-22 2015-05-27 华为技术有限公司 一种光网络交换设备
CN105393476A (zh) * 2014-06-26 2016-03-09 华为技术有限公司 访问内存的系统、装置及方法
CN107407777A (zh) * 2015-03-05 2017-11-28 华为技术有限公司 用于光网络的系统和方法
CN107493523A (zh) * 2017-09-13 2017-12-19 苏州大学 一种全光数据中心网络交换系统

Also Published As

Publication number Publication date
WO2021147432A1 (zh) 2021-07-29
CN113141546B (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
CN110603480B (zh) 偏振不敏感微环调制器
US9641255B1 (en) Wavelength control of two-channel DEMUX/MUX in silicon photonics
US9705630B2 (en) Optical interconnection methods and systems exploiting mode multiplexing
US8320761B2 (en) Broadband and wavelength-selective bidirectional 3-way optical splitter
US20190310418A1 (en) Surface gratings, photonics circuit, and method for wafer-level testing thereof
US7889996B2 (en) Optical-signal-path routing in a multi-chip system
CN105531946B (zh) 一种光差分信号的发送和接收方法、装置和系统
JP7000439B2 (ja) 偏光無依存集積型光変調器
Maniotis et al. Optical buffering for chip multiprocessors: a 16GHz optical cache memory architecture
US6332050B1 (en) Optical slab waveguide for massive, high-speed interconnects
US8606113B2 (en) Optical network with tunable optical light sources
Yeh et al. Hybrid free-space optical bus system for board-to-board interconnections
CN113141546B (zh) 处理器系统、内存访问方法和计算机设备
US10656337B2 (en) Multi-wavelength optical signal splitting
CN107769853B (zh) 一种数据中心
Feehrer et al. Design and implementation of a prototype optical deflection network
US7957645B1 (en) Fiber optic interconnection
Pappas et al. Caching with light: a 16-bit capacity optical cache memory prototype
KR20180131319A (ko) 이중 위상판을 이용한 공간 모드 다중화기/역다중화기 및 이를 이용한 공간 모드 다중화/역다중화 방법
CN104422989B (zh) 光组件、光隔离器组件和光发射系统
Kim et al. A method for rebroadcasting signals in an optical backplane bus system
WO2023105729A1 (ja) 光経路切り替えシステム
WO2023246503A1 (zh) 一种适配器和在板光互连系统
Wang et al. Optical interconnection network for parallel access to multi-rank memory in future computing systems
US20240195510A1 (en) Co-packaged optics system with a laser source and a bi-directional laser medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant