CN113139358A - 一种优化的数字无线通信芯片系统 - Google Patents

一种优化的数字无线通信芯片系统 Download PDF

Info

Publication number
CN113139358A
CN113139358A CN202110560388.0A CN202110560388A CN113139358A CN 113139358 A CN113139358 A CN 113139358A CN 202110560388 A CN202110560388 A CN 202110560388A CN 113139358 A CN113139358 A CN 113139358A
Authority
CN
China
Prior art keywords
chip package
chip
package pin
pin
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110560388.0A
Other languages
English (en)
Inventor
汪银心
王鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Industrial Control Instrument Co ltd
Original Assignee
Wuhan Industrial Control Instrument Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Industrial Control Instrument Co ltd filed Critical Wuhan Industrial Control Instrument Co ltd
Priority to CN202110560388.0A priority Critical patent/CN113139358A/zh
Publication of CN113139358A publication Critical patent/CN113139358A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)

Abstract

本发明涉及数字无线通信芯片领域，具体是一种优化的数字无线通信芯片系统。包括射频控制器以及与其连接的EEPROM、数据缓存FIFO、SPI接口、IO控制器、RSSI检测器、IQ解调器、LNA、混频器、PA、PLL、VCO和QFN16封装。所述SPI接口是逻辑主SPI接口，通过CSB，FCSB,SCLK,SDIO四线连接到射频控制器；所述IO控制器包括逻辑输入和输出电路，与芯片封装引脚GPIO1,GPIO2,GPIO3相连；所述RSSI检测器与所述射频控制器连接，所述IQ解调器通过IPC通道与所述射频控制器相连，所述LNA直接连接到天线输入端，所述混频器通过芯片内部屏蔽线路连接所述LNA和所述VCO，所述PA连接天线输出端和VCO。本发明极大简化了芯片应用的布板布线规则。

Description

一种优化的数字无线通信芯片系统
技术领域
本发明涉及数字无线通信芯片领域，具体是一种优化的数字无线通信芯片系统。
背景技术
目前已有的数字通信芯片是一种高度集成化和智能化的集成电路，数字通信芯片在现代社会的各种智能家居产品，工业安全产品，航天航空，军事设施，警用设备当中广泛使用的关键性器件，是社会现代化的前提和基础。
在市面上的数字无线通信芯片产品繁多，产家各异，产品差异化很大，但普遍存在应用门槛问题。不管是国外大厂还是国产芯片，在设计时都需要考虑布板走线，以尽量避免串扰及不必要的电磁辐射。
大多数厂商设计芯片时一般是考虑内部结构的优化，而忽略了应用测的一些实际困难。然而，归根揭底，应用设计是根据芯片引脚定义来排版和布线的，并且外围要求很苛刻才能达到设计目的。所以现存这些技术方案的缺点是：设计、优化、封装只考虑芯片内部一侧。虽然芯片性能得到提升，但由于外围一侧的布板布线要求过高，外围器件增多等因素，影响到系统的功能发挥，并造成成本上的增加。
发明内容
为了克服现有数字无线通信芯片应用门槛高、布板走线考究、构建稳定的无线通信系统算法复杂、难度大等缺陷，极大影响到数字无线通信芯片性能的发挥，本发明的目的是提供一种改进的数字无线通信芯片系统，可以克服现有技术的缺陷。
本发明解决其技术问题所采用的技术方案是：
一种优化的数字无线通信芯片系统，包括射频控制器以及与其连接的EEPROM、数据缓存FIFO、SPI接口、IO控制器、RSSI检测器、IQ解调器、LNA、混频器、PA、PLL、VCO和QFN16封装。
所述SPI接口是逻辑主SPI接口，通过CSB，FCSB,SCLK,SDIO四线连接到射频控制器；所述IO控制器包括逻辑输入和输出电路，与芯片封装引脚GPIO1,GPIO2,GPIO3相连；所述RSSI检测器与所述射频控制器连接，所述IQ解调器通过IPC通道与所述射频控制器相连，所述LNA直接连接到天线输入端，所述混频器通过芯片内部屏蔽线路连接所述LNA和所述VCO，所述PA连接天线输出端和VCO，所述PLL是一片数字锁相环附带环路滤波器，所述QFN16封装包括芯片封装管脚1为RF信号输入P与所述LNA相连，芯片封装管脚2为RF信号输入N与所述LNA相连，芯片封装管脚3为PA输出与所述PA相连，芯片封装管脚4为模拟VDD，芯片封装管脚5为模拟GND，芯片封装管脚6为数字GND，芯片封装管脚7为数字VDD，芯片封装管脚8为GPIO3，芯片封装管脚9为SPI的时钟，芯片封装管脚10为SPI接口的数据输入输出，芯片封装管脚11为SPI访问寄存器片选，芯片封装管脚12为SPI访问FIFO的片选，芯片封装管脚13为晶体电路输入，芯片封装管脚14为晶体电路输出，芯片封装管脚15为GPIO2，芯片封装管脚16为GPIO1，芯片封装衬底为模拟GND，定义为管脚17。
所述的封装引脚1（RFIP）、2（RFIN）、3(PA)、4(AVDD)顺序依次放置在QFN16封装片的左侧。
所述的封装引脚5（AGND）、6（DGND）、7(DVDD)、8(GPIO3)顺序依次放置在QFN16封装片的下侧。
所述的封装引脚9（SCLK）、10（SDIO）、11(CSB)、12(FCSB)顺序依次放置在QFN16封装片的右侧。
所述的封装引脚13（XI）、14（XO）、15(GPIO2)、16(GPIO1)顺序依次放置在QFN16封装片的上侧。
所述的的封装引脚17（GND）放置在芯片的底部。
上述方案中，所述射频控制器采用一片FPGA，所述EEPROM是一片8*128bit的掉电保存和电擦写存储器阵列，所述数据缓存FIFO是一片8*64bits的RAM。
上述技术方案所述的射频控制器可以是由一片FPGA及其连接于外围的晶体振荡器、电容、电阻和内置固件构成。
上述技术方案所述的VCO电路可以是由对应连接的三极管、变容二极管、电阻、电感、电容构成。
上述技术方案所述的PLL可以是由数字PLL模块、电容、电阻构成。
本发明的有益效果：一是通过巧妙的模块放置和按类型和距离精心安排的封装脚位分布，极大简化了芯片应用的布板布线规则，使设计和应用更加智能化、灵活化并有效降低设计门槛；二是在芯片系统封装的内部，采用模组隔离措施，有效提供了射频性能，造价较低；三是芯片系统内置FPGA IQ解调器，能克服模拟技术IQ解调产生的幅度不平衡、相位不平衡、直流偏移等缺陷，而且FPGA IQ解调器稳定性较高。
以下结合附图和实施例对本发明作进一步说明。
附图说明
图1是本发明一种实施例的方框示意图。
图2是本发明另一种实施例的方框示意图。
图3是图1或图2的封装俯视示意图。
图4是图1或图2的封装侧视示意图。
图5是图1或图2的封装仰视示意图。
具体实施方式
参照图1，本数字无线通信芯片系统，包括射频控制器以及与其连接的EEPROM、数据缓存FIFO、SPI接口、IO控制器、RSSI检测器、IQ解调器、LNA、混频器、PA、PLL、VCO、QFN16封装。
所述射频控制器采用一片FPGA，所述EEPROM是一片8*128bit的掉电保存和电擦写存储器阵列，所述数据缓存FIFO是一片8*64bits的RAM，所述SPI接口是逻辑主SPI接口，通过CSB，FCSB,SCLK,SDIO四线连接到射频控制器，CSB，FCSB,SCLK,SDIO四线走线没有特殊工艺处理，连线只是起到连接作用；所述IO控制器包括逻辑输入和输出电路，与芯片封装引脚GPIO1,GPIO2,GPIO3相连；所述RSSI检测器与所述射频控制器连接，所述IQ解调器通过IPC通道与所述射频控制器相连，所述LNA直接连接到天线输入端，所述混频器通过芯片内部屏蔽线路连接所述LNA和所述VCO，所述PA连接天线输出端和VCO，所述PLL是一片数字锁相环附带环路滤波器，所述QFN16封装包括芯片封装管脚1为RF信号输入P与所述LNA相连，芯片封装管脚2为RF信号输入N与所述LNA相连，芯片封装管脚3为PA输出即与所述PA相连，芯片封装管脚4为模拟VDD，芯片封装管脚5为模拟GND，芯片封装管脚6为数字GND，芯片封装管脚7为数字VDD，芯片封装管脚8为GPIO3，芯片封装管脚9为SPI的时钟，芯片封装管脚10为SPI接口的数据输入输出，芯片封装管脚11为SPI访问寄存器片选，芯片封装管脚12为SPI访问FIFO的片选，芯片封装管脚13为晶体电路输入，芯片封装管脚14为晶体电路输出，芯片封装管脚15为GPIO2，芯片封装管脚16为GPIO1，芯片封装衬底为模拟GND，定义为管脚17。
所述的封装引脚1（RFIP）、2（RFIN）、3(PA)、4(AVDD)顺序依次放置在QFN16封装片的左侧。
所述的封装引脚5（AGND）、6（DGND）、7(DVDD)、8(GPIO3)顺序依次放置在QFN16封装片的下侧。
所述的封装引脚9（SCLK）、10（SDIO）、11(CSB)、12(FCSB)顺序依次放置在QFN16封装片的右侧。
所述的封装引脚13（XI）、14（XO）、15(GPIO2)、16(GPIO1)顺序依次放置在QFN16封装片的上侧。
所述的的封装引脚17（GND）放置在芯片的底部。
本发明优化的这种内部结构布置严格按照封装引脚功能布局，以尽可能简洁和最短线路提升射频参数，有效减少应用环节布板串扰和布线难度。本发明这个模块结构化紧凑型布置增加晶圆单位密度，可以缩小晶圆面积，有效降低芯片成本。
参照图2，本数字无线通信芯片系统，包括射频控制器以及与其连接的EEPROM、数据缓存FIFO、SPI接口、IO控制器、RSSI检测器、IQ解调器、LNA、混频器、PA、PLL、VCO、QFN16封装。
所述射频控制器采用一片FPGA，所述EEPROM是一片8*128bit的掉电保存和电擦写存储器阵列，所述数据缓存FIFO是一片8*64bits的RAM，所述SPI接口是逻辑主SPI接口，通过CSB，FCSB,SCLK,SDIO四线连接到射频控制器，CSB，FCSB,SCLK,SDIO四线走线没有特殊工艺处理，连线只是起到连接作用；所述IO控制器包括逻辑输入和输出电路，所述RSSI检测器与所述射频控制器连接，所述IQ解调器通过IPC通道与所述射频控制器相连，所述LNA直接连接到天线输入端，所述混频器通过芯片内部屏蔽线路连接所述LNA和所述VCO，所述PA连接天线输出端和VCO，所述PLL是一片数字锁相环附带环路滤波器，所述QFN16封装包括芯片封装管脚1为RF信号输入P与所述LNA相连，芯片封装管脚2为RF信号输入N与所述LNA相连，所述芯片封装管脚1和管脚2到所述芯片LNA模块的连线长度相等；芯片封装管脚3为PA输出即与所述PA相连，芯片封装管脚4为模拟VDD，芯片封装管脚5为模拟GND，芯片封装管脚6为数字GND，芯片封装管脚7为数字VDD，芯片封装管脚8为GPIO3，芯片封装管脚9为SPI的时钟，芯片封装管脚10为SPI接口的数据输入输出，芯片封装管脚11为SPI访问寄存器片选，芯片封装管脚12为SPI访问FIFO的片选，芯片封装管脚13为晶体电路输入，芯片封装管脚14为晶体电路输出，芯片封装管脚15为GPIO2，芯片封装管脚16为GPIO1，芯片封装衬底为模拟GND，定义为管脚17。
这种实现方式芯片内部功能模块布局不考虑封装引脚功能，内部功能模块布局以内部最优化为首，以最有利于提高射频参数优先考虑，最后功能模块连线至封装引脚时，所述PA、RF信号P和RF信号N引脚到所述功能模块PA、LNA的连接线采用带屏蔽和阻抗功能的特殊工艺连接线，这种连接方式在参数规格和逻辑功能上等效于图1实现方式，但由于采用特殊工艺芯片成本略高于图1实现方式。
参照图3、4、5，所述封装的特征参数如表一。
表一
Figure DEST_PATH_IMAGE001

Claims (5)

1.一种优化的数字无线通信芯片系统，其特征在于，包括射频控制器以及与其连接的EEPROM、数据缓存FIFO、SPI接口、IO控制器、RSSI检测器、IQ解调器、LNA、混频器、PA、PLL、VCO和QFN16封装；
所述SPI接口是逻辑主SPI接口，通过CSB，FCSB,SCLK,SDIO四线连接到射频控制器；所述IO控制器包括逻辑输入和输出电路，与芯片封装引脚GPIO1,GPIO2,GPIO3相连；所述RSSI检测器与所述射频控制器连接，所述IQ解调器通过IPC通道与所述射频控制器相连，所述LNA直接连接到天线输入端，所述混频器通过芯片内部屏蔽线路连接所述LNA和所述VCO，所述PA连接天线输出端和VCO，所述PLL是一片数字锁相环附带环路滤波器，所述QFN16封装包括芯片封装管脚1为RF信号输入P与所述LNA相连，芯片封装管脚2为RF信号输入N与所述LNA相连，芯片封装管脚3为PA输出与所述PA相连，芯片封装管脚4为模拟VDD，芯片封装管脚5为模拟GND，芯片封装管脚6为数字GND，芯片封装管脚7为数字VDD，芯片封装管脚8为GPIO3，芯片封装管脚9为SPI的时钟，芯片封装管脚10为SPI接口的数据输入输出，芯片封装管脚11为SPI访问寄存器片选，芯片封装管脚12为SPI访问FIFO的片选，芯片封装管脚13为晶体电路输入，芯片封装管脚14为晶体电路输出，芯片封装管脚15为GPIO2，芯片封装管脚16为GPIO1，芯片封装衬底为模拟GND，定义为管脚17；
所述的封装引脚1（RFIP）、2（RFIN）、3(PA)、4(AVDD)顺序依次放置在QFN16封装片的左侧；
所述的封装引脚5（AGND）、6（DGND）、7(DVDD)、8(GPIO3)顺序依次放置在QFN16封装片的下侧；
所述的封装引脚9（SCLK）、10（SDIO）、11(CSB)、12(FCSB)顺序依次放置在QFN16封装片的右侧；
所述的封装引脚13（XI）、14（XO）、15(GPIO2)、16(GPIO1)顺序依次放置在QFN16封装片的上侧；
所述的的封装引脚17（GND）放置在芯片的底部。
2.根据权利要求1所述的数字无线通信芯片系统，其特征在于，所述射频控制器采用一片FPGA，所述EEPROM是一片8*128bit的掉电保存和电擦写存储器阵列，所述数据缓存FIFO是一片8*64bits的RAM。
3.根据权利要求1所述的数字无线通信芯片系统，其特征在于，所述的VCO电路是由对应连接的三极管、变容二极管、电阻、电感、电容构成。
4.根据权利要求1所述的数字无线通信芯片系统，其特征在于，所述的PLL是由数字PLL模块、电容、电阻构成。
5.一种优化的数字无线通信芯片系统，其特征在于，包括射频控制器以及与其连接的EEPROM、数据缓存FIFO、SPI接口、IO控制器、RSSI检测器、IQ解调器、LNA、混频器、PA、PLL、VCO、QFN16封装；
所述SPI接口是逻辑主SPI接口，通过CSB，FCSB,SCLK,SDIO四线连接到射频控制器，所述IO控制器包括逻辑输入和输出电路，所述RSSI检测器与所述射频控制器连接，所述IQ解调器通过IPC通道与所述射频控制器相连，所述LNA直接连接到天线输入端，所述混频器通过芯片内部屏蔽线路连接所述LNA和所述VCO，所述PA连接天线输出端和VCO，所述PLL是一片数字锁相环附带环路滤波器，所述QFN16封装包括芯片封装管脚1为RF信号输入P与所述LNA相连，芯片封装管脚2为RF信号输入N与所述LNA相连，所述芯片封装管脚1和管脚2到所述芯片LNA模块的连线长度相等；芯片封装管脚3为PA输出即与所述PA相连，芯片封装管脚4为模拟VDD，芯片封装管脚5为模拟GND，芯片封装管脚6为数字GND，芯片封装管脚7为数字VDD，芯片封装管脚8为GPIO3，芯片封装管脚9为SPI的时钟，芯片封装管脚10为SPI接口的数据输入输出，芯片封装管脚11为SPI访问寄存器片选，芯片封装管脚12为SPI访问FIFO的片选，芯片封装管脚13为晶体电路输入，芯片封装管脚14为晶体电路输出，芯片封装管脚15为GPIO2，芯片封装管脚16为GPIO1，芯片封装衬底为模拟GND，定义为管脚17。
CN202110560388.0A 2021-05-21 2021-05-21 一种优化的数字无线通信芯片系统 Pending CN113139358A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110560388.0A CN113139358A (zh) 2021-05-21 2021-05-21 一种优化的数字无线通信芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110560388.0A CN113139358A (zh) 2021-05-21 2021-05-21 一种优化的数字无线通信芯片系统

Publications (1)

Publication Number Publication Date
CN113139358A true CN113139358A (zh) 2021-07-20

Family

ID=76817450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110560388.0A Pending CN113139358A (zh) 2021-05-21 2021-05-21 一种优化的数字无线通信芯片系统

Country Status (1)

Country Link
CN (1) CN113139358A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060227587A1 (en) * 2005-03-22 2006-10-12 Satoshi Nakamura Multichip package or system-in package
CN201846352U (zh) * 2010-08-18 2011-05-25 奥维通信股份有限公司 移动多媒体广播数字预失真模组
CN103795426A (zh) * 2014-01-10 2014-05-14 南昌大学 高频软件无线电发射系统
CN214751878U (zh) * 2021-05-21 2021-11-16 武汉工控仪器仪表有限公司 一种优化的数字无线通信芯片系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060227587A1 (en) * 2005-03-22 2006-10-12 Satoshi Nakamura Multichip package or system-in package
CN201846352U (zh) * 2010-08-18 2011-05-25 奥维通信股份有限公司 移动多媒体广播数字预失真模组
CN103795426A (zh) * 2014-01-10 2014-05-14 南昌大学 高频软件无线电发射系统
CN214751878U (zh) * 2021-05-21 2021-11-16 武汉工控仪器仪表有限公司 一种优化的数字无线通信芯片系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
曾荣鑫;翟旭平;: "基于集成芯片的软件无线电射频前端设计与实现", 移动通信, no. 08, 15 August 2018 (2018-08-15) *
赖征创;: "无线智能称重系统研发与应用", 中国计量, no. 03, 10 March 2020 (2020-03-10) *

Similar Documents

Publication Publication Date Title
US11576248B2 (en) Front end systems with multi-mode power amplifier stage and overload protection of low noise amplifier
KR102250612B1 (ko) 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
WO2014011808A1 (en) Racetrack design in radio frequency shielding applications
JP2002076267A (ja) 無線送受信装置
US9258019B2 (en) Communication device
CN214751878U (zh) 一种优化的数字无线通信芯片系统
US11018098B2 (en) Fabricated two-sided millimeter wave antenna using through-silicon-vias
US20040067771A1 (en) Optimized two-sided wireless modem card component placement
US20220359475A1 (en) Chip apparatus and wireless communication apparatus
US20070126521A1 (en) Coaxial resonator based voltage controlled oscillator/phased locked loop synthesizer module
US7250673B2 (en) Signal isolation in a package substrate
CN113139358A (zh) 一种优化的数字无线通信芯片系统
US20230300985A1 (en) Electronic component and electronic device
US7612449B2 (en) Optimized power delivery to high speed, high pin-count devices
US11710888B2 (en) Millimeter wave antenna and EMI shielding integrated with fan-out package
US10164599B2 (en) Circuitry with a noise attenuation circuit to reduce noise generated by an aggressor circuit
CN211127799U (zh) 一种无线收发芯片
CN213305387U (zh) 通信模块
US11588233B2 (en) Tunable integrated millimeter wave antenna using laser ablation and/or fuses
CN220087285U (zh) 一种3d堆叠封装的射频前端模组及电子产品
JP2013179164A (ja) 半導体集積回路、半導体装置および半導体集積回路の設計方法
CN212137650U (zh) 一种射频信号转中频信号的pcba模块
CN101826497A (zh) 用于一无线通信系统的芯片及发射机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination