CN113130582A - 透明显示装置 - Google Patents

透明显示装置 Download PDF

Info

Publication number
CN113130582A
CN113130582A CN202011538822.7A CN202011538822A CN113130582A CN 113130582 A CN113130582 A CN 113130582A CN 202011538822 A CN202011538822 A CN 202011538822A CN 113130582 A CN113130582 A CN 113130582A
Authority
CN
China
Prior art keywords
disposed
electrode
power supply
region
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011538822.7A
Other languages
English (en)
Inventor
申起燮
金昌秀
金义泰
李昭易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN113130582A publication Critical patent/CN113130582A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Display Devices Of Pinball Game Machines (AREA)

Abstract

透明显示装置。公开了一种透明显示装置，其可防止在电容器的第一电容器电极和第二电容器电极之间出现短路。透明显示装置包括：设置有显示区域和与显示区域相邻的非显示区域的基板，显示区域包括透射区域和其中设置有多个子像素的非透射区域；在基板上方设置在非透射区域中的驱动晶体管，其包括有源层、栅电极、源电极和漏电极；以及在所述基板上方设置在非透射区域中的电容器，其包括第一电容器电极和第二电容器电极。所述第二电容器电极不与驱动晶体管的有源层交叠。

Description

透明显示装置
技术领域
本公开涉及一种透明显示装置。
背景技术
随着信息化社会的进步，对显示图像的显示装置的需求以各种形式增加。近来，诸如液晶显示(LCD)装置、等离子体显示面板(PDP)装置和有机发光显示(OLED)装置、量子点发光显示(QLED)装置之类的各种类型的显示装置已经被广泛地使用。
近来，对于透明显示装置的研究正在积极地进行，该透明显示装置使得用户能够查看在透射显示装置之后布置在显示装置相反侧上的对象或图像。
透明显示装置包括在其上显示图像的显示区域和非显示区域，其中，所述显示区域可包括非透射区域以及可以透射外部光的透射区域。由于在透明显示装置的显示区域中设置有透射区域，所以减少了包括发光区域的非透射区域的面积。由于应当在透明显示装置的窄非透射区域中设置多个电路元件，所以电路元件不得不通过彼此交叠来形成。此时，在交叠区域中可能发生电路元件之间的短路。
发明内容
本公开是鉴于上述问题而作出的，并且本公开的目的在于提供一种可以防止在驱动晶体管和电容器之间发生短路的透明显示装置。
本公开的另一目的在于提供一种透明显示装置，其中阳极电极可以稳定地与驱动晶体管接触。
本公开的其它目的在于提供一种可以防止使非透射区域中的发光区域最大化的透明显示装置。
除了如上所述的本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的其它目的和特征。
根据本公开的一个方面，能够通过提供一种透明显示装置来实现上述和其它目的，该透明显示装置包括：设置有显示区域和非显示区域的基板，该显示区域包括透射区域和设置有多个子像素的非透射区域，该非显示区域与所述显示区域相邻；驱动晶体管，该驱动晶体管在所述基板上方设置在所述非透射区域中，该驱动晶体管包括有源层、栅电极、源电极和漏电极；以及电容器，该电容器在所述基板上方设置在所述非透射区域中，该电容器包括第一电容器电极和第二电容器电极。所述第二电容器电极不与所述驱动晶体管的有源层交叠。在一个实施方式中，所述非显示区域设置成围绕所述显示区域，但是这不是必要的。
根据本公开的另一方面，能够通过提供一种透明显示装置来实现上述和其它目的，该透明显示装置包括：基板，该基板设置有包括透射区域和非透射区域的显示区域；发光二极管，该发光二极管在所述基板上方设置在所述非透射区域中，该发光二极管包括阳极电极、发光层和阴极电极；驱动晶体管，该驱动晶体管设置在所述发光二极管和所述基板之间并且设置在所述非透射区域的第一区域中；以及电容器，该电容器设置在所述发光二极管和所述基板之间并且设置在所述非透射区域的第二区域中。设置有所述电容器的所述第二区域不与设置有所述驱动晶体管的所述第一区域交叠。
根据本发明，所述驱动晶体管和所述电容器被设置为彼此不交叠，由此可以防止在所述电容器的所述第一电容器电极和所述第二电容器电极之间发生短路。
此外，根据本公开，可以在所述驱动晶体管和所述电容器上方另外形成阳极辅助电极和第二平坦化层，由此可以增加电路设计的自由度。
此外，根据本公开，由于在所述电容器的所述第二电容器电极上方形成了所述阳极电极和所述阳极辅助电极通过其彼此接触的接触孔，因此可以获得所述接触孔的平坦度，并且可以精确地形成所述接触孔而不会损坏所述阳极辅助电极。因此，所述阳极电极和所述阳极辅助电极可以稳定地彼此接触。
除了如上所述的本公开的效果之外，本领域技术人员将从本公开的上述描述中清楚地理解本公开的其它优点和特征。
附图说明
从下面结合附图进行的详细描述中，将更加清楚地理解本公开的上述及其它目的、特征及其它优点，在附图中：
图1是示出根据本公开的一个实施方式的透明显示装置的立体图；
图2是示出透明显示面板的示意性平面图；
图3是图2中的区域A的放大图；
图4是沿着图3中的线I-I’截取的截面图；
图5A和图5B是示出第一阳极电极、第二阳极电极和第三阳极电极的形状的图；
图6是示出阳极电极、第一层间绝缘层、第二层间绝缘层和堤部的平面图；
图7是示出设置在图6中的区域D中的驱动晶体管和电容器的图；
图8是沿着图6中的线II-II’截取的截面图；
图9是沿着图7中的线III-III’截取的截面图；
图10是沿着图7中的线IV-IV’截取的截面图；
图11是图2中的区域B的放大图；
图12是沿着图11中的线V-V’截取的截面图；
图13是沿着图11中的线VI-VI’截取的截面图；
图14是图2中的区域C的放大图；
图15是沿着图14中的线VII-VII’截取的截面图；以及
图16是沿着图14中的线VIII-VIII’截取的截面图。
具体实施方式
将通过参照附图描述的以下实施方式来阐明本公开的优点和特征及其实现方法。然而，本公开可以按照不同的形式来实施，不应解释为局限于本文中所阐述的实施方式。而是，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域技术人员完全传达本公开的范围。此外，本公开仅由权利要求的范围限定。
在附图中公开的用于描述本公开的实施方式的形状、尺寸、比率、角度和数量仅仅是示例，因此，本公开不限于示出的细节。相同的附图标记在整个说明书中表示相同的元件。在下面的描述中，当确定相关已知功能或配置的详细描述会不必要地使本公开的重点模糊时，这些详细描述将被省略。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，可以添加另一部件，除非使用“仅～”。除非有相反指示，否则单数形式的术语可以包括复数形式。
在解释元件时，尽管没有明确的描述，该元件也被解释为包括误差范围。
在描述位置关系时，例如，当位置关系被描述为“在...上”、“在...上方”，“在...下方”和“靠近...”时，除非使用了“仅”或“直接”，否则一个或多个部分可以被布置在两个其它部分之间。
应当理解，尽管可在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
在描述本公开的元件时，可以使用术语“第一”、“第二”等。这些术语旨在从其它元件中识别出对应元件，并且该对应元件的原理、顺序或数量不受这些术语限制。元件“连接”或“联接”到另一元件的表述应当被理解为，该元件可以直接连接或联接到另一元件，但是除非特别提到，否则该元件也可以间接连接或联接到另一个元件，或者第三元件可以插置于相应元件之间。
本公开的各种实施方式的特征可以部分地或整体地彼此联接或组合，并且如本领域技术人员能够充分理解的那样，可以彼此按各种形式互操作并且在技术上进行驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依存关系一起执行。
在下文中，将参照附图详细描述根据本公开的透明显示装置的示例。在可能的情况下，在整个附图中将使用相同的附图标记来指代相同或类似的部件。
图1是示出根据本公开的一个实施方式的透明显示装置的立体图。
以下，X轴表示与选通线平行的线，Y轴表示与数据线平行的线，并且Z轴表示透明显示装置100的高度方向。
尽管已经基于将根据本公开的一个实施方式的透明显示装置100实现为有机发光显示装置的说明进行了描述，但是透明显示装置100可以实现为液晶显示装置(LCD)、等离子体显示面板(PDP)、量子点发光显示器(QLED)或电泳显示装置。
参照图1，根据本公开的一个实施方式的透明显示装置100包括透明显示面板110、源极驱动集成电路(IC)210、柔性膜220、电路板230和定时控制器240。
透明显示面板110包括彼此面对的第一基板111和第二基板112。第二基板112可以是封装基板。第一基板111可以是塑料膜、玻璃基板或使用半导体工艺形成的硅晶片基板。第二基板112可以是塑料膜、玻璃基板或封装膜。第一基板111和第二基板112可以由透明材料制成。
选通驱动器根据从定时控制器240提供的选通控制信号向选通线提供选通信号。选通驱动器可以通过面板内选通驱动器(GIP)方法设置在透明显示面板110的显示区域的一侧中，或者设置在透明显示面板110的两个外围侧的非显示区域中。在另一种方式中，选通驱动器可以被制造成驱动芯片，可以被安装在柔性膜上，并且可以通过带式自动键合(TAB)方法被附接到透明显示面板110的显示区域的一侧，或者被附接到透明显示板110的两个外围侧的非显示区域。
源极驱动IC 210从定时控制器240接收数字视频数据和源控制信号。源极驱动IC210根据源控制信号将数字视频数据转换成模拟数据电压，并将模拟数据电压提供给数据线。如果源驱动IC 210被制造成驱动芯片，则可以通过膜上芯片(COF)方法或塑料上芯片(COP)方法将源极驱动IC 210安装在柔性膜220上。
诸如电源焊盘和数据焊盘的焊盘可以形成在透明显示面板110的非显示区域中。连接焊盘与源极驱动IC 210的线以及连接焊盘和电路板230的线的线可以形成在柔性膜220中。可以使用各向异性导电膜将柔性膜220附接到焊盘上，由此焊盘可以与柔性膜220的线连接。
图2是示出透明显示面板的示意性平面图，图3是图2中的区域A的放大图，图4是沿着图3中的线I-I’截取的截面图，并且图5A和图5B是示出第一阳极电极、第二阳极电极和第三阳极电极的形状的图。
基板111可以包括其中形成像素P以显示图像的显示区域DA、以及不显示图像的非显示区域NDA。
如图3所示，显示区域DA包括透射区域TA和非透射区域NTA。透射区域TA是大部分外部入射光通过的区域，而非透射区域NTA是大部分外部入射光不能透射的区域。例如，透射区域TA可以是光透射率大于α％(例如90％)的区域，非透射区域NTA可为光透射率小于β％(例如50％)的区域。此时α大于β。由于透射区域TA，用户可以查看到布置在透明显示面板110的后表面上的对象或背景。
非透射区域NTA可以设置有像素电源线VDD(VDDL)、公共电源线VSS(VSSL)、参考线、数据线、选通线GL和像素P。
选通线GL可以在第一方向(X轴方向)上延伸，并且可以与显示区域DA中的像素电源线VDD(VDDL)、公共电源线VSS(VSSL)和数据线交叉。
像素电源线VDD(VDDL)、公共电源线VSS(VSSL)、参考线和数据线可以在第二方向(Y轴方向)上延伸。此时，像素电源线VDD(VDDL)和公共电源线VSS(VSSL)可以交替地设置在显示区域DA中。透射区域TA可以设置在像素电源线VDD(VDDL)和公共电源线VSS(VSSL)之间。
像素P发射预定的光以显示图像。发射区域EA可对应于像素P中的从其发射光的区域。
像素P中的每一个可包括第一子像素P1、第二子像素P2和第三子像素P3。可以将第一子像素P1设置成包括发射绿光的第一发射区域EA1，可以将第二子像素P2设置成包括发射红光的第二发射区域AA2，并且可以将第三子像素P3设置成包括发射蓝光的第三发射区域EA3，但是这些子像素不限于此。每个像素P还可以包括发射白光W的子像素。可以以各种方式改变子像素P1、P2和P3的排列顺序。
在下文中，为了便于描述，将基于第一子像素P1是发射绿光的绿色子像素，第二子像素P2是发射红光的红色子像素，并且第三子像素P3是发射蓝光的蓝色子像素而给出描述。
在第一交叉区域IA1中，公共电源线VSS(VSSL)和选通线GL彼此交叉，并且在第二交叉区域IA2中，像素电源线VDD(VDDL)和选通线GL彼此交叉。
例如，如图3所示，第一子像素P1的至少一部分可以设置为与公共电源线VSS(VSSL)和选通线GL彼此交叉的第一交叉区域IA1交叠，但是不限于此。第三子像素P3的至少一部分可以设置为与像素电源线VDD(VDDL)和选通线GL彼此交叉的第二交叉区域IA2交叠，但是不限于此。第一子像素P1可以设置为与第二交叉区域IA2交叠，并且第三子像素P3可以设置为与第一交叉区域IA1交叠。此外，第一子像素P1和第三子像素P3可以沿着公共电源线VSS(VSSL)交替设置，或者可以沿着像素电源线VDD(VDDL)交替设置。
第二子像素P2可以设置在第一交叉区域IA1和第二交叉区域IA2之间。例如，第二子像素P2可以设置在第一子像素P1和第三子像素P3之间。此时，第二子像素P2的至少一部分可以与选通线GL交叠。
第一子像素P1、第二子像素P2和第三子像素P3中的每一个可以包括电路元件和发光二极管，该电路元件包括电容器、薄膜晶体管等。薄膜晶体管可以包括开关晶体管、感测晶体管和驱动晶体管DT。
开关晶体管根据提供给选通线GL的选通信号进行切换，并且用于将从数据线提供的数据电压提供给驱动晶体管DT。
感测晶体管用于感测驱动晶体管DT的阈值电压偏差，其是图像质量劣化的原因。
驱动晶体管DT根据从开关晶体管提供的数据电压进行切换以从像素电源线VDD(VDDL)提供的电源生成数据电流，并且用于将所生成的数据电流提供给像素的阳极电极120。
驱动晶体管DT包括有源层ACT、栅电极GE、源电极SE和漏电极DE。
电容器保持提供给驱动晶体管DT的数据电压达一帧。电容器包括第一电容器电极和第二电容器电极。
具体地，有源层ACT可以设置在第一基板111上。有源层ACT可由基于硅的半导体材料或基于氧化物的半导体材料形成。缓冲层(未示出)可以设置在有源层ACT和第一基板111之间。
可以在有源层ACT之上设置栅极绝缘膜GI。栅极绝缘膜GI可以由无机膜形成，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜或者SiOx和SiNx的多层膜。
栅电极GE和第一电容器电极可以设置在栅极绝缘膜GI上方。栅电极GE和第一电容器电极可以由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的任意一种或其合金制成的单层或多层形成。
第一层间绝缘层ILD1可以设置在栅电极GE和第一电容器电极上方。第一层间绝缘层ILD1可以形成为无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或SiOx和SiNx的多层。
第二电容器电极可以设置在第一层间绝缘层ILD1上方。第二电容器电极可以由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的任意一种或其合金制成的单层或多层形成。
可以在第二电容器电极上方设置第二层间绝缘层ILD2。第二层间绝缘层ILD2可以形成为无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或SiOx和SiNx的多层。
源电极SE和漏电极DE可以设置在第二层间绝缘层ILD2上方。源电极SE和漏电极DE可以通过穿过栅极绝缘膜GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2的第一接触孔CH1连接到有源层ACT。
源电极SE和漏电极DE可以由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的任意一种或其合金制成的单层或多层形成。
第一平坦化层PLN1可以设置在源电极SE和漏电极DE上方，以使由驱动晶体管DT引起的台阶差平坦化。第一平坦化层PLN1可由有机层形成，例如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等。
阳极辅助电极115可以设置在第一平坦化层PLN1上方。阳极辅助电极115可以通过穿过第一平坦化层PLN1的第二接触孔CH2连接到源电极SE和漏电极DE之一。例如，阳极辅助电极115可以通过穿过第一平坦化层PLN1的第二接触孔CH2连接到漏电极DE。
阳极辅助电极115可以由使用Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的任意一种或其合金制成的单层或多层形成。
第二平坦化层PLN2可以形成在阳极辅助电极115上方。第二平坦化层PLN2可由有机层形成，例如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等。
在第二平坦化层PLN2上方设置由阳极电极120、发光层130和阴极电极140形成的发光二极管以及堤部125。
阳极电极120可以设置在第二平坦化层PLN2上方，因此与驱动晶体管DT连接。具体地，阳极电极120可以通过穿过第二平坦化层PLN2的第三接触孔CH3连接到阳极辅助电极115。由于阳极辅助电极115通过第二接触孔CH2连接到驱动晶体管DT的源电极SE或漏电极DE，所以阳极电极120可以与驱动晶体管DT电连接。
可以针对子像素P1、P2和P3中的每一个设置阳极电极120。具体地，一个阳极电极120可以形成在第一子像素P1中，又一个阳极电极120可以形成在第二子像素P2中，并且另一个阳极电极120可以形成在第三子像素P3中。
根据本公开的一个实施方式的阳极电极120可以包括第一阳极电极121、第二阳极电极122和第三阳极电极123。
第一阳极电极121可以设置在公共电源线VSS(VSSL)上方。具体地，第一阳极电极121的至少一部分可以被设置为与公共电源线VSS(VSSL)和选通线GL彼此交叉的第一交叉区域IA1交叠。
第一阳极电极121可以沿着公共电源线VSS(VSSL)以多个设置在公共电源线VSS(VSSL)上方。设置有多个第一阳极电极121的子像素可以是第一子像素P1和第三子像素P3中的至少一个。例如，设置有多个第一阳极电极121的子像素可以是第一子像素P1。又例如，设置有多个第一阳极电极121的子像素可以是第三子像素P3。再例如，设置有多个第一阳极电极121的子像素可以是第一子像素P1和第三子像素P3。此时，第一子像素P1和第三子像素P3可以交替地设置在公共电源线VSS(VSSL)上方。
第三阳极电极123可以设置在像素电源线VDD(VDDL)上方。具体地，第三阳极电极123的至少一部分可以被设置为与像素电源线VDD(VDDL)和选通线GL彼此交叉的第二交叉区域IA2交叠。
第三阳极电极123可以沿着像素电源线VDD(VDDL)以多个设置在像素电源线VDD(VDDL)上方。设置有多个第三阳极电极123的子像素可以是第一子像素P1和第三子像素P3中的至少一个。例如，设置有多个第三阳极电极123的子像素可以是第一子像素P1。又例如，设置有多个第三阳极电极123的子像素可以是第三子像素P3。再例如，设置有多个第三阳极电极123的子像素可以是第一子像素P1和第三子像素P3。此时，第一子像素P1和第三子像素P3可以交替地设置在像素电源线VDD(VDDL)上方。
第二阳极电极122可以设置在第一阳极电极121和第三阳极电极123之间。具体地，第二阳极电极122可以设置在被设置在第一交叉区域IA1和第二交叉区域IA2之间的选通线GL上方。
第一阳极电极121和第三阳极电极123可以具有与第二阳极电极122的形状不同的形状。
具体地，如图5A所示，第一阳极电极121和第三阳极电极123中的每一个可以包括第一部分121a和123a以及第二部分121b和123b。在一个实施方式中，第一阳极电极121和第三阳极电极123还可以包括第三部分121c和123c。第一阳极电极121的第一部分121a和第三阳极电极123的第一部分123a可以设置为与公共电源线VSS(VSSL)和选通线GL彼此交叉的第一交叉区域IA1交叠。例如，第一阳极电极121的第一部分121a和第三阳极电极123的第一部分123a可以具有矩形形状，但是不限于此。第一阳极电极121的第一部分121a和第三阳极电极123的第一部分123a可以形成为诸如圆形、半圆形和多边形的各种形状。
第一阳极电极121的第一部分121a和第三阳极电极123的第一部分123a可以设置有诸如开关晶体管、感测晶体管和驱动晶体管DT的薄膜晶体管以及在其下方的电容器。第一阳极电极121的第一部分121a和第三阳极电极123的第一部分123a可以具有预定宽度WA1，以部分地覆盖设置在其下方的薄膜晶体管和电容器。
第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以从第一部分121a和123a的一侧S1-1突出。此时，第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以设置在公共电源线VSS(VSSL)上方。第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以朝向公共电源线VSS(VSSL)延伸的方向(即，第二方向(Y轴方向))突出。
第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以包括面对第一部分121a和123a的第一侧S2-1，以及将第一侧S2-1与第一部分121a连接起来的第二侧S2-2和将第一侧S2-1与第一部分123a连接起来的第三侧S2-3。
第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以在第一侧S2-1处具有宽度WA2，该宽度WA2窄于第一部分121a和123a的宽度WA1。第一阳极电极121的第二部分121b和第三阳极123的第二部分123b可以在其下方设置有多条金属线，例如，诸如公共电源线VSS(VSSL)或像素电源线VDD(VDDL)的电源线、数据线和参考线。此时，公共电源线VSS(VSSL)、数据线和参考线可以沿相同方向(即，第二方向(Y轴方向))平行地设置。因此，第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以以比第一部分121a和123a的宽度WA1窄的宽度WA2覆盖多条金属线。
此外，如图5A所示，第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以在第一侧S2-1与第一部分121a和123a之间设置有第一弯曲部分CV1。具体地，第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以包括将第一侧S2-1与第一部分121a连接起来的第二侧S2-2和将第一侧S2-1与第一部分123a连接起来的第三侧S2-3。第一阳极电极121的第二部分121b的第二侧S2-2和第三阳极电极123的第二部分123b的第二侧S2-2可以包括一个第一弯曲部分CV1，该一个第一弯曲部分CV1通过曲线从一个点连接到第一部分121a和123a。此外，第一阳极电极121的第二部分121b的第三侧S2-3和第三阳极电极123的第二部分123b的第三侧S2-3可以包括另一个第一弯曲部分CV1，该另一个第一弯曲部分CV1通过曲线从一个点连接到第一部分121a和123a。此时，第一弯曲部分CV1可以朝向向内方向凹陷。
第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以从第一部分121a和123a的另一侧S1-2突出。此时，第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以设置在公共电源线VSS(VSSL)上方。第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以朝向公共电源线VSS(VSSL)延伸的方向(即，第二方向(Y轴方向))突出。
第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以包括面对第一部分121a和123a的第一侧S3-1，以及将第一侧S3-1与第一部分121a连接起来的第二侧S3-2和将第一侧S3-2与第一部分123a连接起来的第三侧S3-3。
第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以在第一侧S3-1处具有宽度WA3，该宽度WA3窄于第一部分121a和123a的宽度WA1。第一阳极电极121的第三部分121c和第三阳极123的第三部分123c可以在其下方设置有多条金属线，例如，诸如公共电源线VSS(VSSL)或像素电源线VDD(VDDL)的电源线、数据线和参考线。此时，公共电源线VSS(VSSL)、数据线和参考线可以沿相同方向(即，第二方向(Y轴方向))平行地设置。因此，第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以以比第一部分121a和123a的宽度WA1窄的宽度WA2覆盖多条金属线。
第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c以及第一阳极电极121的第二部分121b和第三阳极电极123的第二部分123b可以通过插入第一部分121a和123a而具有对称的形状。
此外，如图5A所示，第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以在第一侧S3-1与第一部分121a和123a之间设置有第一弯曲部分CV1。具体地，第一阳极电极121的第三部分121c和第三阳极电极123的第三部分123c可以包括将第一侧S3-1与第一部分121a连接起来的第二侧S3-2和将第一侧S3-1与第一部分123a连接起来的第三侧S3-3。第一阳极电极121的第三部分121c的第二侧S3-2和第三阳极电极123的第三部分123c的第二侧S3-2可以包括一个第一弯曲部分CV1，该一个第一弯曲部分CV1通过曲线从一个点连接到第一部分121a和123a。此外，第一阳极电极121的第三部分121c的第三侧S3-3和第三阳极电极123的第三部分123c的第三侧S3-3可以包括另一个第一弯曲部分CV1，该另一个第一弯曲部分CV1通过曲线从一个点连接到第一部分121a和123a。此时，弯曲部分CV可以朝向向内方向凹陷。
此外，如图5B所示，第二阳极电极122可以仅设置有第一部分122a。如图5B所示，第二阳极电极122的第一部分122a可以具有矩形形状，但不限于此。第二阳极电极122的第一部分122a可以形成为各种形状，例如圆形、半圆形和多边形。
第二阳极电极122的第一部分122a可以设置有诸如开关晶体管、感测晶体管和驱动晶体管DT的薄膜晶体管，以及其下方的电容器。第二阳极电极122的第一部分122a可以具有可覆盖设置在其下方的薄膜晶体管和电容器的宽度WA4。第二阳极电极122的第一部分122a的宽度WA4可以比第一阳极电极121的第一部分121a的宽度WA1和第三阳极电极123的第一部分123a的宽度WA1更窄，但是不限于此。第二阳极电极122的第一部分122a的宽度WA4可以等于第一阳极电极121的第一部分121a的宽度WA1和第三阳极电极123的第一部分123a的宽度WA1。
第二阳极电极122的面积可以小于第一阳极电极121和第三阳极电极123的面积。因此，设置有第二阳极电极122的第二子像素P2可以具有比设置有第一阳极电极121或第三阳极电极123的第一子像素P1和第三子像素P3的发光面积更小的发光面积。在一个实施方式中，第二子像素P2可以是发射红光的红色子像素。通常，由于红色子像素具有比绿色子像素和蓝色子像素更优异的寿命，因此即使以小面积形成红色子像素，透明显示面板110的寿命也不会降低。
在根据本公开的一个实施方式的透明显示面板110中，第一阳极电极121和第三阳极电极123可以包括第一部分121a和123a、以及在第二方向(Y轴方向)上从第一部分121a和123a突出的第二部分121b和123b以及第三部分121c和123c。
此时，第二部分121b和123b以及第三部分121c和123c可以覆盖设置在其下方并在第二方向(Y轴方向)上延伸的多条金属线。此时，多条金属线可以被设置为在同一层上彼此间隔开。例如，数据线和参考线可以在与驱动晶体管DT的源电极SE和漏电极DE相同的层上彼此间隔开。公共电源线VSS(VSSL)或像素电源线VDD(VDDL)可以设置在与阳极辅助电极115相同的层上。
如果这些金属线平行设置以彼此间隔开，则可以在金属线之间形成狭缝，特别是长线形或矩形形状的狭缝。如果外部光穿过狭缝，则可能发生衍射。
衍射可以意味着：当光穿过狭缝时，在平面波变为球面波之后，在球面波中发生干涉。因此，由于在球面波中发生插值干涉(interpolation interference)和相消干涉，所以已经穿过狭缝的外部光可能具有不规则的光强度。因此，可能降低布置在透明显示面板110的相反侧的对象或图像的分辨率。
在根据本公开的一个实施方式的透明显示面板110中，在第二方向(Y轴方向)上从第一部分121a和123a突出的第二部分121b和123b以及第三部分121c和123c可以形成在第一阳极电极121和第三阳极电极123中，以尽可能地覆盖设置在第一阳极电极121和第三阳极电极123下方的多条金属线。因此，根据本公开的一个实施方式的透明显示面板110可以防止由于多条金属线而发生衍射。
此外，根据本公开的一个实施方式的透明显示面板110可以通过在第一阳极电极121和第三阳极电极123中形成第二部分121b和123b以及第三部分121c和123c来增大发射区域EA的面积。
第一阳极电极121和第三阳极电极123中的每一个可以由高反射率的金属材料形成，例如铝和钛的沉积结构(Ti/Al/Ti)、铝和ITO的沉积结构(ITO/Al/ITO)、Ag合金以及Ag合金与ITO的沉积结构(ITO/Ag合金/ITO)。Ag合金可以是银(Ag)、钯(Pb)和铜(Cu)的合金。
可在第二平坦化层PLN2上方设置堤部125。此外，堤部125可以设置在阳极电极120之间。具体地，堤部125可以设置在沿第一方向(X轴方向)设置为彼此邻接的第一阳极电极121、第二阳极电极122和第三阳极电极123之间。此外，堤部125可以设置在沿第二方向(Y轴方向)设置在公共电源线VSS(VSSL)上方的多个第一阳极电极121之间。此外，堤部125可以设置在沿第二方向(Y轴方向)设置在像素电源线VDD(VDDL)上方的多个第三阳极电极123之间。
堤部125可以形成为覆盖第一阳极电极121、第二阳极电极122和第三阳极电极123的每个边缘，并且部分地暴露第一阳极电极121、第二阳极电极122和第三阳极电极123中的每一个。因此，堤部125可以防止由于电流集中在第一阳极电极121、第二阳极电极122和第三阳极电极123的端部上而导致发光效率劣化。
堤部125可以分别限定子像素P1、P2和P3的发射区域EA1、EA2和EA3。在这种情况下，没有形成堤部125并且暴露阳极电极120的区域可以是发射区域EA，而其它区域可以是非发射区域NEA。
堤部125可以由有机膜形成，例如，丙烯基材料、环氧基材料、酚基材料、聚酰胺基材料、聚酰亚胺基材料等。
有机发光层130可以设置在阳极电极120上方。有机发光层130可包括空穴传输层、发光层和电子传输层。在这种情况下，如果向阳极电极120和阴极电极140施加电压，则空穴和电子分别通过空穴传输层和电子传输层移动到发光层，并且在发光层中彼此结合以发光。
如图4所示，有机发光层130可以包括针对每个子像素P1、P2和P3形成的发光层。例如，发射绿光的绿色发光层131可以形成在第一子像素P1中，发射红光的红色发光层132可以形成在第二子像素P2中，并且发射蓝光的蓝色发光层133可以形成在第三子像素P3中。在这种情况下，有机发光层130的发光层不形成在透射区域TA中。
阴极电极140可以设置在有机发光层130和堤部125之上。阴极电极140可以设置在透射区域TA以及包括发射区域EA的非透射区域NTA中，但是不限于此。阴极电极140可以仅设置在包括发射区域EA的非透射区域NTA中，并且可以不设置在透射区域TA中以提高透射率。
阴极电极140可以是针对子像素P1、P2和P3公共地形成的公共层，以将相同的电压施加到子像素P1和P2以及P3。阴极电极140可以由能够透射光的诸如ITO和IZO的透明导电材料(TCO)形成，或者可由诸如Mg、Ag或Mg和Ag的合金的半透射导电材料形成。如果阴极电极140由半透射导电材料形成，则可以通过微腔来提高发射效率。
封装层150可以设置在发光二极管上方。封装层150可以形成在阴极电极140上方以覆盖阴极电极140。封装层150用于防止氧气或水渗透到有机发光层130和阴极电极140中。为此，封装层150可以包括至少一个无机膜和至少一个有机膜。
此外，虽然图4中未示出，但是可以在阴极电极140和封装层150之间另外形成覆盖层。
滤色器层170可以设置在封装层150上方。滤色器层170可以设置在第二基板112的面对第一基板111的一个表面上方。在这种情况下，设置有封装层150的第一基板111和设置有滤色器层170的第二基板112可以通过粘合层160彼此结合。此时，粘合剂160可以是光学透明树脂(OCR)层或光学透明粘合(OCA)膜。
滤色器层170可形成为针对子像素P1、P2和P3中的每一个图案化。具体地，滤色器层170可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1可以设置为对应于第一子像素P1的发射区域EA1，并且可以是透射绿光的绿色滤色器。第二滤色器CF2可以设置为对应于第二子像素P2的发射区域EA2，并且可以是透射红光的红色滤色器。第三滤色器CF3可以设置为对应于第三子像素P3的发射区域EA3，并且可以是透射蓝光的蓝色滤色器。
根据本公开的一个实施方式的透明显示面板110的特征在于，不使用偏振器，并且滤色器层170形成在第二基板112中。如果偏振器附接到透明显示面板110，则透明显示面板110的透射率被偏振器降低。此外，如果偏振器不附接到透明显示面板110，则出现外部入射光被朝向电极反射的问题。
由于偏振器不附接到根据本公开的一个实施方式的透明显示面板110，因此可以防止透射率降低。此外，在根据本公开的一个实施方式的透明显示面板110中，滤色器层170可以形成在第二基板112中，以部分地吸收外部入射光，从而防止入射光朝向电极反射。即，根据本公开的一个实施方式的透明显示面板110可以在不降低透射率的情况下降低外部光反射率。
此外，可以在滤色器CF1、CF2和CF3之间设置黑矩阵BM。可以在子像素P1、P2和P3之间设置黑矩阵BM，以防止在相邻子像素P1、P2和P3之间发生颜色混合。此外，黑矩阵BM可以防止外部入射光被朝向设置在子像素P1、P2和P3之间的多条线(例如，选通线、数据线、像素电源线、公共电源线、参考线等)反射。
黑矩阵BM可包括吸收光的材料，例如吸收可见光波长范围的光的黑色染料。
滤色器层170可以在显示区域DA中限定非透射区域NTA。具体地，设置有滤色器CF1、CF2和CF3以及黑矩阵BM的区域可以是非透射区域NTA，而其它区域可以是透射区域TA。
在下文中，将参照图6至图7更具体地描述在非透射区域NTA中设置有电容器、驱动晶体管DT、第一层间绝缘层ILD1与第二层间绝缘层ILD2、阳极电极120和堤部125的区域。
图6是示出阳极电极、第一层间绝缘层、第二层间绝缘层和堤部的平面图，图7是示出设置在图6中的区域D中的驱动晶体管和电容器的图，图8是沿图6中的线II-II截取的截面图，图9是沿图7中的线III-III截取的截面图，并且图10是沿图7中的线IV-IV截取的截面图。
电容器CST、驱动晶体管DT、第一层间绝缘层ILD1与第二层间绝缘层ILD2、阳极电极120和堤部125可以设置在非透射区域NTA中。
参照图2、图6和图7，电容器CST和驱动晶体管DT可以设置在像素电源线VDD(VDDL)和公共电源线VSS(VSSL)之间。更具体地，电容器CST和驱动晶体管DT可以设置在公共电源线VSS(VSSL)和选通线GL彼此交叉的第一交叉区域IA1与像素电源线VDD(VDDL)和选通线GL彼此交叉的第二交叉区域IA2之间。
非透射区域NTA可以包括设置有驱动晶体管DT的第一区域DTA和设置有电容器CST的第二区域CSTA。
如图7、图9和图10所示，驱动晶体管DT可以设置在第一区域DTA中，并且可以包括有源层ACT、栅电极GE、源电极SE和漏电极DE。
驱动晶体管DT的有源层ACT可以设置在第一基板111上方。驱动晶体管DT的栅电极GE可以设置为在栅极绝缘膜GI上方与有源层ACT部分交叠。
驱动晶体管DT的源电极SE可以设置在第二层间绝缘层ILD2上方，并且通过穿过栅极绝缘膜GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2的第四接触孔连接到有源层ACT。驱动晶体管DT的漏电极DE可以通过穿过栅极绝缘膜GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2的第一接触孔CH1连接到有源层ACT。
此外，驱动晶体管DT的漏电极DE可以连接到从像素电源线VDDL分支的像素电源连接线VDDCL。像素电源连接线VDDCL可以设置在第一平坦化层PLN1上方，并且可以通过穿过第一平坦化层PLN1的第五接触孔CH5连接到源电极SE。
驱动晶体管DT的漏电极DE可以设置在第二层间绝缘层ILD2上方。驱动晶体管DT的漏电极DE可以通过穿过栅极绝缘膜GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2的第一接触孔CH1连接到有源层ACT。
此外，驱动晶体管DT的漏电极DE可以连接到阳极辅助电极115。阳极辅助电极115可以设置在第一平坦化层PLN1上方，并且可以具有连接到漏电极DE的一端和连接到阳极电极120的另一端。阳极辅助电极115可以通过穿过第一平坦化层PLN1的第二接触孔CH2连接到漏电极DE。此外，阳极辅助电极115可以通过穿过第二平坦化层PLN2的第三接触孔CH3连接到阳极电极120。
如图7、图9和图10中所示，电容器CST可以设置在第二区域CSTA中，并且可以包括第一电容器电极C1和第二电容器电极C2。
第一电容器电极C1可以设置在栅极绝缘膜GI上方。此时，第一电容器电极C1可以从驱动晶体管DT的栅电极GE延伸。
第二电容器电极C2可以设置在第一层间绝缘层ILD2上方，以与第一电容器电极C1交叠。根据本公开的一个实施方式的第二电容器电极C2不与驱动晶体管DT交叠。特别地，第二电容器电极C2可以形成为不与驱动晶体管DT的有源层ACT交叠。
有源层ACT可通过晶体的生长使硅基半导体材料或氧化物基半导体材料结晶而形成。由于结晶的有源层ACT形成有粗糙表面，所以设置在有源层ACT和第一平坦化层PLN1之间的层可以沿着该粗糙表面形成。
具体地，设置在有源层ACT上方的栅极绝缘膜GI可以沿着有源层ACT的粗糙表面形成。设置在栅极绝缘膜GI上方的栅电极GE、第一电容器电极C1、第一层间绝缘层ILD1和第二电容器电极C2可以形成为具有粗糙表面。
以高粗糙度沉积的绝缘层和电极可以不以特定厚度沉积。
例如，可以不在粗糙表面上以特定厚度沉积栅极绝缘膜GI，并且可以部分地暴露有源层ACT。在这种情况下，沉积在栅极绝缘膜GI上的栅电极GE或第一电容器电极C1可能与暴露的有源层ACT的一部分连接，从而可能发生短路。
作为另一示例，第一层间绝缘层ILD1可以不以特定厚度沉积在粗糙表面上，并且栅电极GE或第一电容器电极C1可以部分地暴露。在这种情况下，沉积在第一层间绝缘层ILD1上的第二电容器电极C2可以与暴露的栅电极GE中的一部分连接或者与暴露的第一电容器电极C1中的一部分连接，由此可能发生短路。
栅极绝缘膜GI可以形成得较厚，以防止在有源层ACT和栅电极GE之间发生短路。即，栅极绝缘膜GI可以形成为具有足够的厚度，使得不会部分地暴露有源层ACT。
此外，与栅极绝缘膜GI相似，第一层间绝缘层ILD1可以形成为具有足够厚度。然而，如果第一层间绝缘层ILD1变厚，则第一电容器电极C1和第二电容器电极C2之间的距离增大，由此电容器CST的电容减小。为了确保电容器CST的电容，应该增大第一电容器电极C1和第二电容器电极C2的面积。然而，由于透明显示面板110的非透射区域NTA小于普通显示面板，所以在增大第一电容器电极C1和第二电容器电极C2的面积方面存在限制。
因此，由于根据本公开的一个实施方式的透明显示面板110的非透射区域NTA的面积较小，因此优选使设置有电容器CST的第二区域CSTA最小化。因此，在根据本公开的一个实施方式的透明显示面板110中，第一层间绝缘层ILD1可以形成得较厚，以确保电容器CST的电容，同时使第一电容器电极C1和第二电容器电极C2的面积最小化。即，在根据本公开的一个实施方式的透明显示面板110中，第一层间绝缘层ILD1可以形成为具有比栅极绝缘膜GI的厚度更薄的厚度。
在根据本公开的一个实施方式的透明显示面板110中，设置有驱动晶体管DT的第一区域DTA可以不与设置有电容器CST的第二区域CSTA交叠。
具体地，电容器CST的第一电容器电极C1和第二电容器电极C2可以设置为不与驱动晶体管DT的有源层ACT交叠，如图9所示。特别地，有源层ACT可以不形成在电容器CST的第二电容器电极C2与第一基板111之间。
在没有设置有源层ACT的第二区域CSTA中，栅极绝缘膜GI、第一电容器电极C1、第一层间绝缘层ILD1和第二电容器电极C2可以沉积在平坦表面上。因此，栅极绝缘膜GI、第一电容器电极C1和第一层间绝缘层ILD1可以以特定厚度沉积，并且第二电容器电极C2也可以沉积在第一层间绝缘层ILD1的平坦上表面上。
因此，由于第一层间绝缘层ILD1在第一电容器电极C1和第二电容器电极C2之间设置有一定厚度，所以在第一电容器电极C1和第二电容器电极C2之间不会发生短路。
虽然图7和图9示出了电容器CST不与驱动晶体管DT的有源层ACT交叠，但是本公开不限于图7和图9所示的示例。
在根据本公开的一个实施方式的透明显示面板110中，还可以在非透射区域NTA中设置多个开关晶体管。多个开关晶体管可以在与驱动晶体管DT的有源层ACT同一层上包括由与有源层ACT相同的材料制成的信号线。在这种情况下，电容器CST可以被设置为在与有源层ACT同一层上不与由与驱动晶体管DT的有源层ACT相同的材料制成的信号线交叠。相似地，在一些实施方式中，多个开关晶体管可以包括包含于有源层ACT相同的材料的信号线。本文中，信号线可以与驱动晶体管DT的有源层ACT在同一层上。此外，在这种情况下，电容器CST可以不与包含与驱动晶体管DT的有源层ACT相同的材料的信号线交叠。
此外，在根据本公开的一个实施方式的透明显示面板110中，还可以在漏电极DE和阳极电极120之间设置阳极辅助电极115。如图10所示，漏电极DE可以通过阳极辅助电极115与阳极电极120电连接。阳极电极120可以通过穿过第二平坦化层PLN2的第三接触孔CH3连接到阳极辅助电极115，并且阳极辅助电极115可以通过穿过第一平坦化层PLN1的第二接触孔CH2连接到漏电极DE。漏电极DE可以通过穿过栅极绝缘膜GI、第一层间绝缘层ILD1和第二平坦化层PLN2的第一接触孔CH1连接到有源层ACT。
在根据本公开的一个实施方式的透明显示面板110中，还设置了阳极辅助电极115和第二平坦化层PLN2，由此可以提高用于将阳极电极120与漏电极DE连接的电路的设计自由度。在根据本公开的一个实施方式的透明显示面板110中，用于将阳极辅助电极115与阳极电极120连接的第三接触孔CH3可以被设计在与用于将有源层ACT与漏电极DE连接的第一接触孔CH1和用于将漏电极DE与阳极辅助电极115连接的第二接触孔CH2不同的位置处。
具体地，在根据本公开的一个实施方式的透明显示面板110中，第一接触孔CH1和第二接触孔CH2可以设置为与第二区域CSTA间隔开。因此，在根据本公开的一个实施方式的透明显示面板110中，有源层ACT可以不与电容器CST交叠。
此外，在根据本公开的一个实施方式的透明显示面板110中，穿过第二平坦化层PLN2的第三接触孔CH3可以设置在第二区域CSTA中。第一电容器电极C1和第二电容器电极C2设置在第二区域CSTA中。此时，如上所述，第二电容器电极C2可以以特定厚度沉积在平坦表面上。因此，第二电容器电极C2可以提供平坦表面。
在根据本公开的一个实施方式的透明显示面板110中，设置在第二电容器电极C2上方的阳极辅助电极115可以具有平坦上表面。因此，在根据本公开的一个实施方式的透明显示面板110中，可以在第二电容器电极C2的平坦上表面上形成第三接触孔CH3，从而可以获得第三接触孔CH3的平坦性。此外，在根据本公开的一个实施方式的透明显示面板110中，可以精确地形成第三接触孔CH3，而不会损坏阳极辅助电极115。因此，在根据本公开的一个实施方式的透明显示面板110中，阳极电极120和漏电极DE可以稳定地彼此接触。
第一层间绝缘层ILD1和第二层间绝缘层ILD2可以仅设置在非透射区域NTA中，并且可以不设置在透射区域TA中。第一层间绝缘层ILD1和第二层间绝缘层ILD2中的每一个可以由诸如折射率为1.8到1.9的氮化硅(SiNx)膜的无机膜制成。如果在透射区域TA中形成诸如SiNx的高折射膜，则外部入射光可能从高折射膜反射，由此可能发生光损失。由此，透明显示面板110的透射率可能在透射区域TA中减小。在一些实施方式中，第一层间绝缘层ILD1和第二层间绝缘层ILD2包括折射率为1.8到1.9的无机膜。
根据本公开的一个实施方式的透明显示面板110可以从透射区域TA去除高折射率膜，以提高透射区域TA中的透射率。
例如，第一层间绝缘层ILD1和第二层间绝缘层ILD2可以由氮化硅(SiNx)膜形成。在这种情况下，第一层间绝缘层ILD1和第二层间绝缘层ILD2可以仅设置在非透射区域NTA中，并且可以不设置在透射区域TA中。
根据本公开的一个实施方式的透明显示面板110可以防止外部光在透射区域TA中损失，由此可以提高透射区域TA中的透射率。
堤部125可以仅设置在非透射区域NTA中，也可以不设置在透射区域TA中。堤部125可以由于其材料特性而具有淡黄色。在根据本公开的一个实施方式的透明显示面板110中，由于堤部125没有形成在透射区域TA中，所以可以防止在透射区域TA中出现淡黄色现象。
此外，堤部125可以具有与设置在阳极电极120和第一基板111之间的第一层间绝缘层ILD1的端部和第二层间绝缘层ILD2的端部不同的端部。
透射区域TA与堤部125的端部之间的距离d2可以长于透射区域TA与第一层间绝缘层ILD1的端部和第二层间绝缘层ILD2的端部之间的距离d1。即，第一层间绝缘层ILD1的端部和第二层间绝缘层ILD2的端部可以形成为比堤部125的端部更靠近透射区域TA。
堤部125可能由于工艺误差而部分地与透射区域TA交叠。由于堤部125具有淡黄色，因此透明显示面板110在设置堤部125的透射区域TA中可能具有淡黄色，并且用户可能认识到这一点。
在根据本公开的一个实施方式的透明显示面板110中，即使发生工艺误差，也可以足够地形成透射区域TA和堤部125的端部之间的距离d2，使得堤部125可以不与透射区域TA交叠。
此外，设置在阳极电极120和第一基板111之间的至少一个绝缘膜可以具有足够的面积以保护设置在非透射区域NTA中的电路元件，例如驱动晶体管DT。第一层间绝缘层ILD1和第二层间绝缘层ILD2可以形成为覆盖形成有电路元件的区域。此外，第一层间绝缘层ILD1和第二层间绝缘层ILD2可以形成在其端部以足够的距离与形成有驱动晶体管DT的区域间隔开的位置处，以提高电路元件的可靠性。因此，透射区域TA与第一层间绝缘层ILD1的端部和第二层间绝缘层ILD2的端部之间的距离d1可以小于透射区域TA与堤部125的端部之间的距离d2。
再次参照图2，非显示区域NDA可以设置有焊盘区域PA和至少一个选通驱动器205，在焊盘区域PA中设置有焊盘PAD。
具体地，非显示区域NDA可以包括其中设置有焊盘PAD的第一非显示区域NDA1、通过插置显示区域DA而与第一非显示区域NDA1平行地设置的第二非显示区域NDA2、以及连接第一非显示区域NDA1和第二非显示区域NDA2的第三非显示区域NDA3和第四非显示区域NDA4。
选通驱动器205连接到选通线GL，并将选通信号提供给选通线GL。选通驱动器205可以按照面板内选通驱动(GIP)类型设置在第四非显示区域NDA4和第三非显示区域NDA3中的至少一个中。例如，如图2所示，选通驱动器205可以形成在第四非显示区域NDA4中，另一选通驱动器205可以形成在第三非显示区域NDA3中，但不限于此。选通驱动器205可以形成在第四非显示区域NDA4和第三非显示区域NDA3中的任何一个中。
焊盘PAD可以包括第一焊盘VDDP、第二焊盘VSSP、第三焊盘VREFP和第四焊盘DP，并且可以设置在第一非显示区域NDA1中。即，第一非显示区域NDA1可包括焊盘区域PA。
根据本公开的一个实施方式的透明显示面板110可以包括与设置在显示区域DA中的子像素P1、P2和P3连接的多条信号线。例如，根据本公开的一个实施方式的透明显示面板110可以包括像素电源线VDD、公共电源线VSS和参考线VREF。
像素电源线VDD可以向设置在显示区域DA中的子像素P1、P2和P3中的每一个的驱动晶体管DT提供第一电源。
为此，像素电源线VDD可以包括设置在第一非显示区域NDA1中的第一像素电源线VDD1、设置在第二非显示区域NDA2中的第二像素电电源线VDD2、以及连接第一像素电源线VDD1和第二像素电源线VDD2的多条第三像素电源线VDDL。
公共电源线VSS可以向设置在显示区域DA中的子像素P1、P2和P3的阴极电极140提供第二电源。此时，第二电源可以是公共地提供给子像素P1、P2和P3的公共电源。
为此，公共电源线VSS可以包括设置在第一非显示区域NDA1中的第一公共电源线VSS1、设置在第二非显示区域NDA2中的第二公共电源线VSS2、以及连接第一公共电源线VSS1与第二公共电压线VSS2的多条第三公共电源线VSSL。
参考线VREF可以向设置在显示区域DA中的子像素P1、P2和P3中的每一个的驱动晶体管DT提供初始化电压(或感测电压)。
为此，参考线VREF可以包括设置在第一非显示区域NDA1中的第一参考线VREF1和设置在显示区域DA中的多条第二参考线VREFL。
在下文中，将参照图11至图13更具体地描述设置在第一非显示区域NDA1中的第一像素电源线VDD1、第一公共电源线VSS1和第一参考线VREF1。
图11是图2中的区域B的放大图，图12是沿着图11中的线V-V’截取的截面图，图13是沿着图11中的线VI-VI’截取的截面图。
在第一非显示区域NDA1中设置焊盘PAD、第一像素电源线VDD1、第一公共电源线VSS1、第一参考线VREF1、第三像素电源线VDDL和第三公共电源线VSSL。
参照图2、图11和图12，第一像素电源线VDD1可以被设置为在第一非显示区域NDA1中延伸，具体地，在第一方向(X轴方向)上在焊盘区域PA和显示区域DA之间延伸。第一像素电源线VDD1可以与第一非显示区域NDA1中的第一焊盘VDDP连接，并且可以从第一焊盘VDDP提供第一电源。第一焊盘VDDP可以在第二方向(Y轴方向)上延伸，并且可以与第一像素电源线VDD1连接。例如，第一像素电源线VDD1和第一焊盘VDDP可以如图12中所示地设置在同一层中，并且可以彼此连接而不彼此间隔开。
此外，第一像素电源线VDD1可与设置在显示区域DA中的多条第三像素电源线VDDL连接，并且可通过多条第三像素电源线VDDL将第一电源供应到子像素P1、P2和P3中的每一个的驱动晶体管DT。
第一像素电源线VDD1可以由多个金属层制成。例如，如图12所示，第一像素电源线VDD1可以包括第一金属层VDD1-1和设置在第一金属层VDD1-1上方的第二金属层VDD1-2。第一金属层VDD1-1和第二金属层VDD1-2可以部分地彼此交叠，并且可以通过第六接触孔CH6彼此连接。
此时，第一像素电源线VDD1的第一金属层VDD1-1可以与显示区域DA中的驱动晶体管T的源电极SE和漏电极DE设置在同一层中。第一金属层VDD1-1可以由与驱动晶体管DT的源电极SE和漏电极DE相同的材料制成，并且可以与其同时形成。
第一像素电源线VDD1的第二金属层VDD1-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层中。第二金属层VDD1-2可以由与阳极辅助电极115相同的材料制成，并且可以与阳极辅助电极115同时形成。在这种情况下，第一像素电源线VDD1的第二金属层VDD1-2可以通过穿过第一平坦化层PLN1的多个第六接触孔CH6连接到第一金属层VDD1-1。
在根据本公开的一个实施方式的透明显示面板110中，由于设置在非显示区域NDA中的第一像素电源线VDD1被设置成双层，所以第一像素电源线VDD1的总面积可以增加，从而可以减小第一像素电源线VDD的电阻。
此外，在根据本公开的一个实施方式的透明显示面板110中，由于第一像素电源线VDD1的第二金属层VDD1-2可以通过多个第六接触孔CH6连接到第一金属层VDD1-1，所以第一金属层VDD1-1和第二金属层VDD1-2可以稳定地彼此连接。
第三像素电源线VDDL可以设置在显示区域DA中的透射区域TA之间，因此可以与子像素P1、P2和P3中的每一个的驱动晶体管DT连接。第三像素电源线VDDL可以在第二方向(Y轴方向)上在显示区域DA中延伸，因此其一端可以与第一像素电源线VDD1连接。
此时，如图12所示，第三像素电源线VDDL可以与第一像素电源线VDD1连接作为一层，但是也可以第一像素电源线VDD1连接作为多层。
例如，第三像素电源线VDDL可以包括第二金属层VDDL-2和设置在第二金属层VDDL-2下方的第三金属层VDDL-3。第三像素电源线VDDL的第二金属层VDDL-2可以在第二方向(Y轴方向)上在显示区域DA中延伸到第一非显示区域NDA1。第二金属层VDDL-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层中。第二金属层VDDL-2可以由与阳极辅助电极115的材料相同的材料制成，并且可以与阳极辅助电极115同时形成。
第三像素电源线VDDL的第三金属层VDDL-3的一端可以连接到第一非显示区域NDA1中的第三像素电源线VDDL的第二金属层VDDL-2，并且其另一端可以连接到第一像素电源线VDD1。第三金属层VDDL-3可以与设置在显示区域DA中的驱动晶体管DT的栅电极GE设置在同一层中。第三金属层VDDL-3可以由与驱动晶体管DT的栅电极GE的材料相同的材料制成，并且可以与栅电极GE同时形成。
第三像素电源线VDDL的第三金属层VDDL-3可以在一端处通过第一金属层VDDL-1连接到第三像素电源线VDDL的第二金属层VDDL-2。在这种情况下，第三像素电源线VDDL的第三金属层VDDL-3可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第七接触孔CH7连接到第一金属层VDDL-1。第一金属层VDDL-1可以通过穿过第一平坦化层PLN1的第七接触孔CH7连接到第三像素电源线VDDL的第二金属层VDDL-2。因此，第三像素电源线VDDL的第三金属层VDDL-3可以与第三像素电源电极VDDL的第二金属层VDDL-2电连接。
此外，第三像素电源线VDDL的第三金属层VDDL-3可以在另一端通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第九接触孔CH9连接到第一像素电源线VDD1的第一金属层VDD1-1。
参照图2、图11和图13，第一公共电源线VSS1可以被设置为在第一非显示区域NDA1中延伸，具体地，在第一方向(X轴方向)上在第一像素电源线VDD1和显示区域DA之间延伸。第一公共电源线VSS1可以与第一非显示区域NDA1中的第二焊盘VSSP连接，并且可以被提供有来自第二焊盘VSSP的第二电源。此外，第一公共电源线VSS1可以与设置在显示区域DA中的多条第三公共电源线VSSL连接，并且可以通过多条第三公共电源线VSSL将第二电源提供给子像素P1、P2和P3的阴极电极140。
第一公共电源线VSS1可以由多个金属层制成。例如，如图13所示，第一公共电源线VSS1可以包括第一金属层VSS1-1和设置在第一金属层VSS1-1上方的第二金属层VSS1-2。第一金属层VSS1-1和第二金属层VSS1-2可以部分地彼此重叠，并且可以通过第五接触部分CT5彼此连接。
此时，第一公共电源线VSS1的第一金属层VSS1-1可以与设置在显示区域DA中的驱动晶体管DT的源电极SE和漏电极DE设置在同一层中。第一金属层VSS1-1可以由与驱动晶体管DT的源电极SE和漏电极DE的材料相同的材料制成，并且可以与其同时形成。
第一公共电源线VSS1的第二金属层VSS1-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层中。第二金属层VSS1-2可以由与阳极辅助电极115的材料相同的材料制成，并且可以与阳极辅助电极115同时形成。
在这种情况下，第一公共电源线VSS1的第二金属层VSS1-2可以通过穿过第一平坦化层PLN1的第五接触部分CT5连接到第一金属层VSS1-1。第五接触部分CT5可以部分地去除第一平坦化层PLN1，并且部分地暴露第一公共电源线VSS1的第一金属层VSS1-1的上表面。此时，第五接触部分CT5可沿第一方向(X轴方向)暴露第一公共电源线VSS1的第一金属层VSS1-1的上表面。第一公共电源线VSS1的第二金属层VSS1-2可以与第一公共电源线VSS1的第一金属层VSS1-1的暴露的上表面直接接触。结果，第一公共电源线VSS1的第二金属层VSS1-2可以与第一公共电源线VSS的第一金属层VSS1-1具有较宽的接触面积，从而稳定地连接到第一金属层VSS1-1。
在根据本公开的一个实施方式的透明显示面板110中，由于设置在非显示区域NDA中的第一公共电源线VSS1被设置为双层，所以第一公共电源线VSS1的总面积可以增加，从而第一公共电源线VSSI的电阻可以减小。
此外，第一公共电源线VSS1可以与设置在焊盘区域PA中的第二焊盘VSSP电连接。此时，第一像素电源线VDD1和第一参考线VREF1可以设置在第一公共电源线VSS1和第二焊盘VSSP之间。如果第一公共电源线VSS1与第一像素电源线VDD1和第一参考线VREF1形成在同一层中，则第一公共电源线VSS1和第二焊盘VSSP不能以单个体形成在同一层中。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在不同层上的多个连接电极将第一公共电源线VSS1与第二焊盘VSSP电连接。
具体地，根据本公开的一个实施方式的透明显示面板110可以通过使用设置在彼此不同的其各自的层上的第一公共电源连接电极180和第二公共电源连接电极185将第一公共电源线VSS1与第二焊盘VSSP电连接。
第一公共电源连接电极180设置在第一非显示区域NDA1中。第一公共电源连接电极180设置在第一公共电源线VSS1和第一基板111之间，并且将第一公共电源线VSSl与第二焊盘VSSP电连接。
例如，第一公共电源连接电极180可以与设置在显示区域DA中的驱动晶体管DT的栅电极GE设置在同一层中。此外，第一公共电源连接电极180可以由与驱动晶体管DT的栅电极GE相同的材料制成，并且可以与栅电极GE同时形成。
第一公共电源连接电极180的一端可以连接到第一公共电源线VSS1，并且第一公共电源连接电极1803的另一端可连接到第二焊盘VSSP。具体地，第一公共电源连接电极180可以在一端通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第十接触孔CH10连接到第一公共电源线VSS1的第一金属层VSS1-1。此外，第一公共电源连接电极180可以在另一端通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第十一接触孔CH11连接到第二焊盘VSSP。
此外，第一公共电源连接电极180可以形成在第二焊盘VSSP和第一公共电源线VSS1之间作为一个电极，但是不限于此。第一公共电源连接电极180可以包括多个电极。
例如，如图13所示，第一公共电源连接电极180可以包括一个第一公共电源连接电极181、另一个第一公共电源连接电极182和其它第一公共电源连接电极183。
一个第一公共电源连接电极181可以通过第十接触孔CH10连接到第一公共电源线VSS1，并且另一个第一公共电源连接电极182可以通过第十一接触孔CH11连接到第二焊盘VSSP。一个第一公共电源连接电极181和另一个第一公共电源连接电极182可以与驱动晶体管DT的栅电极GE设置在同一层中。
设置在与一个第一公共电源连接电极181和另一第一公共电源连接电极182不同的层上方的其它第一公共电源连接电极183的一端可以通过第十二接触孔CH12连接到第一公共电源连接电极181，并且其另一端可以通过第十三接触孔CH13连接到第一公共电源连接电极182。此时，其它第一公共电源连接电极183可以与驱动晶体管DT的源电极SE和漏电极DE设置在同一层中。
第二公共电源连接电极185可以设置在第一非显示区域NDA1中，并且可以与第一公共电源连接电极180部分地交叠。此外，第二公共电源连接电极185设置在第一公共电源线VSS1上方，并将第一公共电源线VSS1与第二焊盘VSSP电连接。
例如，第二公共电源连接电极185可以与设置在显示区域DA中的发光二极管的阳极电极120设置在同一层中。此外，第二公共电源连接电极185可以由与发光二极管的阳极电极120的材料相同的材料制成，并且可以与阳极电极120同时形成。
第二公共电源连接电极185的一端可以连接到第一公共电源线VSS1，并且第二公共电源连接电极184的另一端可连接到第二焊盘VSSP。具体地，第二公共电源连接电极185可以在一端通过第一接触部分CT1连接到第一公共电源线VSS1的第二金属层VSS1-2。第一接触部分CT1可以部分地去除第二平坦化层PLN2，并且部分地暴露第一公共电源线VSS1的第二金属层VSS1-2的上表面。此时，第一接触部分CT1可以沿着第一方向(X轴方向)暴露第一公共电源线VSS1的第二金属层VSS1-2的上表面。第二公共电源连接电极185可以与第一公共电源线VSS1的暴露的上表面直接接触。结果，第二公共电源连接电极185可以与第一公共电源线VSS1具有较宽的接触面积，从而稳定地连接到第一公共电源线VSSl。另外，第一接触部分CT1的至少一部分可形成为与第五接触部分CT5交叠。
第二公共电源连接电极185可以在另一端通过第二接触部分CT2连接到第二焊盘VSSP。第二接触部分CT2可以部分地去除第一平坦化层PLN1并且部分地暴露第二焊盘VSSP的上表面。如图2所示，第二焊盘VSSP可以包括多个焊盘部。此时，设置成彼此邻接的两个焊盘部可以通过焊盘连接电极PC彼此连接。第二接触部分CT2可以沿着第一方向(X轴方向)暴露通过焊盘连接电极PC连接的第二焊盘VSSP的上表面。第二公共电源连接电极185可以与第二焊盘VSSP的暴露的上表面直接接触。结果，第二公共电源连接电极185可以与第二焊盘VSSP具有较宽的接触面积，从而稳定地连接到第二焊盘VSSP。
此外，第二公共电源连接电极185可以通过第一非显示区域NDA1中的阴极接触部分CCT与阴极电极140电连接。阴极接触部分CCT可以部分地去除堤部125并且部分地暴露第二公共电源连接电极185的上表面。阴极接触部分CCT可以沿着第一方向(X轴方向)暴露第二公共电源连接电极185的上表面。结果，第二公共电源连接电极185可以与阴极电极140具有较宽的接触面积，从而稳定地连接到阴极电极140。
因此，第一公共电源线VSS1可以通过第二公共电源连接电极185与阴极电极140电连接。因此，第一公共电源线VSS1可以将从第二焊盘VSSP传送的第二电源提供给阴极电极140。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在彼此不同的其各自的层上的第一公共电源连接电极180和第二公共电源连接电极185，将设置在第一非显示区域NDA1中的第一公共电源线VSS1和第二焊盘VSSP彼此电连接。此时，可以在第一公共电源线VSS1和第二焊盘VSSP下方设置第一公共电源连接电极180，并且可以在第一公共电源线VSS1和第二焊盘VSSP上方设置第二公共电源连接电极185。
因此，根据本公开的一个实施方式的透明显示面板110可以增加公共电源线VSS的总面积，从而可以减小公共电源线VSS的电阻。
此外，在根据本公开的一个实施方式的透明显示面板110中，即使在第一公共电源连接电极180和第二公共电源连接电极185中的任何一个中出现缺陷，第一公共电源线VSS1和第二焊盘VSSP也可以通过另一个彼此连接。因此，由于根据本公开的一个实施方式的透明显示面板110可以稳定地向子像素P1、P2和P3提供第一电源，所以可以提高面板产率。
第三公共电源线VSSL设置在显示区域DA中的透射区域TA之间。此时，根据本公开的一个实施方式的透明显示面板110可以通过在透射区域TA之间交替地设置第三公共电源线VSSL和第三像素电源线VDDL而使显示区域DA中的非透射区域NTA最小化。因此，根据本公开的一个实施方式的透明显示面板110可以通过增大透射区域TA来提高透射率。
此外，第三公共电源线VSSL可以在第二方向(Y轴方向)上在显示区域DA中延伸，因此其一端可以与第一公共电源线VSS1连接，而其另一端可与第二公共电源线VSS2连接。例如，如图13所示，第三公共电源线VSSL和第一公共电源线VSS1可以设置在同一层中，并且可以彼此连接而不彼此间隔开。
参照图2和图11，第一参考线VREF1可以设置为在第一非显示区域NDA1中延伸，具体地，在第一方向(X轴方向)上在第一像素电源线VDD1和第一公共电源线VSS1之间延伸。第一参考线VREF1可以与第一非显示区域NDA1中的第三焊盘VREFP连接，并且可以被提供来自第三焊盘VREFP的初始化电压(或感测电压)。此外，第一参考线VREF1可以与设置在显示区域DA中的多条第二参考线VREFL连接，并且可以通过多条第二参考线VREFL向子像素P1、P2和P3中的每一个的晶体管DT提供初始化电压(或感测电压)。
第一参考线VREF1可以与设置在焊盘区域PA中的第三焊盘VREFP电连接。此时，第一像素电源线VDD1可以设置在第一参考线VREF1和第三焊盘VREFP之间。如果第一参考线VREF1与第一像素电源线VDD1形成在同一层中，则第一参考线VREF1和第三焊盘VREFP不能以单个体形成在同一层中。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在不同层上的多个连接电极将第一参考线VREF1与第三焊盘VREFP电连接。
具体地，根据本公开的一个实施方式的透明显示面板110可以通过使用设置在彼此不同的其各自的层上的第一参考连接电极190和第二参考连接电195将第一参考线VREF1与第三焊盘VREFP电连接。
第一参考连接电极(未示出)设置在第一非显示区域NDA1中。第一参考连接电极(未示出)设置在第一参考线VREF1和第一基板111之间，并且将第一参考线VREF1与第三焊盘VREFP电连接。
例如，第一参考连接电极(未示出)可以与设置在显示区域DA中的驱动晶体管DT的栅电极GE设置在同一层中。此外，第一参考连接电极(未示出)可以由与驱动晶体管DT的栅电极GE相同的材料制成，并且可以与栅电极GE同时形成。
第二参考连接电极195可以设置在第一非显示区域NDA1中。第二参考连接电极195的至少一部分可以与第一参考连接极(未示出)交叠。第二参考连接电极195设置在第一参考线VREF1之上，并且将第一参考线VREF1与第三焊盘VREFP电连接。
例如，第二参考连接电极195可以与设置在显示区域DA中的发光二极管的阳极电极120设置在同一层中。此外，第二参考连接电极195可以由与发光二极管的阳极电极120的材料相同的材料制成，并且可以与阳极电极120同时形成。
第二参考连接电极195的一端可以连接到第一参考线VREF1，并且其另一端可连接到第三焊盘VREFP。具体地，第二参考连接电极195可以在一端通过第三接触部分CT3连接到第一参考线VREF1。第二参考连接电极195可以在另一端通过第四接触部分CT4连接到第三焊盘VREFP。
第二参考连接电极195与第二公共电源连接电极185形成在同一层中，但是与第二公共电源连接用电极185间隔开。因此，第二参考连接电极195不与第二公共电源连接电极185电连接。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在彼此不同的其各自的层上的第一参考连接电极(未示出)和第二参考连接极195将设置在第一非显示区域NDA1中的第一参考线VREF1和第三焊盘VREFP彼此连接。此时，可以将第一参考连接电极(未示出)设置在第一参考线VREF1和第三焊盘VREFP下方，并且可以将第二参考连接电极195设置在第一参考线VREF1和第三焊盘VREFP上方。
因此，根据本公开的一个实施方式的透明显示面板110可以增大第一参考线VREF1的总面积，由此可以减小第一参考线VREF1的电阻。
此外，在根据本公开的一个实施方式的透明显示面板110中，即使在第一参考连接电极(未示出)和第二参考相连电极195中的任何一个中出现缺陷，第一参考线VREF1和第三焊盘VREFP也可以通过另一个彼此连接。因此，由于根据本公开的一个实施方式的透明显示面板110可以稳定地向子像素P1、P2和P3提供初始化电压(或感测电压)，所以可以提高面板产率。
此外，根据本公开的一个实施方式的透明显示面板110可以在沉积阳极电极120之前测试驱动晶体管DT的缺陷。
透明显示面板110可以通过仅使用与阳极电极120设置在同一层中的第二公共电源连接电极185来将第一公共电源线VSS1与第二焊盘VSSP连接。此外，透明显示面板110可以通过仅使用与阳极电极120设置在同一层中的第二参考连接电极195来将第一参考线VREF1与第三焊盘VREFP连接。
在这种情况下，测试驱动晶体管DT的缺陷的工艺只能在沉积阳极电极120之后执行。如果在驱动晶体管DT中出现缺陷，则可以执行修复工艺以修复已经出现缺陷的部分。此时，应当去除沉积在已经出现缺陷的层上的层以执行修复工艺。例如，如果缺陷出现在设置有阳极辅助电极115的层中，则应当去除第二平坦化层PLN2和阳极电极120以进行修复工艺。此时，可以不在对应的区域中执行发光。
以这种方式，如果在形成阳极电极120之后执行修复工艺，则由于设置在阳极辅助电极115上方的阳极电极120和有机层会降低修复产率，并且增加了节拍时间。
根据本公开的一个实施方式的透明显示面板110可以通过使用第一公共电源连接电极180和第二公共电源连接电极185将第一公共电源线VSS1与第二焊盘VSSP连接。此外，即使没有形成第二公共电源连接电极185，根据本公开的一个实施方式的透明显示面板110也可以通过第一公共电源连接电极180将第一公共电源线VSS1与第二焊盘VSSP连接。
根据本公开的一个实施方式的透明显示面板110可以通过使用第一参考连接电极(未示出)和第二参考连接电极195将第一参考线VREF1与第三焊盘VREFP连接。此外，即使没有形成第二参考连接电极195，根据本公开的一个实施方式的透明显示面板110也可以通过第一参考连接极190将第一参考线VREF1与第三焊盘VREFP连接。
因此，根据本公开的一个实施方式的透明显示面板110可以在沉积阳极电极120之前测试驱动晶体管DT的缺陷。即，由于修复工艺是在沉积第二平坦化层PLN2和阳极电极120之前执行的，所以根据本公开的一个实施方式的透明显示面板110可以防止由于第二平坦化层PLN2和阳极电极120而导致的修复产率的降低。另外，根据本公开的一个实施方式的透明显示面板110可以减少节拍时间。
在下文中，将参照图14至图16更具体地描述设置在第二非显示区域NDA2中的第二像素电源线VDD2和第二公共电源线VSS2。
图14是图2中的区域C的放大图，图15是沿图14中的线VII-VII’截取的截面图，图16是沿图14中的线VIII-VIII’截取的截面图。
如图3所示，显示区域DA可以包括第一非透射区域NTA1和设置在第一非透射区域NTA1之间的第一透射区域TA1。第一透射区域TA1是大部分外部入射光透射的区域，第一非透射区域NTA1是大部分外部入射光不能透射的区域。
第一非透射区域NTA1可以设置有第三像素电源线VDDL、第三公共电源线VSSL、参考线、数据线、选通线GL以及像素P1、P2和P3。
选通线GL可以在第一方向(X轴方向)上延伸，并且可以与显示区域DA中的第三像素电源线VDDL、第三公共电源线VSSL和数据线交叉。
第三像素电源线VDDL、第三公共电源线VSSL和数据线可以在第二方向(Y轴方向)上延伸。此时，第三像素电源线VDDL和第三公共电源线VSSL可以交替地设置在显示区域DA中。第一透射区域TA1可以设置在第三像素电源线VDDL和第三公共电源线VSSL之间。
第二非显示区域NDA2可以包括第二非透射区域NTA2和设置在第二非透射区域NTA2之间的第二透射区域TA2。第二透射区域TA2是大部分外部入射光照原样通过的区域，第二非透射区域NTA2是大部分外部入射光不能透射的区域。
第二非透射区域NTA2可以设置有第二像素电源线VDD2、第二公共电源线VSS2、第三像素电源线VDDL和第三公共电源线VSSL。
第二像素电源线VDD2可以在第一方向(X轴方向)上从第二非显示区域NDA2延伸。可以在第二非显示区域NDA2中以多个来设置第二像素电源线VDD2。第二像素电源线VDD2的数量可以是但不限于如图13所示的那样。第二像素电源线VDD2的数量可以是三个或更多个。
一条第二像素电源线VDD21被设置为与另一条第二像素电源线VDD22间隔开。此时，第二透射区域TA2可以设置在一条第二像素电源线VDD21和另一条第二像素电源线VDD22之间。
设置在一条第二像素电源线VDD21和另一第二像素电电源线VDD22之间的第二透射区域TA2可以具有与设置在显示区域DA中的第一透射区域TA1的形状基本相同的形状。在这种情况下，基本上相同的形状意味着平面上的形状具有相同的性质。形状的大小或比率可以彼此相等或不同。
例如，设置在显示区域DA中的第一透射区域TA1可以具有矩形形状，并且可以具有圆角，但是不限于此。在这种情况下，第二透射区域TA2也可以具有矩形形状，并且可以具有圆角。
在设置有一条第二像素电源线VDD21和另一条第二像素电源线VDD22的第二非透射区域NTA2中，在与第一方向垂直的第二方向上的宽度W2可以等于设置在显示区域DA中的第一非透射区域NTA1在第二方向上的宽度W1。
一条第二像素电源线VDD21和另一条第二像素电源线VDD22中的每一条可以设置在第二非透射区域NTA2中。因此，一条第二像素电源线VDD21和另一条第二像素电源线VDD22中的每一条可以具有等于第二非透射区域NTA2的宽度W2的宽度W3或者比第二非透射区域NTA2的宽度W2窄的宽度W3。
在根据本公开的一个实施方式的透明显示面板110中，设置在第二非显示区域NDA2中的第二像素电源线VDD2不具有宽的宽度。在根据本公开的一个实施方式的透明显示面板110中，第二像素电源线VDD2的宽度W3可以形成为等于或窄于设置在显示区域DA中的第一非透射区域NTA1的宽度W1，从而可以在第二非显示区域NDA2中获得宽的第二透射区域TA2。
此外，在根据本公开的一个实施方式的透明显示面板110中，第二像素电源线VDD2可以形成为多个，从而可以增加第二像素电源线VDD2的总面积。
此外，在根据本公开的一个实施方式的透明显示面板110中，第二像素电源线VDD2可以由多个金属层形成以增加其总面积。
具体地，第二像素电源线VDD2可以设置有多个金属层。例如，如图10所示，第二像素电源线VDD2可以包括第一金属层VDD2-1和设置在第一金属层VDD2-1上方的第二金属层VDD2-2。第一金属层VDD2-1和第二金属层VDD2-2可以部分地彼此交叠，并且可以通过第十四接触孔CH14彼此连接。
此时，第二像素电源线VDD2的第一金属层VDD2-1可以由低电阻的不透明金属材料制成。例如，第二像素电源线VDD2的第一金属层VDD2-1可以与设置在显示区域DA中的驱动晶体管DT的源电极SE和漏电极DE设置在同一层上。第一金属层VDD2-1可以由与驱动晶体管DT的源电极SE和漏电极DE相同的材料制成，并与之同时形成。
第二像素电源线VDD2的第二金属层VDD2-2可以由低电阻的不透明金属材料制成。例如，第二像素电源线VDD2的第二金属层VDD2-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层上。第二金属层VDD2-2可以由与阳极辅助电极115相同的材料制成，并且可以与阳极辅助电极115同时形成。在这种情况下，第二像素电源线VDD2的第二金属层VDD2-2可以通过穿过第一平坦化层PLN1的多个第十四接触孔CH14连接到第一金属层VDD2-1。
在根据本公开的一个实施方式的透明显示面板110中，由于设置在第二非显示区域NDA2中的多条第二像素电源线VDD2中的每一条设置有双层，所以可以增加第二像素电源线VDD2的总面积。因此，在根据本公开的一个实施方式的透明显示面板110中，即使第二像素电源线VDD2的宽度W3被形成为较窄，由此可以防止第二像素电源线VDD2的电阻增大。
此外，在根据本公开的一个实施方式的透明显示面板110中，由于第二像素电源线VDD2的第二金属层VDD2-2可以通过多个第十四接触孔CH14连接到第二像素电源线VDD2的第一金属层VDD2-1，所以第一金属层VDD2-1和第二金属层VDD2可以稳定地彼此连接。
每个第三像素电源线VDDL可以在第二方向(Y轴方向)上从显示区域DA延伸并且与第二像素电源线VDD2连接。第三像素电源线VDDL可以连接到一条第二像素电源线VDD21和另一条第二像素电源线VDD22。具体地，第三像素电源线VDDL中的每一条可以在第二方向(Y轴方向)上从显示区域DA延伸，因此可以与一条第二像素电源线VDD21的一端连接。此外，第三像素电源线VDDL中的每一条可以在第二方向(Y轴方向)上从一条第二像素电源线VDD21的另一端延伸，并且因此可以与另一条第二像素电源线VDD22的一端连接。因此，一条第二像素电源线VDD21、另一条第二像素电源线VDD22和第三像素电源线VDDL可以彼此电连接。
第三像素电源线VDDL可以与第二非显示区域NDA2中的第二像素电源线VDD2形成在同一层上。具体地，第三像素电源线VDDL可以包括在第二非显示区域NDA2中的第一金属层VDDL-1和第二金属层VDDL-2。第三像素电源线VDDL的第一金属层VDDL-1可以从第二像素电源线VDD2的第一金属层VDD2-1延伸，并且第三像素电源线VDDL的第二金属层VDDL-2可以从第二像素电源线VDD2的第二金属层VDD2-2延伸。
第二公共电源线VSS2可以在第一方向(X轴方向)上从第二非显示区域NDA2延伸。第二公共电源线VSS2可以以多个设置在第二非显示区域NDA2中。第二公共电源线VSS2的数量可以是但不限于如图14所示的那样。第二公共电源线VSS2的数量可以是三个或更多个。
一条第二公共电源线VSS21被设置为与另一条第二公共电源线VSS22间隔开。此时，第二透射区域TA2可以设置在一条第二公共电源线VSS21和另一条第二公共电源线VSS22之间。
设置在一条第二公共电源线VSS21和另一条第二公共电源线VSS22之间的第二透射区域TA2可以具有与设置在显示区域DA中的第一透射区域TA1基本相同的形状。在这种情况下，基本上相同的形状意味着平面上的形状具有相同的性质。形状的大小或比率可以彼此相等或不同。
例如，设置在显示区域DA中的第一透射区域TA1可以具有矩形形状，并且可以具有圆角，但是不限于此。在这种情况下，第二透射区域TA2也可以具有矩形形状，并且可以具有圆角。
一条第二公共电源线VSS21和另一条第二公共电源线VSS22中的每一条都可以设置在第二非透射区域NTA2中。因此，如图14所示，一条第二公共电源线VSS21和另一条第二公共电源线VSS22中的每一条都可以具有等于第二非透射区域NTA2的宽度W4的宽度W5或者比第二非透射区域NTA2窄的宽度W5。
在根据本公开的一个实施方式的透明显示面板110中，设置在第二非显示区域NDA2中的第二公共电源线VSS2不具有宽的宽度。在根据本公开的一个实施方式的透明显示面板110中，第二公共电源线VSS2的宽度W5可以形成为等于或窄于设置在显示区域DA中的第一非透射区域NTA1的宽度W1，从而可以在第二非显示区域NDA2中获得宽的第二透射区域TA2。
此外，在根据本公开的一个实施方式的透明显示面板110中，第二公共电源线VSS2可以形成为多个，从而可以增加第二公共电源线VSS2的总面积。
此外，在根据本公开的一个实施方式的透明显示面板110中，第二公共电源线VSS2可以由多个金属层形成以增加其总面积。
具体地，第二公共电源线VSS2可以设置有多个金属层。例如，如图16所示，第二公共电源线VSS2可以包括第一金属层VSS2-1和设置在第一金属层VSS2-1上方的第二金属层VSS2-2。第二公共电源线VSS2还可以包括设置在第二金属层VSS2-2之上的第三金属层VSS2-3。第一金属层VSS2-1和第二金属层VSS2-2可以部分地彼此交叠，并且可以通过第十五接触孔CH15彼此连接。第三金属层VSS2-3的至少一部分可以与第二金属层VSS2-2交叠，并且可以直接相邻于第二金属层VSS2-2。
此时，第二公共电源线VSS2的第一金属层VSS2-1可以由低电阻的不透明金属材料制成。例如，第二公共电源线VSS2的第二金属层VSS2-1可以与设置在显示区域DA中的驱动晶体管DT的源电极SE和漏电极DE设置在同一层上。第一金属层VSS2-1可以由与驱动晶体管DT的源电极SE和漏电极DE相同的材料制成，并且可以与其同时形成。
第二公共电源线VSS2的第二金属层VSS2-2可以由低电阻的不透明金属材料制成。例如，第二公共电源线VSS2的第二金属层VSS2-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层上。第二金属层VSS2-2可以由与阳极辅助电极115相同的材料制成，并且可以与阳极辅助电极115同时形成。在这种情况下，第二公共电源线VSS2的第二金属层VSS2-2可以通过穿过第一平坦化层PLN1的多个第十五接触孔CH15连接到第一金属层VSS2-1。
第二公共电源线VSS2的第三金属层VSS2-3可以由低电阻的不透明金属材料制成。例如，第二公共电源线VSS2的第三金属层VSS2-3可以与设置在显示区域DA中的阳极电极120设置在同一层上。第三金属层VSS2-3可以由与阳极电极120相同的材料制成，并且可以与阳极电极120同时形成。
在根据本公开的一个实施方式的透明显示面板110中，由于设置在第二非显示区域NDA2中的多条第二公共电源线VSS2中的每一条都设置有多个层，所以可以增加第二公共电源线VSS2的总面积。因此，在根据本公开的一个实施方式的透明显示面板110中，即使第二公共电源线VSS2的宽度W5形成为较窄，由此也可以防止第二公共电源线VSS3的电阻增加。
此外，在根据本公开的一个实施方式的透明显示面板110中，由于第二公共电源线VSS2的第二金属层VSS2-2可以通过多个第十五接触孔CH15连接到第二公共电源线VSS2的第一金属层VSS2-1，所以第一金属层VSSS2-1和第二金属层VSS2-2可以稳定地彼此连接。
此外，每条第二公共电源线VSS2可以通过阴极接触部分CCT与阴极电极140电连接。阴极接触部分CCT可以部分地去除堤部125并且部分地暴露第二公共电源线VSS2的第三金属层VSS2-3的上表面。阴极接触部分CCT可以沿着第一方向(X轴方向)纵向地暴露第二公共电源线VSS2的第三金属层VSS2-3的上表面。结果，第二公共电源线VSS2可以与阴极电极140具有较宽的接触面积，从而稳定地连接到阴极140。
第三公共电源线VSSL中的每一条可以在第二方向(Y轴方向)上从显示区域DA延伸并且与第二公共电源线VSS2连接。第三公共电源线VSSL可以连接到一条第二公共电源线VSS21和另一条第二公共电源线VSS22。具体地，第三公共电源线VSSL中的每一条可以在第二方向(Y轴方向)上从显示区域DA延伸，并且因此可以与一条第二公共电源线VSS21的一端连接。此外，第三公共电源线VSSL中的每一条可以在第二方向(Y轴方向)上从一条第二公共电源线VSS21的另一端延伸，并且因此可以与另一条第二公用电源线VSS22的一端连接。因此，一条第二公共电源线VSS21、另一条第二公共电源线VSS22和第三公共电源线VSSL可以彼此电连接。
第三公共电源线VSSL可以与第二非显示区域NDA2中的第二公共电源线VSS2形成在同一层上。具体地，第三公共电源线VSSL在第二非显示区域NDA2中可以包括第一金属层VSS1-1和第二金属层VSSL-2。第三公共电源线VSSL的第一金属层VSSL-1可以从第二公共电源线VSS2的第一金属层VSS2-1延伸，并且第三公共电源线VSSL的第二金属层VSSL-2可以从第二公共电源线VSS2的第二金属层VSS2-2延伸。
第二像素电源线VDD2可以设置在第二公共电源线VSS2和显示区域DA之间，如图14中所示。在这种情况下，第三公共电源线VSSL可以包括第一金属层VSS1-1和第二金属层VSSL-2中的在与第二像素电源线VDD2交叠的区域中的一个。
例如，如图16所示，第三公共电源线VSSL可以仅包括第一金属层VSSL-1和第二金属层VSSL-2中的在与第二像素电源线VDD2交叠的区域中的第一金属层VSSL-1。此时，第二像素电源线VDD2可以仅包括第一金属层VDD2-1和第二金属层VDD2-2中的在与第三公共电源线VSSL交叠的区域中的第二金属层VDD2-2，并且可以不与第三公共电源线VSSL电连接。
在根据本公开的一个实施方式的透明显示面板110中，第二公共电源线VSS2可以形成为多个，并且多条第二公共电源线VSS2可彼此间隔开以形成第二透射区域TA2。此外，在根据本公开的一个实施方式的透明显示面板110中，第二像素电源线VDD2可以形成为多个，并且多条第二像素电源线VDD2可以彼此间隔开以形成第二透射区域TA2。因此，在根据本公开的一个实施方式的透明显示面板110中，由于第二透射区域TA2也与显示区域DA一样设置在非显示区域NDA2中，所以可以提高第二非显示区域NDA2的透射率。
根据本公开的一个实施方式的透明显示面板110在第二非显示区域NDA2和显示区域DA中可以具有相似的透射率。为此，在根据本公开的一个实施方式的透明显示面板110中，设置在单位区域中的第一透射区域TA1的面积和设置在单元区域内的第二透射区域TA2的面积可被设计成彼此相等。
具体地，在一个实施方式中，设置在第二非显示区域NDA2中的第二透射区域TA2可以具有与设置在显示区域DA中的第一透射区域TA1相同的形状。
此外，在根据本公开的一个实施方式的透明显示面板110中，设置在第二非显示区域NDA2中的第二透射区域TA2在第一方向(X轴方向)上的宽度W7可以等于第一透射区域TA1在第一方向上(X轴方向)上的宽度W6。这是因为，第二非显示区域NDA2中的第三像素电源线VSSL与第三公共电源线VDDL之间的间隔距离等于第三像素电源线VSSL与第三公共电源线VDDL之间的间隔距离。透射区域TA1和TA2在第一方向(X轴方向)上的宽度可以由第三像素电源线VSSL和第三公共电源线VDDL之间的间隔距离确定。
此外，在根据本公开的一个实施方式的透明显示面板110中，设置在第二非显示区域NDA2中的第二非透射区域NTA2在第二方向(Y轴方向)上的宽度W2可以等于第一非透射区域NTA1在第二方向上(Y轴方向)上的宽度W1。
因此，在根据本公开的一个实施方式的透明显示面板110中，可以在第二非显示区域NDA2中实现与显示区域DA中的透射率相似的透射率。
此外，根据本公开的一个实施方式的透明显示面板110还可以包括在第二非显示区域NDA2的第二非透射区域NTA2中的滤色器层170和黑矩阵BM。
更具体地，形成在第二像素电源线VDD2、第二公共电源线VSS2、第三像素电源线VDDL和第三公共电源线VSSL之上的滤色器CF1、CF2和CF3，以及形成在滤色器CF1、CF2、CF3之间的黑矩阵BM可以设置在第二非显示区域NDA2的第二非透射区域NTA2中。此时，滤色器CF1、CF2和CF3可以形成为在第二非显示区域NDA2中被图案化，其形状与设置在显示区域DA中的滤色器CF2、CF3的形状相同。
滤色器层170和黑矩阵BM可以不设置在第二非显示区域NDA2的第二透射区域TA2中，以提高透射率。因此，在根据本公开的一个实施方式的透明显示面板110中，可以使第二非显示区域NDA2中的透射率与显示区域DA中的透射率之间的差异最小化。
另外，在根据本公开的一个实施方式的透明显示面板110中，像素电源线VDD、公共电源线VSS和参考线VREF可以仅设置在非显示区域NDA的第一非显示区域NDA1和第二非显示区域NDA2中。在根据本公开的一个实施方式的透明显示面板110中，像素电源线VDD、公共电源线VSS和参考线VREF中的每一个可以形成为双层结构，并且设置在第一非显示区域NDA1中的公共电源线VSS和参考线VREF中的每一个都可以与多个连接电极连接。因此，即使像素电源线VDD、公共电源线VSS和参考线VREF仅设置在第一非显示区域NDA1和第二非显示区域NDA2中，根据本公开的一个实施方式的透明显示面板110也可以确保像素电源线VDD、公共电源线VSS和参考线VREF中的每一个都具有足够的面积，并使电阻最小化。
在根据本公开的一个实施方式的透明显示面板110中，由于像素电源线VDD、公共电源线VSS和参考线VREF没有设置在第三非显示区域NDA3和第四非显示区域NDA4中，所以可以提高第三非显示区域NDA3和第四非显示区域NDA4中的透射率。即，根据本公开的一个实施方式的透明显示面板110即使在第三非显示区域NDA3和第四非显示范围NDA4中也可以具有与显示区域DA的透射率相似的透射率。
对于本领域技术人员来说显而易见的是，上面描述的本公开不受上述实施方式和附图的限制，并且可以在不脱离本公开的精神或范围的情况下对本公开进行各种替换、修改和变型。因此，本公开的范围由所附权利要求限定，并且旨在从权利要求的含义、范围和等同概念导出的所有变型或修改都落在本公开的范围内。
可以组合上述各种实施方式以提供进一步的实施方式。本说明书中提及的和/或在应用数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利出版物通过引用将其全部内容并入本文。如果需要，可以修改实施方式的方面，以采用各种专利、申请和公开的概念来提供进一步的实施方式。
根据以上详细描述，可以对实施方式进行这些和其它改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制为在说明书和权利要求书中公开的特定实施方式，而应解释为包括所有可能的实施方式以及这些权利要求所赋予的等同范围的全部范围。因此，权利要求不受本公开的限制。

Claims (22)

1.一种透明显示装置，该透明显示装置包括：
基板，该基板设置有显示区域和与所述显示区域相邻的非显示区域，所述显示区域包括透射区域和非透射区域，在所述非透射区域中设置有多个子像素；
驱动晶体管，该驱动晶体管在所述基板上方设置在所述非透射区域中，所述驱动晶体管包括有源层、栅电极、源电极和漏电极；以及
电容器，该电容器在所述基板上方设置在所述非透射区域中，所述电容器包括第一电容器电极和第二电容器电极，
其中，所述第二电容器电极不与所述驱动晶体管的所述有源层交叠。
2.根据权利要求1所述的透明显示装置，所述透明显示装置还包括与所述驱动晶体管的所述有源层在同一层上的、由与所述有源层的材料相同的材料制成的信号线，其中，所述电容器不与所述信号线交叠。
3.根据权利要求1所述的透明显示装置，其中，所述第一电容器电极从所述驱动晶体管的所述栅电极延伸，并且所述第二电容器电极设置在所述栅电极和所述漏电极之间。
4.根据权利要求1所述的透明显示装置，所述透明显示装置还包括：
栅极绝缘膜，该栅极绝缘膜设置在所述有源层与所述栅电极之间；以及
第一层间绝缘层，该第一层间绝缘层设置在所述第一电容器电极和所述第二电容器电极之间，
其中，所述第一层间绝缘层比所述栅极绝缘膜更薄。
5.根据权利要求1所述的透明显示装置，所述透明显示装置还包括设置在所述第二电容器电极上方的第二层间绝缘层，其中，所述源电极和所述漏电极设置在所述第二层间绝缘层上方。
6.根据权利要求1所述的透明显示装置，所述透明显示装置还包括：
第一平坦化层，该第一平坦化层设置在所述驱动晶体管和所述电容器上方；
阳极辅助电极，该阳极辅助电极设置在所述第一平坦化层上方并且通过穿过所述第一平坦化层的第一接触孔与所述驱动晶体管电连接；
第二平坦化层，该第二平坦化层设置在所述阳极辅助电极上方；以及
阳极电极，该阳极电极设置在所述第二平坦化层上方并且通过穿过所述第二平坦化层的第二接触孔与所述阳极辅助电极电连接。
7.根据权利要求6所述的透明显示装置，其中，所述第一接触孔和所述第二接触孔设置成彼此间隔开。
8.根据权利要求6所述的透明显示装置，其中，所述第一接触孔设置成与设置有所述电容器的区域间隔开，并且其中，所述第二接触孔设置在设置有所述电容器的区域中。
9.根据权利要求6所述的透明显示装置，其中，所述第二接触孔设置在所述电容器的所述第二电容器电极上方。
10.根据权利要求1所述的透明显示装置，所述透明显示装置还包括：
多条公共电源线，所述多条公共电源线设置在所述基板上方并且在第一方向上从所述显示区域延伸；以及
多条像素电源线，所述多条像素电源线设置在所述基板上方并且在所述第一方向上从所述显示区域延伸，
其中，所述多条公共电源线和所述多条像素电源线交替设置，并且
其中，所述透射区域设置在所述公共电源线和所述像素电源线之间。
11.根据权利要求10所述的透明显示装置，其中，所述多条像素电源线中的第一像素电源线包括第一金属层和设置在所述第一金属层上方的第二金属层，所述第一金属层和所述第二金属层部分地彼此交叠并且通过第三接触孔彼此连接。
12.根据权利要求10所述的透明显示装置，其中，所述多条公共电源线中的第一公共电源线包括第一金属层和设置在所述第一金属层上方的第二金属层，所述第一金属层和所述第二金属层部分地彼此交叠并且通过第一接触部分彼此连接。
13.根据权利要求10所述的透明显示装置，其中，所述非显示区域的一部分包括非透射区域和设置在所述非显示区域的所述一部分的所述非透射区域之间的透射区域，所述非显示区域的所述一部分的所述非透射区域设置有所述多条像素电源线中的第二像素电源线和第三像素电源线以及所述多条公共电源线中的第二公共电源线和第三公共电源线。
14.根据权利要求10所述的透明显示装置，所述透明显示装置还包括：
选通线，该选通线在所述公共电源线和所述像素电源线彼此交叉的地方在第二方向上延伸；
第一交叉区域，在该第一交叉区域中所述公共电源线与所述选通线彼此交叉；以及
第二交叉区域，在该第二交叉区域中所述像素电源线与所述选通线彼此交叉，
其中，所述驱动晶体管和所述电容器设置在所述第一交叉区域和所述第二交叉区域之间。
15.根据权利要求14所述的透明显示装置，其中，所述多个子像素中的与所述第一交叉区域和所述第二交叉区域对应的子像素的阳极电极包括第一部分和从所述第一部分的相对侧突出的第二部分和第三部分，并且
其中，所述驱动晶体管和所述电容器设置在所述第一部分下方，并且所述公共电源线和所述像素电源线设置在所述第二部分或所述第三部分下方。
16.根据权利要求14所述的透明显示装置，其中，所述多个子像素中的不与所述第一交叉区域和所述第二交叉区域对应的子像素的阳极电极的面积小于所述多个子像素中的与所述第一交叉区域和所述第二交叉区域对应的子像素的阳极电极的面积。
17.根据权利要求14所述的透明显示装置，其中，所述电容器和所述驱动晶体管设置在所述第一交叉区域和所述第二交叉区域之间。
18.根据权利要求1所述的透明显示装置，所述透明显示装置还包括：
第一层间绝缘层，该第一层间绝缘层设置在所述栅电极和所述第一电容器电极上方；以及
第二层间绝缘层，该第二层间绝缘层设置在所述第二电容器电极上方，
其中，所述第一层间绝缘层和所述第二层间绝缘层中的每一个由折射率为1.8到1.9的无机膜制成。
19.根据权利要求18所述的透明显示装置，所述透明显示装置还包括：
堤部，该堤部设置在所述非透射区域中，
其中，所述透射区域与所述第一层间绝缘层和所述第二层间绝缘层二者的端部之间的距离小于所述透射区域与所述堤部的端部之间的距离。
20.一种透明显示装置，该透明显示装置包括：
基板，该基板设置有显示区域和与所述显示区域相邻的非显示区域，所述显示区域包括透射区域和非透射区域，在所述非透射区域中设置有多个子像素；
发光二极管，该发光二极管在所述基板上方设置在所述非透射区域中，所述发光二极管包括阳极电极、发光层和阴极电极；
驱动晶体管，该驱动晶体管设置在所述发光二极管和所述基板之间，并且设置在所述非透射区域的第一区域中；以及
电容器，该电容器设置在所述发光二极管和所述基板之间并且设置在所述非透射区域的第二区域中，
其中，设置有所述电容器的所述第二区域不与设置有所述驱动晶体管的所述第一区域交叠。
21.根据权利要求20所述的透明显示装置，所述透明显示装置还包括阳极辅助电极，该阳极辅助电极设置在所述驱动晶体管和所述发光二极管之间，所述阳极辅助电极将所述驱动晶体管与所述发光二极管的所述阳极电极电连接，
其中，所述阳极辅助电极通过第一接触孔连接到所述驱动晶体管，并且所述第一接触孔与设置有所述电容器的所述第二区域间隔开。
22.根据权利要求21所述的透明显示装置，其中，所述发光二极管的所述阳极电极通过第二接触孔连接到所述阳极辅助电极，并且所述第二接触孔设置在设置有所述电容器的所述第二区域中。
CN202011538822.7A 2019-12-30 2020-12-23 透明显示装置 Pending CN113130582A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190177848A KR20210085129A (ko) 2019-12-30 2019-12-30 투명 표시 장치
KR10-2019-0177848 2019-12-30

Publications (1)

Publication Number Publication Date
CN113130582A true CN113130582A (zh) 2021-07-16

Family

ID=76545633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011538822.7A Pending CN113130582A (zh) 2019-12-30 2020-12-23 透明显示装置

Country Status (4)

Country Link
US (1) US11653531B2 (zh)
KR (1) KR20210085129A (zh)
CN (1) CN113130582A (zh)
TW (1) TWI782373B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207248A (zh) * 2022-07-15 2022-10-18 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11985841B2 (en) 2020-12-07 2024-05-14 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
TWI796932B (zh) * 2021-09-16 2023-03-21 友達光電股份有限公司 顯示裝置
CN114823829B (zh) * 2022-04-13 2024-01-19 武汉华星光电半导体显示技术有限公司 显示装置
CN115132948B (zh) * 2022-06-30 2024-02-27 武汉华星光电半导体显示技术有限公司 显示面板和电子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156995A1 (en) * 2009-12-31 2011-06-30 Jun Ho Choi Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR20140095357A (ko) * 2013-01-24 2014-08-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
US20160352989A1 (en) * 2015-05-29 2016-12-01 Seiko Epson Corporation Imaging device, and controlling method of imaging device
US20170186826A1 (en) * 2015-12-29 2017-06-29 Lg Display Co., Ltd. Organic light emitting display device and method of fabricating the same
US20170193876A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Display Device
KR20180002274A (ko) * 2016-06-29 2018-01-08 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
US20180033847A1 (en) * 2016-07-29 2018-02-01 Lg Display Co., Ltd. Transparent display device and method for manufacturing the same
US20190243200A1 (en) * 2018-02-07 2019-08-08 Samsung Display Co., Ltd. Display panel, method of manufacturing display panel, and display device including display panel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
KR102215622B1 (ko) * 2013-11-18 2021-02-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102236381B1 (ko) 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI621871B (zh) * 2015-07-31 2018-04-21 三星Ｓｄｉ股份有限公司 窗膜和包含所述窗膜的可撓性顯示器
KR102449405B1 (ko) 2015-12-04 2022-09-29 엘지디스플레이 주식회사 투명표시장치, 및 그의 제조방법
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
KR102387179B1 (ko) 2017-04-27 2022-04-14 엘지디스플레이 주식회사 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156995A1 (en) * 2009-12-31 2011-06-30 Jun Ho Choi Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR20140095357A (ko) * 2013-01-24 2014-08-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
US20160352989A1 (en) * 2015-05-29 2016-12-01 Seiko Epson Corporation Imaging device, and controlling method of imaging device
US20170186826A1 (en) * 2015-12-29 2017-06-29 Lg Display Co., Ltd. Organic light emitting display device and method of fabricating the same
US20170193876A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Display Device
KR20180002274A (ko) * 2016-06-29 2018-01-08 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
US20180033847A1 (en) * 2016-07-29 2018-02-01 Lg Display Co., Ltd. Transparent display device and method for manufacturing the same
US20190243200A1 (en) * 2018-02-07 2019-08-08 Samsung Display Co., Ltd. Display panel, method of manufacturing display panel, and display device including display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207248A (zh) * 2022-07-15 2022-10-18 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN115207248B (zh) * 2022-07-15 2024-01-19 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
KR20210085129A (ko) 2021-07-08
US20210202641A1 (en) 2021-07-01
TWI782373B (zh) 2022-11-01
TW202135352A (zh) 2021-09-16
US11653531B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
CN113053956B (zh) 透明显示装置
CN113130582A (zh) 透明显示装置
US20210193688A1 (en) Transparent display device
TWI768594B (zh) 透明顯示裝置
CN113130576B (zh) 透明显示装置
US11937460B2 (en) Transparent display device
US11950459B2 (en) Transparent display device having display area including transmissive area and non-transmissive area
CN114664895A (zh) 透明显示装置
US20230200159A1 (en) Display Device
US20220149139A1 (en) Transparent display device
US20220208916A1 (en) Display device
US20220190095A1 (en) Transparent display device
US20220190059A1 (en) Transparent display device
US20220190096A1 (en) Transparent display device
US20220165837A1 (en) Transparent display device
US20220199728A1 (en) Transparent display device
CN118175887A (zh) 透明显示装置
US20220199009A1 (en) Transparent display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination