CN118175887A - 透明显示装置 - Google Patents

透明显示装置 Download PDF

Info

Publication number
CN118175887A
CN118175887A CN202410505379.5A CN202410505379A CN118175887A CN 118175887 A CN118175887 A CN 118175887A CN 202410505379 A CN202410505379 A CN 202410505379A CN 118175887 A CN118175887 A CN 118175887A
Authority
CN
China
Prior art keywords
anode electrode
power line
disposed
common power
transparent display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410505379.5A
Other languages
English (en)
Inventor
金义泰
申起燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118175887A publication Critical patent/CN118175887A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了透明显示装置，其可以在非显示区域以及显示区域中具有高透光率，并且可以使非透射区域中的发光面积增加或最大化。透明显示装置包括：基板，其设置有其中设置有多个子像素的显示区域以及与显示区域相邻的非显示区域；阳极电极，其在基板上方设置在多个子像素中的每一个中；发光层，其设置在阳极电极上方；阴极电极，其设置在发光层上方；像素电力线，其设置在基板上方并且在显示区域中在第一方向上延伸；以及公共电力线，其设置在基板上方并且在显示区域中在第一方向上延伸。显示区域包括设置有公共电力线和像素电力线的非透射区域，以及设置在公共电力线与像素电力线之间的透射区域。

Description

透明显示装置
本申请是原案申请号为202011524636.8的发明专利申请(申请日：2020年12月22日，发明名称：透明显示装置)的分案申请。
技术领域
本公开涉及透明显示装置。
背景技术
随着信息化社会的发展，对显示图像的显示装置的需求以各种形式增加。近来，已经广泛使用了诸如液晶显示(LCD)装置、等离子显示面板(PDP)装置和有机发光显示(OLED)装置、量子点发光显示(QLED)装置之类的各种类型的显示装置。
近来，关于透明显示装置的研究正在积极进行，透明显示装置用于允许用户在透过显示装置之后查看布置在显示装置的相对侧上的物体或图像。
透明显示装置可以包括在其上显示图像的显示区域和非显示区域，其中，显示区域可以包括可以透射外部光的透射区域和非透射区域。透明显示装置可以通过透射区域在显示区域中具有高透光率。然而，由于在非显示区域中设置有多条信号线，因此透明显示装置在非显示区域中的透光率比显示区域低。
发明内容
鉴于以上问题做出了本公开，并且本公开的一个目的是提供在非显示区域以及显示区域中可以具有高透光率的透明显示装置。
本公开的另一个目的是提供可以增加或最大化非透射区域中的发光面积的透明显示装置。
除了如上所述的本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的其它目的和特征。
根据本公开的一方面，可以通过提供透明显示装置来实现上述和其它目的，该透明显示装置包括：基板，其设置有其中设置有多个子像素的显示区域、以及与显示区域相邻的非显示区域；阳极电极，其在基板上设置在多个子像素中的每一个中；发光层，其设置在阳极电极上；阴极电极，其设置在发光层上；像素电力线，其设置在基板上并且在显示区域中在第一方向上延伸；以及公共电力线，其设置在基板上并且在显示区域中在第一方向上延伸。显示区域包括设置有公共电力线和像素电力线的非透射区域，以及设置在公共电力线与像素电力线之间的透射区域。在一个实施方式中，非显示区域位于包围显示区域，但这不是必需的。
根据本公开的另一方面，可以通过提供透明显示装置来实现上述和其它目的，该透明显示装置包括：基板，其设置有其中设置有多个子像素的显示区域、以及与显示区域相邻的非显示区域；公共电力线，其设置在基板上并且在显示区域中在第一方向上延伸；多个第一阳极电极，其沿着公共电力线设置在公共电力线上；堤部，其设置在多个第一阳极电极之间；以及间隔件，其设置在堤部上。
根据本发明，公共电力线和像素电力线可以交替地设置在显示区域中，并且透射区域可以设置在公共电力线与像素电力线之间。另外，第一子像素可以设置在选通线与公共电力线彼此相交的区域中，并且第三子像素可以设置在选通线与像素电力线彼此相交的区域中，并且第二子像素可以设置在第一子像素与第三子像素之间。因此，本公开可以通过增加或最大化透射区域来提高透射率。
另外，根据本公开，设置在第一子像素和第三子像素中的每一个中的阳极电极可以包括第一部分、从第一部分的一侧边突出的第二部分、以及从第一部分的另一侧边突出的第三部分。此时，第二部分和第三部分可以通过覆盖设置在其下方的金属线而防止由于多条金属线而发生的衍射。
另外，根据本公开，第二部分和第三部分可以形成在设置在第一子像素和第三子像素中的每一个中的阳极电极中，由此可以在非透射区域中使发光区域的面积增加或最大化。
另外，根据本公开，可以提供间隔件而没有减小发光区域的面积。另外，在形成发光层的过程中，掩模可以设置在间隔件上，由此可以精确地对发光层进行图案化，并且可以防止形成在第一基板上的元件被掩模损坏。
另外，根据本公开，阴极电极由低电阻金属材料形成，由此可以不形成单独的阴极辅助电极和单独的阴极接触结构。因此，可以使透射区域的面积增加或最大化，并且使非透射区域中的发光区域的面积增加或最大化。
除了如上所述的本公开的效果之外，本领域技术人员将从本公开的以上描述中清楚地理解本公开的其它优点和特征。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开的上述和其它目的、特征和其它优点，其中：
图1是例示根据本公开的一个实施方式的透明显示装置的立体图；
图2是例示透明显示面板的平面示意图；
图3是图2中的区域A的放大图；
图4是沿着图3的线I-I’截取的截面图；
图5是沿着图3的线II-II’截取的截面图；
图6A至图6D是例示第一阳极电极、第二阳极电极和第三阳极电极的形状的图；
图7A至图7C是例示间隔件的布置的实施方式的图；
图8是图2中的区域B的放大图；
图9是沿着图8的线III-III’截取的截面图；
图10是沿着图8的线IV-IV’截取的截面图；以及
图11是沿着图8的线V-V’截取的截面图。
具体实施方式
将通过以下参照附图描述的实施方式来阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式实施，并且不应被解释为限于本文阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本公开的范围。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施方式的附图中公开的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所例示的细节。在整个说明书中，相似的附图标记指代相似的元件。在以下描述中，当确定相关的已知功能或配置的详细描述不必要地使本公开的要点模糊时，将省略详细描述。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅”，否则可以添加另一部件。除非相反地指出，否则单数形式的术语可以包括复数形式。
在解释元件时，尽管没有明确的描述，但是元件被解释为包括误差范围。
在描述位置关系时，例如，当将位置关系描述为“在…上”、“在...之上”、“在...之下”和“紧邻…”时，除非使用“正好”或“直接”，否则可以在两个其它部件之间布置一个或更多个部件。
将理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
在描述本公开的元件时，可以使用术语“第一”、“第二”等。这些术语旨在从其它元件中识别出相应的元件，并且相应元件的基础、顺序或数量不受这些术语的限制。元件“连接”或“联接”至另一元件的表述应理解为该元件可以直接连接或联接至另一元件，但是除非特别提及，否则可以间接地连接或联接至另一元件，或者第三元件可以插置于相应的元件之间。
本领域技术人员可以充分理解，本公开的各种实施方式的特征可以部分或整体地彼此联接或组合，并且可以以各种方式进行彼此之间的交互操作并且在技术上被驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
在下文中，将参照附图详细描述根据本公开的透明显示装置的示例。在所有附图中，将尽可能地使用相同的附图标记表示相同或相似的部件。
图1是例示根据本公开的一个实施方式的透明显示装置的立体图。
在下文中，X轴指示与选通线平行的线，Y轴指示与数据线平行的线，并且Z轴指示透明显示装置100的高度方向。
尽管基于本公开的一个实施方式的透明显示装置100被实施为有机发光显示装置进行了描述，但是透明显示装置100可以被实施为液晶显示装置(LCD)、等离子显示面板(PDP)、量子点发光显示器(QLED)或电泳显示装置。
参照图1，根据本公开的一个实施方式的透明显示装置100包括透明显示面板110、源极驱动集成电路(IC)210、柔性膜220、电路板230和定时控制器240。
透明显示面板110包括彼此面对的第一基板111和第二基板112。第二基板112可以是封装基板。第一基板111可以是使用半导体工艺形成的硅晶片基板、塑料膜或玻璃基板。第二基板112可以是塑料膜、玻璃基板或封装膜。第一基板111和第二基板112可以由透明材料制成。
选通驱动器根据从定时控制器240提供的选通控制信号将选通信号提供给选通线。选通驱动器可以通过面板中选通驱动器(GIP)方法设置在透明显示面板110的显示区域的一侧或者透明显示面板110的两侧之外的非显示区域中。以另一种方式，选通驱动器可以被制造成驱动芯片，可以被安装在柔性膜上，并且可以通过带式自动接合(TAB)方法被附接至透明显示面板110的显示区域的一侧或透明显示面板110的两侧之外的非显示区域。
源极驱动IC 210从定时控制器240接收数字视频数据和源极控制信号。源极驱动IC 210根据源极控制信号将数字视频数据转换为模拟数据电压，并将模拟数据电压提供给数据线。如果源极驱动IC 210被制造成驱动芯片，则源极驱动IC 210可以通过膜上芯片(COF)方法或塑料上芯片(COP)方法安装在柔性膜220上。
诸如电力焊盘和数据焊盘之类的焊盘可以形成在透明显示面板110的非显示区域中。将焊盘与源极驱动IC 210连接的线以及将焊盘与电路板230的线连接的线可以形成在柔性膜220中。可以使用各向异性导电膜将柔性膜220附接至焊盘上，由此可以将焊盘与柔性膜220的线连接。
图2是例示透明显示面板的平面示意图，图3是图2中的区域A的放大图，图4是沿着图3的线I-I’截取的截面图，图5是沿着图3的线II-II’截取的截面图，图6A至图6D是例示第一阳极电极、第二阳极电极和第三阳极电极的形状的图，并且图7A至图7C是例示间隔件的布置的实施方式的图。
第一基板111可以包括形成有像素P以显示图像的显示区域DA和不显示图像的非显示区域NDA。
如图3所示，显示区域DA包括透射区域TA和非透射区域NTA。透射区域TA是大多数外部入射光穿过的区域，并且非透射区域NTA是大多数外部入射光不能透射的区域。例如，透射区域TA可以是透光率大于α％(例如，90％)的区域，并且非透射区域NTA可以是透光率小于β％(例如，50％)的区域。此时，α大于β。由于透射区域TA，用户可以观看布置在透明显示面板110后面的物体或背景。
非透射区域NTA可以设置有像素电力线VDD(VDDL)、公共电力线VSS(VSSL)、基准线，数据线、选通线GL和像素P。
在显示区域DA中，选通线GL可以在第一方向(例如，X轴方向)上延伸，并且可以与像素电力线VDD(VDDL)、公共电力线VSS(VSSL)和数据线相交(或交叠)。
像素电力线VDD(VDDL)、公共电力线VSS(VSSL)、基准线和数据线可以在第二方向(例如，Y轴方向)上延伸。此时，像素电力线VDD(VDDL)和公共电力线VSS(VSSL)可以交替地设置在显示区域DA中。透射区域TA可以设置在VDD(VDDL)与公共电力线VSS(VSSL)之间。
像素P发出预定的光以显示图像。发光区域EA可以对应于像素P中的从其中发光的区域。
每个像素P可以包括第一子像素P1、第二子像素P2和第三子像素P3。可以设置第一子像素P1以包括发出绿光的第一发光区域EA1，可以设置第二子像素P2以包括发出红光的第二发光区域EA2，并且可以设置第三子像素P3以包括发出蓝光的第三发光区域EA3，但是这些子像素不限于此。每个像素P还可以包括发出白光W的子像素。可以以各种方式改变子像素P1、P2和P3的布置顺序。
在下文中，为了便于描述，将基于第一子像素P1是发出绿光的绿色子像素、第二子像素P2是发出红光的红色子像素、并且第三子像素P3是发出蓝光的蓝色子像素来进行描述。
第一子像素Pl和第三子像素P3中的每一个可以被设置为与公共电力线VSSL与选通线GL彼此相交的第一交叉区域IA1和像素电力线VDDL与选通线GL彼此相交的第二交叉区域IA2中的任何一个交叠。
例如，如图3所示，第一子像素Pl的至少一部分可以被设置为与公共电力线VSSL与选通线GL彼此相交的第一交叉区域IA1交叠，但不限于此。第三子像素P3的至少一部分可以被设置为与像素电力线VDDL与选通线GL彼此相交的第二交叉区域IA2交叠，但不限于此。第一子像素P1可以被设置为与第二交叉区域IA2交叠，并且第三子像素P3可以被设置为与第一交叉区域IA1交叠。另外，第一子像素P1和第三子像素P3可以沿着公共电力线VSSL交替地设置，或者可以沿着像素电力线VDDL交替地设置。
第二子像素P2可以设置在第一交叉区域IA1与第二交叉区域IA2之间。例如，第二子像素P2可以设置在第一子像素P1与第三子像素P3之间。此时，第二子像素P2的至少一部分可以与选通线GL交叠。
如图4所示，第一子像素Pl、第二子像素P2和第三子像素P3中的每一个可以包括电路元件以及发光二极管，电路元件包括电容器、薄膜晶体管等。薄膜晶体管可以包括开关晶体管、感测晶体管和驱动晶体管T。
开关晶体管根据提供给选通线GL的选通信号进行开关，并且用于将从数据线提供的数据电压提供给驱动晶体管T。
感测晶体管用于感测驱动晶体管T的阈值电压偏差，其是图像质量劣化的原因。
根据从开关晶体管提供的数据电压来对驱动晶体管T进行开关操作，以从由像素电力线VDDL提供的电源生成数据电流，并且用于将生成的数据电流提供给像素的阳极电极120。
驱动晶体管T包括有源层ACT、栅电极GE、源电极SE和漏电极DE。
详细地，可以在第一基板111上方设置有源层ACT。有源层ACT可以由硅基半导体材料或氧化物基半导体材料形成。可以在有源层ACT与第一基板111之间设置缓冲层(未示出)。
可以在有源层ACT上方设置栅极绝缘层GI。栅极绝缘层GI可以形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜或SiOx和SiNx的多层膜。
栅电极GE可以设置在栅极绝缘层GI上方。栅电极GE可以由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的任一种或它们的合金所制成的单层或多层形成。
第一层间绝缘层ILD1和第二层间绝缘层ILD2可以设置在栅电极GE上方。第一层间绝缘层ILD1和第二层间绝缘层ILD2可以形成为无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或SiOx和SiNx的多层的层。
源电极SE和漏电极DE可以设置在第二层间绝缘层ILD2上方。源电极SE和漏电极DE中的一个可以通过穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的第二接触孔CH2连接至有源层ACT。
源电极SE和漏电极DE可以由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的任何一种或它们的合金所制成的单层或多层形成。
第一平坦化层PLNl可以设置在源电极SE和漏电极DE上方以平坦化由驱动晶体管T引起的台阶差。第一平坦化层PLN1可以由有机层(例如，丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等)形成。
阳极辅助电极115可以设置在第一平坦化层PLNl上方。阳极辅助电极115可以通过穿过第一平坦化层PLN1的第三接触孔CH3连接至源电极SE和漏电极DE中的一个。例如，阳极辅助电极115可以通过穿过第一平坦化层PLN1的第三接触孔CH3连接至漏电极DE。
阳极辅助电极115可以由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu中的任何一种或它们的合金所制成的单层或多层形成。
第二平坦化层PLN2可以形成在阳极辅助电极115上方。第二平坦化层PLN2可以由有机层(例如，丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等)形成。
在第二平坦化层PLN2上方设置有包括阳极电极120、有机发光层130和阴极电极140的发光二极管以及堤部125。
阳极电极120可以设置在第二平坦化层PLN2上方，并且可以与驱动晶体管T连接。详细地，阳极电极120可以通过穿过第二平坦化层PLN2的第一接触孔CH1连接至阳极辅助电极115。由于阳极辅助电极115通过第三接触孔CH3连接至驱动晶体管T的源电极SE或漏电极DE，因此阳极电极120可以与驱动晶体管T电连接。
可以为子像素P1、P2和P3中的每一个设置阳极电极120。详细地，一个阳极电极120可以形成在第一子像素P1中，另一个阳极电极120可以形成在第二子像素P2中，另一个阳极电极120可以形成在第三子像素P3中。在透射区域TA中未设置阳极电极120。
根据本公开的一个实施方式的阳极电极120可以包括第一阳极电极121、第二阳极电极122和第三阳极电极123。
第一阳极电极121可以设置在公共电力线VSSL上方。详细地，第一阳极电极121的至少一部分可以被设置为与公共电力线VSSL和选通线GL彼此相交的第一交叉区域IA1交叠。
第一阳极电极121可以沿着公共电力线VSSL多个地设置在公共电力线VSSL上方。设置有多个第一阳极电极121的子像素可以是第一子像素P1和第三子像素P3中的至少一个。例如，设置有多个第一阳极电极121的子像素可以是第一子像素P1。对于另一示例，设置有多个第一阳极电极121的子像素可以是第三子像素P3。对于其它示例，设置有多个第一阳极电极121的子像素可以是第一子像素P1和第三子像素P3。此时，第一子像素P1和第三子像素P3可以交替地设置在公共电力线VSSL上方。
第三阳极电极123可以设置在像素电力线VDDL上方。详细地，第三阳极电极123的至少一部分可以被设置为与像素电力线VDDL与选通线GL彼此相交的第二交叉区域IA2交叠。
第三阳极电极123可以沿着像素电力线VDDL多个地设置在像素电力线VDDL上方。设置有多个第三阳极电极123的子像素可以是第一子像素P1和第三子像素P3中的至少一个。例如，设置有多个第三阳极电极123的子像素可以是第一子像素P1。对于另一示例，设置有多个第三阳极电极123的子像素可以是第三子像素P3。对于其它示例，设置有多个第三阳极电极123的子像素可以是第一子像素P1和第三子像素P3。此时，第一子像素P1和第三子像素P3可以交替地设置在像素电力线VDDL上方。
第二阳极电极122可以设置在第一阳极电极121与第三阳极电极123之间。详细地，第二阳极电极122可以设置在第一交叉区域IA1与第二交叉区域IA2之间所设置的选通线GL上方。
第一阳极电极121和第三阳极电极123可以具有与第二阳极电极122的形状不同的形状。
详细地，如图6A至图6C所示，第一阳极电极121可以包括第一部分121a、第二部分121b和第三部分121c。第一阳极电极121的第一部分121a的至少一部分可以设置为与公共电力线VSSL与选通线GL彼此相交的第一交叉区域IA1交叠。例如，如图6A至图6C所示，第一阳极电极121的第一部分121a可以具有矩形形状，但不限于此。第一阳极电极121的第一部分121a可以形成为诸如圆形、半圆形和多边形形状之类的各种形状。
第一阳极电极121的第一部分121a可以在其下方设置有诸如开关晶体管、感测晶体管和驱动晶体管T之类的薄膜晶体管及电容器。第一阳极电极121的第一部分121a可以具有宽度WA1，其可以覆盖设置在其下方的薄膜晶体管和电容器。
第一阳极电极121的第二部分121b可以从第一部分121a的一侧边S1-1突出。此时，第一阳极电极121的第二部分121b可以设置在公共电力线VSSL上方。也就是说，第一部分121a的一侧边S1-1可以对应于与公共电力线VSSL相交的一侧。第一阳极电极121的第二部分121b可以朝向公共电力线VSSL延伸的方向(即，第二方向(Y轴方向))突出。
第一阳极电极121的第二部分121b可以包括面对第一部分121a的第一侧边S2-1，以及将第一侧边S2-1和第一部分121a连接的第二侧边S2-2和第三侧边S2-3。
第一阳极电极121的第二部分121b可以在第一侧边S2-1处具有宽度WA2，其比第一阳极电极121的第一部分121a的宽度WA1窄。第一阳极电极121可以在其下方设置有多条金属线，例如，公共电力线VSSL、数据线DL1和DL2以及基准线REFL1和REFL2。此时，公共电力线VSSL、数据线DL1和DL2以及基准线REFL1和REFL2可以在同一方向(即，第二方向(Y轴方向))上平行设置，如图3所示。因此，第一阳极电极121的第二部分121b可以用比第一阳极电极121的第一部分121a的宽度WA1窄的宽度WA2覆盖多条金属线。
此外，如图6A所示，第一阳极电极121的第二部分121b可以从第一部分121a的一侧边S1-1突出并以一定宽度WA2延伸，但不限于此。
第一阳极电极121的第二部分121b的宽度可以不恒定。例如，如图6B所示，第一阳极电极121的第二部分121b可以在第一侧边S2-1与第一部分121a之间设置有弯曲部分CV。详细地，第一阳极电极121的第二部分121b可以包括将第一侧边S2-1与第一部分121a连接的第二侧边S2-2和第三侧边S2-3。第一阳极电极121的第二部分121b的第二侧边S2-2可以包括通过曲线从一个点连接至第一部分121a的弯曲部分CV。另外，第一阳极电极121的第二部分121b的第三侧边S2-3可以包括通过曲线从一个点连接至第一部分121a的弯曲部分CV。此时，弯曲部分CV可以朝着向内的方向凹陷。
对于另一示例，如图6C所示，第一阳极电极121的第二部分121b可以在第一侧边S2-1与第一部分121a之间设置有对角线部分DG。在一些实施方式中，该对角线部分DG可以包括第一阳极电极121的第一部分121a和第一阳极电极121的第二部分121b之间的基本直线部分。图6C所示的其它对角线部分DG也可以包括基本直线部分。详细地，第一阳极电极121的第二部分121b可以包括将第一侧边S2-1与第一部分121a连接的第二侧边S2-2和第三侧边S2-3。第一阳极电极121的第二部分121b的第二侧边S2-2可以包括通过对角线从一个点连接至第一部分121a的对角线部分DG。另外，第一阳极电极121的第二部分121b的第三侧边S2-3可以包括通过对角线从一个点连接至第一部分121a的对角线部分DG。
第一阳极电极121的第三部分121c可以从第一部分121a的另一侧边S1-2突出。此时，第一阳极电极121的第三部分121c可以设置在公共电力线VSSL上方。也就是说，第一部分121a的另一侧边S1-2可以对应于与公共电力线VSSL相交的一侧。第一阳极电极121的第三部分121c可以朝向公共电力线VSSL延伸的方向(即，第二方向(Y轴方向))突出。
第一阳极电极121的第三部分121c可以包括面对第一部分121a的第一侧边S3-1以及将第一侧边S3-1与第一部分121a连接的第二侧边S3-2和第三侧边S3-3。
第一阳极电极121的第三部分121c可以在第一侧边S3-1处具有宽度WA3，其窄于第一阳极电极121的第一部分121a的宽度WA1。第一阳极电极121的第三部分121c可以在其下方设置有多条金属线，例如，公共电力线VSSL、数据线DL1和DL2以及基准线REFL1和REFL2。此时，公共电力线VSSL、数据线DL1和DL2以及基准线REFL1和REFL2可以在同一方向(即，第二方向(Y轴方向))上平行设置。因此，第一阳极电极121的第三部分121c可以用比第一阳极电极121的第一部分121a的宽度WA1窄的宽度WA3覆盖多条金属线。
在第一阳极电极121的第三部分121c中，第一侧边S3-1处的宽度WA3可以等于第一阳极电极121的第二部分121b的宽度WA2。第一阳极电极121的第三部分121c和第一阳极电极121的第二部分121b可以通过插置第一阳极电极121的第一部分121a而具有对称的形状。
此外，如图6A所示，第一阳极电极121的第三部分121c可以从第一部分121a的另一侧边S1-2突出并且以一定宽度WA3延伸，但不限于此。
第一阳极电极121的第三部分121c的宽度可以不是恒定的。例如，如图6B所示，第一阳极电极121的第三部分121c可以在第一侧边S2-1与第一部分121a之间设置有弯曲部分CV。详细地，第一阳极电极121的第三部分121c可以包括将第一侧边S3-1与第一部分121a连接的第二侧边S3-2和第三侧边S3-3。第一阳极电极121的第三部分121c的第二侧边S3-2可以包括通过曲线从一个点连接到第一部分121a的弯曲部分CV。此外，第一阳极电极121的第三部分121c的第三侧边S3-3可以包括通过曲线从一个点连接至第一部分121a的弯曲部分CV。此时，弯曲部分CV可以朝着向内的方向凹陷。
对于另一示例，如图6C所示，第一阳极电极121的第三部分121c在第一侧边S3-1与第一部分121a之间可以设置有对角线部分DG。详细地，第一阳极电极121的第三部分121c可以包括将第一侧边S3-1与第一部分121a连接的第二侧边S3-2和第三侧边S3-3。第一阳极电极121的第三部分121c的第二侧边S3-2可以包括通过对角线从一个点连接至第一部分121a的对角线部分DG。另外，第一阳极电极121的第三部分121c的第三侧边S3-3可以包括通过对角线从一个点连接至第一部分121a的对角线部分DG。
如图6A至图6C所示，第三阳极电极123可以包括第一部分123a、第二部分123b和第三部分123c。第三阳极电极123的第一部分123a的至少一部分可以设置为与像素电力线VDDL与选通线GL彼此相交的第二交叉区域IA2交叠。例如，如图6A至图6C所示，第三阳极电极123的第一部分123a可以具有矩形形状，但不限于此。第三阳极电极123的第一部分123a可以形成为诸如圆形、半圆形和多边形形状之类的各种形状。
第三阳极电极123的第一部分123a可以在其下方设置有诸如开关晶体管、感测晶体管和驱动晶体管T之类的薄膜晶体管以及电容器。第三阳极电极123的第一部分123a可以具有宽度WA1，该宽度WA1可以覆盖设置在其下方的薄膜晶体管和电容器。
第三阳极电极123的第二部分123b可以从第一部分123a的一侧边S1-1突出。此时，第三阳极电极123的第二部分123b可以设置在像素电力线VDDL上方。也就是说，第一部分123a的一侧边S1-1可以对应于与像素电力线VDDL相交的一侧。第三阳极电极123的第二部分123b可以朝向像素电力线VDDL延伸的方向(即，第二方向(Y轴方向))突出。
第三阳极电极123的第二部分123b可以包括面对第一部分123a的第一侧边S2-1、以及将第一侧边S2-1与第一部分123a连接的第二侧边S2-2和第三侧边S2-3。
第三阳极电极123的第二部分123b可以在第一侧边S2-1处具有宽度WA2，其比第三阳极电极123的第一部分123a的宽度WA1窄。第三阳极电极123的第二部分123b可以在其下方设置有多条金属线，例如，像素电力线VDDL、数据线DL1和DL2以及基准线REFL1和REFL2。此时，像素电力线VDDL、数据线DL1和DL2以及基准线REFL1和REFL2可以沿同一方向(即，第二方向(Y轴方向))平行地设置，如图3所示。因此，第三阳极电极123的第二部分123b可以用比第三阳极电极123的第一部分123a的宽度WA1窄的宽度WA2覆盖多条金属线。
此外，如图6A所示，第三阳极电极123的第二部分123b可以从第一部分123a的一侧边S1-1突出并且以一定宽度WA2延伸，但不限于此。
第三阳极电极123的第二部分123b的宽度可以不是恒定的。例如，如图6B所示，第三阳极电极123的第二部分123b可以在第一侧边S2-1与第一部分123a之间设置有弯曲部分CV。详细地，第三阳极电极123的第二部分123b可以包括将第一侧边S2-1与第一部分123a连接的第二侧边S2-2和第三侧边S2-3。第三阳极电极123的第二部分123b的第二侧边S2-2可以包括通过曲线从一个点连接至第一部分123a的弯曲部分CV。另外，第三阳极电极123的第二部分123b的第三侧边S2-3可以包括通过曲线从一个点连接至第一部分123a的弯曲部分CV。此时，弯曲部分CV可以朝着向内的方向凹陷。
对于另一示例，如图6C所示，第三阳极电极123的第二部分123b可以在第一侧边S2-1与第一部分123a之间设置有对角线部分DG。详细地，第三阳极电极123的第二部分123b可以包括将第一侧边S2-1与第一部分123a连接的第二侧边S2-2和第三侧边S2-3。第三阳极电极123的第二部分123b的第二侧边S2-2可以包括通过对角线从一个点连接至第一部分123a的对角线部分DG。另外，第三阳极电极123的第二部分123b的第三侧边S2-3可以包括通过对角线从一个点连接至第一部分123a的对角线部分DG。
第三阳极电极123的第三部分123c可以从第一部分123a的另一侧边S1-2突出。此时，第三阳极电极123的第三部分123c可以设置在像素电力线VDDL上方。也就是说，第一部分123a的另一侧边S1-2可以对应于与像素电力线VDDL相交的一侧。第三阳极电极123的第三部分123c可以朝向像素电力线VDDL延伸的方向(即，第二方向(Y轴方向))突出。
第三阳极电极123的第三部分123c可以包括面对第一部分123a的第一侧边S3-1、以及将第一侧边S3-1与第一部分123a连接的第二侧边S3-2和第三侧边S3-3。
第三阳极电极123的第三部分123c可以在第一侧边S3-1处具有宽度WA3，其比第三阳极电极123的第一部分123a的宽度WA1窄。第三阳极电极123可以在其下方设置有多条金属线，例如，像素电力线VDDL、数据线DL1和DL2以及基准线REFL1和REFL2。此时，像素电力线VDDL、数据线DL1和DL2以及基准线REFL1和REFL2可以在同一方向(即，第二方向(Y轴方向))上平行设置。因此，第三阳极电极123的第三部分123c可以用比第三阳极电极123的第一部分123a的宽度WA1窄的宽度WA3覆盖多条金属线。
在第三阳极电极123的第三部分123c中，第一侧边S3-1处的宽度WA3可以等于第三阳极电极123的第二部分123b的宽度WA2。第三阳极电极123的第三部分123c和第三阳极电极123的第二部分123b可以通过插置第三阳极电极123的第一部分123a而具有对称的形状。
此外，如图6A所示，第三阳极电极123的第三部分123c可以从第一部分123a的另一侧边S1-2突出并且以一定宽度WA3延伸，但不限于此。
第三阳极电极123的第三部分123c的宽度可以不是恒定的。例如，如图6B所示，第三阳极电极123的第三部分123c可以在第一侧边S3-1与第一部分123a之间设置有弯曲部分CV。详细地，第三阳极电极123的第三部分123c可以包括将第一侧边S3-1与第一部分123a连接的第二侧边S3-2和第三侧边S3-3。第三阳极电极123的第三部分123c的第二侧边S3-2可以包括通过曲线从一个点连接至第一部分123a的弯曲部分CV。另外，第三阳极电极123的第三部分123c的第三侧边S3-3可以包括通过曲线从一个点连接至第一部分123a的弯曲部分CV。此时，弯曲部分CV可以朝着向内的方向凹陷。
对于另一示例，如图6C所示，第三阳极电极123的第三部分123c可以在第一侧边S3-1与第一部分123a之间设置有对角线部分DG。详细地，第三阳极电极123的第三部分123c可以包括将第一侧边S3-1与第一部分123a连接的第二侧边S3-2和第三侧边S3-3。第三阳极电极123的第三部分123c的第二侧边S3-2可以包括通过对角线从一个点连接至第一部分123a的对角线部分DG。另外，第三阳极电极123的第三部分123c的第三侧边S3-3可以包括通过对角线从一点连接至第一部分123a的对角线部分DG。
在根据本公开的一个实施方式的透明显示面板110中，第一阳极电极121和第三阳极电极123可以包括第一部分121a和123a、以及在第二方向(Y轴方向)上从第一部分121a和123a突出的第二部分121b和123b以及第三部分121c和123c。
此时，第二部分121b和123b以及第三部分121c和123c可以覆盖设置在其下方并且在第二方向(Y轴方向)上延伸的多条金属线。此时，多条金属线可以包括公共电力线VSSL或像素电力线VDDL、数据线DL1和DL2以及基准线REFL1和REFL2。如图5所示，数据线DL1和DL2以及基准线REFL1和REFL2可以被设置为在同一层上彼此间隔开。详细地，数据线DL1和DL2以及基准线REFL1和REFL2可以被设置为在与源电极SE和漏电极DE同一层上与驱动晶体管T的源电极SE和漏电极DE间隔开。公共电力线VSSL或像素电力线VDDL可以与阳极辅助电极115设置在同一层上。
如果这些金属线平行地设置以彼此间隔开，则可以在金属线之间形成狭缝，特别是线形或矩形形状。如果外部光穿过狭缝，则可能会发生衍射。
衍射可以指当光穿过狭缝时，在平面波改变为球面波之后，在球面波中发生干涉。因此，当在球面波中发生相长干涉和相消干涉时，穿过狭缝的外部光可能具有不规则的光强度。结果，可以降低布置在透明显示面板110的相对侧的对象或图像的清晰度。
在根据本公开的一个实施方式的透明显示面板110中，如果可能，可以在第一阳极电极121和第三阳极电极123中形成从第一部分121a和123a在第二方向(Y轴方向)上突出的第二部分121b和123b以及第三部分121c和123c以覆盖设置在第一阳极电极121和第三阳极电极123下方的多条金属线。因此，根据本公开的一个实施方式的透明显示面板110可以防止由于多条金属线而发生的衍射。
此外，根据本公开的一个实施方式的透明显示面板110可以通过在第一阳极电极121和第三阳极电极123中形成第二部分121b和123b以及第三部分121c和123c来增大发光区域EA的面积。
另外，在根据本公开的一个实施方式的透明显示面板110中，第二部分121b和123b以及第三部分121c和123c可以具有可以覆盖多条金属线的最小宽度WA2和WA3。因此，根据本公开的一个实施方式的透明显示面板110可以通过确保透射区域TA的最大面积来提高透射率。
此外，如图6D所示，第二阳极电极122可以仅设置有第一部分122a。如图6D所示，第二阳极电极122的第一部分122a可以具有矩形形状，但不限于此。第二阳极电极122的第一部分122a可以形成为诸如圆形、半圆形和多边形形状之类的各种形状。
第二阳极电极122的第一部分122a可以在其下方设置有诸如开关晶体管、感测晶体管和驱动晶体管T之类的薄膜晶体管及电容器。第二阳极电极122的第一部分122a可以具有可以覆盖设置在其下方的薄膜晶体管和电容器的宽度WA4。第二阳极电极122的第一部分122a的宽度WA4可以比第一阳极电极121和第三阳极电极123的第一部分121a和123a的宽度WA1窄，但不限于此。第二阳极电极122的第一部分122a的宽度WA4可以等于第一阳极电极121和第三阳极电极123的第一部分121a和123a的宽度WA1。
此外，不同于第一阳极电极121和第三阳极电极123，第二阳极电极122未设置有从第一部分122a突出的部分。第二阳极电极122的至少一部分与在第一方向(X轴方向)上延伸的选通线GL交叠，并且不与在第二方向(Y轴方向)上延伸的公共电力线VSSL或像素电力线VDDL交叠。因此，如果第二阳极电极122形成在第二方向(Y轴方向)上从第一部分122a突出的部分，则可能不必要地增大非透射区域NTA，并且可能减小透射区域TA的面积。因此，第二阳极电极122可以优选地仅设置有第一部分122a。
因此，第二阳极电极122的面积可以小于第一阳极电极121和第三阳极电极123的面积。因此，设置有第二阳极电极122的第二子像素P2的发光面积可以小于设置有第一阳极电极121或第三阳极电极123的第一子像素P1和第三子像素P3的发光面积。第二子像素P2可以是发出红光的红色子像素。通常，由于红色子像素具有比绿色子像素和蓝色子像素更优异的寿命，因此即使红色子像素形成的面积小，也不会降低透明显示面板110的寿命。
第一阳极电极121、第二阳极电极122电极和第三阳极电极123可以由诸如铝和钛的沉积结构(Ti/Al/Ti)、铝和ITO的沉积结构(ITO/Al/ITO)、Ag合金以及Ag合金和ITO的沉积结构(ITO/Ag合金/ITO)之类的高反射率的金属材料形成。Ag合金可以是银(Ag)、钯(Pb)和铜(Cu)的合金。
堤部125可以设置在第二平坦化层PLN2上方。另外，可以在阳极电极120之间设置堤部125。详细地，可以在在第一方向(X轴方向)上彼此邻接地设置的第一阳极电极121、第二阳极电极122和第三阳极电极123之间设置堤部125。另外，可以在沿着第二方向(Y轴方向)设置在公共电力线VSSL上方的多个第一阳极电极121之间设置堤部125。另外，可以在沿着第二方向(Y轴方向)设置在像素电力线VDDL上方的多个第三阳极电极123之间设置堤部125。
堤部125可以形成为至少部分地覆盖第一阳极电极121、第二阳极电极122和第三阳极电极123中的每一个边缘，并且部分地暴露第一阳极电极121、第二阳极电极122和第三阳极电极123中的每一个。因此，堤部125可以防止由于电流集中在第一阳极电极121、第二阳极电极122和第三阳极电极123的端部上而导致的发光效率劣化。可以仅在非透射区域NTA中设置堤部125，并且可以不在透射区域TA中设置堤部125。
堤部125可以分别限定子像素P1、P2和P3的发光区域EA1、EA2和EA3。子像素P1、P2和P3的发光区域EA1、EA2和EA3中的每一个指示依次沉积有阳极电极120、有机发光层130和阴极电极140并且然后来自阳极电极120的空穴与来自阴极140电子在有机发光层130中彼此复合以发光的区域。在这种情况下，未形成堤部125并且暴露阳极电极120的区域可以是发光区域EA，而其它区域可以是非发光区域NEA。
堤部125可以由有机层(例如，丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等)形成。
间隔件127可以设置在堤部125上方。详细地，间隔件127可以设置在多个第一阳极电极121之间所设置的堤部125上方。此时，如图3所示，间隔件127的至少一部分可以与彼此相邻设置的第一阳极电极121的端部交叠。
另外，可以在设置在多个第三阳极电极123之间的堤部125上方设置间隔件127。此时，如图3所示，间隔件127的至少一部分可以与彼此相邻设置的第三阳极电极123的端部交叠。
间隔件127可以不设置在第一阳极电极121、第二阳极电极122和第三阳极电极123之间所设置的堤部125上方。第一阳极电极121、第二阳极电极122和第三阳极电极123之间的间隔距离可以形成为较短。如果在第一阳极电极121、第二阳极电极122和第三阳极电极123之间形成间隔件127，则第一阳极电极121、第二阳极电极122和第三阳极电极123之间的间隔距离可能会增大。为此原因，可能会减小非透射区域NTA中的发光区域EA的面积。
另一方面，沿着第二方向(Y轴方向)设置在公共电力线VSSL上方的第一阳极电极121之间的间隔距离可以相对较长。因此，即使在第一阳极电极121之间形成有间隔件127，也可以不增大第一阳极电极121之间的间隔距离。因此，可以在不减小非透射区域NTA中的发光区域EA的面积的情况下形成间隔件127。
此外，沿着第二方向(Y轴方向)设置在像素电力线VDDL上方的第三阳极电极123之间的间隔距离可以相对较长。因此，即使在第三阳极电极123之间形成间隔件127，也可以不增大第三阳极电极123之间的间隔距离。因此，可以在不减小非透射区域NTA中的发光区域EA的面积的情况下形成间隔件127。
间隔件127可以被设置在在第一方向(X轴方向)上彼此相邻设置的透射区域TA之间。间隔件127可以形成为具有比非透射区域NTA的宽度WNTA窄的宽度WS。因此，由于间隔件127不与透射区域TA交叠，因此间隔件127可以不影响透射区域TA的透射率。
在根据本公开的一个实施方式的透明显示面板110中，可以在不减小发光区域EA的面积的情况下形成间隔件127。另外，在根据本公开的一个实施方式的透明显示面板110中，可以在形成发光层的过程中将掩模设置在间隔件127上方，由此可以形成被精确图案化的发光层。另外，在根据本公开的一个实施方式的透明显示面板110中，可以防止形成在第一基板111上方的元件被掩模损坏。
此外，尽管图3示出了间隔件127被设置为对应于所有第一子像素P1和所有第三子像素P3中的每一个，但本公开不限于图3的示例。间隔件127的布置密度可以以各种方式改变。
详细地，如图7A至图7C所示，第一子像素Pl和第三子像素P3可以交替地设置。例如，如图7A所示，间隔件127可以被设置为对应于所有第一子像素P1和所有第三子像素P3中的每一个。也就是说，间隔件127可以被设置为与第一子像素P1的数量和第三子像素P3的数量之和一样多。例如，针对n个第一子像素P1和n个第三子像素P3，可以存在2n个间隔件127。
对于另一示例，如图7B所示，间隔件127可以被设置为对应于两个第一子像素P1和两个第三子像素P3。也就是说，间隔件127可以设置为与通过将第一子像素P1的数量和第三子像素P3的数量之和除以4而获得的值一样多。例如，针对n个第一子像素P1和n个第三子像素P3，可以存在(2n/4)(即，n/2)个间隔件127。图7B所示的间隔件127的布置密度小于图7A所示的间隔件127的布置密度。
对于其它示例，如图7C所示，间隔件127可以被设置为对应于四个第一子像素P1和五个第三子像素P3，或者对应于五个第一子像素P1和四个第三子像素P3。也就是说，间隔件127可以设置为与通过将第一子像素P1的数量和第三子像素P3的数量之和除以9而获得的值一样多的间隔件127。图7C所示的间隔件127的布置密度小于图7B所示的间隔件127的布置密度。然而，间隔件127的布置图案或密度不限于图7A至图7C所示的那些，并且可以根据需要以各种方式改变。
间隔件127可以由有机膜(例如，丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等)形成。
有机发光层130可以设置在阳极电极120上方。有机发光层130可以包括空穴传输层、发光层和电子传输层。在这种情况下，如果将电压施加至阳极电极120和阴极电极140，则空穴和电子分别通过空穴传输层和电子传输层移动至发光层，并且在发光层中彼此复合以发光。
如图4所示，有机发光层130可以包括为子像素P1、P2和P3中的每一个形成的发光层。例如，可以在第一子像素P1中形成发出绿光的绿色发光层131，可以在第二子像素P2中形成发出红光的红色发光层132，并且可以在第三子像素P3中形成发出蓝光的蓝色发光层133。在这种情况下，有机发光层130的发光层没有形成在透射区域TA中。
阴极电极140可以设置在有机发光层130和堤部125上方。阴极电极140可以设置在透射区域TA以及包括发光区域EA的非透射区域NTA中，但不限于此。阴极电极140可以仅设置在包括发光区域EA的非透射区域NTA中，并且可以不设置在透射区域TA中以提高透射率。
阴极电极140可以是为子像素P1、P2和P3共同形成的公共层，以向子像素P1、P2和P3施加相同的电压。阴极电极140可以由能够透射光的诸如ITO和IZO之类的透明导电材料(TCO)形成，或者可以由诸如Mg、Ag或Mg和Ag的合金之类的半透射导电材料形成。如果阴极电极140由半透射导电材料形成，则可以通过微腔增强发光效率。
阴极电极140可以由ITO或IZO形成。然而，如果ITO或IZO具有高表面电阻，则在阴极电极140中可能发生电压降(IR降)。为了防止发生电压降，可以在与阳极电极同一层上形成单独的阴极辅助电极，并且可以形成用于将阴极电极140连接至阴极辅助电极的阴极接触结构。然而，因为阴极辅助电极应当形成在阳极电极120之间，因此阴极接触结构可能会增大非透射区域NTA的面积。另外，由于阳极电极120之间的间隔距离增大，因此可能会减小非透射区域NTA中的发光区域EA的面积。
在根据本公开的一个实施方式的透明显示面板110中，阴极电极140可以由低电阻金属材料(例如，Ag或Mg和Ag的合金)形成。由于Ag或Mg和Ag的合金具有低电阻，因此不会发生电压降(IR降)。在根据本公开的一个实施方式的透明显示面板110中，由于在显示区域DA中未形成阴极辅助电极和阴极接触结构，因此可以使透射区域TA的面积增加或最大化，并且非透射区域NTA中的发光区域EA也可以被增加或最大化。
另外，由于厚度薄的Ag或Mg和Ag的合金具有高透光率，因此即使在透射区域TA中形成阴极电极140，也不会降低透射区域的透射率。
可以在发光二极管上方设置封装层150。可以在阴极电极140上方形成封装层150以覆盖阴极电极140。封装层150用于防止氧气或水渗透到有机发光层130和阴极电极140中。封装层150可以包括至少一个无机膜和至少一个有机膜。
此外，尽管在图4中未示出，但是可以在阴极电极140与封装层150之间附加地形成覆盖层。
滤色器层170可以设置在封装层150上方。滤色器层170可以设置在第二基板112的面对第一基板111的一个表面上方。在这种情况下，设置有封装层150的第一基板111和设置有滤色器层170的第二基板112可以通过粘接层160彼此接合。此时，粘接层160可以是光学透明树脂(OCR)层或光学透明粘接剂(OCA)膜。
滤色器层170可以形成为针对子像素P1、P2和P3中的每一个图案化。详细地，滤色器层170可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第一滤色器CF1可以被设置为对应于第一子像素P1的发光区域EA1，并且可以是透射绿光的绿色滤色器。第二滤色器CF2可以被设置为对应于第二子像素P2的发光区域EA2，并且可以是透射红光的红色滤色器。第三滤色器CF3可以设置为对应于第三子像素P3的发光区域EA3，并且可以是透射蓝光的蓝色滤色器。
根据本公开的一个实施方式的透明显示面板110的特征在于，不使用偏振器，并且在第二基板112中形成滤色器层170。如果偏振器附接至透明显示面板110，则透明显示面板110的透射率被偏振器降低。此外，如果偏振器未附接至透明显示面板110，则出现外部入射光被朝向电极反射的问题。
根据本公开的一个实施方式，由于偏振器未附接至透明显示面板110，因此可以防止透射率降低。另外，在根据本公开的一个实施方式的透明显示面板110中，滤色器层170可以形成在第二基板112中以部分地吸收外部入射光，由此防止入射光被朝向电极反射。也就是说，根据本公开的一个实施方式的透明显示面板110可以在不降低透射率的情况下减小外部光反射率。
此外，可以在滤色器CF1、CF2和CF3之间设置黑矩阵BM。可以在子像素P1、P2和P3之间设置黑矩阵BM，以防止在相邻子像素P1、P2和P3之间发生颜色混合。另外，黑矩阵BM可以防止外部入射光朝向设置在子像素P1、P2和P3之间的多条线(例如，选通线、数据线、像素电力线、公共电力线、基准线等)反射。
黑矩阵BM可以包括吸收光的材料，例如，吸收可见光波长范围的光的黑色染料。
再次参照图2，非显示区域NDA可以设置有其中设置有焊盘PAD的焊盘区域PA和至少一个选通驱动器205。
详细地，非显示区域NDA可以包括其中设置有焊盘PAD的第一非显示区域NDA1，通过插置显示区域DA而与第一非显示区域NDA1平行地设置的第二非显示区域NDA2，以及将第一非显示区域NDA1与第二非显示区域NDA2连接的第三非显示区域NDA3和第四非显示区域NDA4。
选通驱动器205连接至选通线GL，并且将选通信号提供给选通线GL。选通驱动器205可以以面板中选通驱动(GIP)类型设置在第四非显示区域NDA4和第三非显示区域NDA3中的至少一个中。例如，如图2所示，选通驱动器205可以形成在第四非显示区域NDA4中，并且另一选通驱动器205可以形成在第三非显示区域NDA3中，但不限于此。选通驱动器205可以形成在第四非显示区域NDA4和第三非显示区域NDA3中的任何一个中。
焊盘PAD可以包括第一焊盘VDDP、第二焊盘VSSP、第三焊盘VREFP和第四焊盘DP，并且可以设置在第一非显示区域NDA1中。也就是说，第一非显示区域NDA1可以包括焊盘区域PA。
在根据本公开的一个实施方式的透明显示面板110中，多个电路和多条金属线可以设置在非显示区域NDA中，特别是在第一非显示区域NDA1和第二非显示区域NDA2中。多个电路可以包括设置在第一非显示区域NDA1中的防静电电路和复用电路。
例如，防静电电路可以是用于防止静电进入透明显示面板110或在透明显示面板110中发生静电的电路。防静电电路可以设置在第一非显示区域NDA1中。详细地，如图8所示，防静电电路可以在第一非显示区域NDA1中设置的基准线VREF1与公共电力线VSS1之间的区域ESDA中。
例如，每个复用电路可以是用于时分地驱动多条数据线的电路。复用电路可以设置在第一非显示区域NDA1上方。详细地，复用电路可以设置在显示区域DA与设置在第一非显示区域NDA1中的公共电力线VSS1之间的区域MUXA中。
根据本公开的一个实施方式的透明显示面板110可以包括与设置在显示区域DA中的子像素P1、P2和P3连接的多条信号线。例如，根据本公开的一个实施方式的透明显示面板110可以包括像素电力线VDD、公共电力线VSS和基准线VREF。
像素电力线VDD可以将第一电源提供给设置在显示区域DA中的子像素P1、P2和P3中的每一个的驱动晶体管T。
为此，像素电力线VDD可以包括设置在第一非显示区域NDA1中的第一像素电力线VDD1、设置在第二非显示区域NDA2中的第二像素电力线VDD2、以及连接第一像素电力线VDD1和第二像素电力线VDD2的多条第三像素电力线VDDL。
公共电力线VSS可以将第二电源提供给设置在显示区域DA中的子像素P1、P2和P3的阴极电极140。此时，第二电源可以是被公共地提供给子像素P1、P2和P3的公共电源。
为此，公共电力线VSS可以包括设置在第一非显示区域NDA1中的第一公共电力线VSS1、设置在第二非显示区域NDA2中的第二公共电力线VSS2、以及连接第一公共电力线VSS1和第二公共电力线VSS2的多条第三公共电力线VSSL。
基准线VREF可以将初始化电压(或感测电压)提供给设置在显示区域DA中的子像素P1、P2和P3中的每一个的驱动晶体管T。
为此，基准线VREF可以包括设置在第一非显示区域NDA1中的第一基准线VREF1和设置在显示区域DA中的多条第二基准线VREFL。
在下文中，将参照图8至图11更详细地描述设置在第一非显示区域NDA1中的第一像素电力线VDD1、第一公共电力线VSS1和第一基准线VREF1。
图8是图2中的区域B的放大图，图9是沿着图8的线III-III’截取的截面图，图10是沿着图8的线IV-IV′截取的截面图，并且图11是沿着图8的线V-V’截取的截面图。
焊盘PAD、第一像素电力线VDD1、第一公共电力线VSS1、第一基准线VREF1、第三像素电力线VDDL和第三公共电力线VSSL设置在第一非显示区域NDA1中。
参照图2、图8和图9，第一像素电力线VDD1可以被设置为在第一方向(X轴方向)上在第一非显示区域NDA1中延伸，具体地，在焊盘区域PA和显示区域DA之间延伸。第一像素电力线VDD1可以与第一非显示区域NDA1中的第一焊盘VDDP连接，并且可以从第一焊盘VDDP被提供以第一电源。第一焊盘VDDP可以在第二方向(Y轴方向)上延伸，并且可以与第一像素电力线VDD1连接。例如，第一像素电力线VDD1和第一焊盘VDDP可以被设置在同一层中，如图9所示，并且可以彼此连接而不彼此间隔开。
另外，第一像素电力线VDD1可以与设置在显示区域DA中的多条第三像素电力线VDDL连接，并且可以通过多条第三像素电力线VDDL将第一电源提供给子像素P1、P2和P3中的每一个的驱动晶体管T。
第一像素电力线VDD1可以由多个金属层制成。例如，如图9所示，第一像素电力线VDD1可以包括第一金属层VDD1-1和设置在第一金属层VDD1-1上方的第二金属层VDD1-2。第一金属层VDD1-1和第二金属层VDD1-2可以部分地彼此交叠，并且可以通过第四接触孔CH4彼此连接。
此时，第一像素电力线VDD1的第一金属层VDD1-1可以与设置在显示区域DA中的驱动晶体管T的源电极SE和漏电极DE设置在同一层中。第一金属层VDD1-1可以由与驱动晶体管T的源电极SE和漏电极DE的材料相同的材料制成并可以与它们同时形成。
第一像素电力线VDD1的第二金属层VDD1-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层中。第二金属层VDD1-2可以由与阳极辅助电极115的材料相同的材料制成并可以与阳极辅助电极115同时形成。在这种情况下，第一像素电力线VDD1的第二金属层VDD1-2可以是通过穿过第一平坦化层PLN1的多个第四接触孔CH4连接至第一金属层VDD1-1。
在根据本公开的一个实施方式的透明显示面板110中，由于设置在非显示区域NDA中的第一像素电力线VDD1被设置为双层，因此第一像素电力线VDD1的总面积可以增大，由此可以降低第一像素电力线VDD1的电阻。
另外，在根据本公开的一个实施方式的透明显示面板110中，由于第一像素电力线VDD1的第二金属层VDD1-2可以通过多个第四接触孔CH4连接至第一金属层VDD1-1，第一金属层VDD1-1和第二金属层VDD1-2可以稳定地彼此连接。
此外，在根据本公开的一个实施方式的透明显示面板110中，第一像素电力线VDD1的第一金属层VDD1-1和第二金属层VDD1-2彼此不完全接触。如果第一像素电力线VDD1的第一金属层VDD1-1和第二金属层VDD1-2彼此完全接触，则即使第二平坦化层PLN2沉积在第二金属层VDD1-2上方，第一金属层VDD1-1和第二金属层VDD1-2彼此接触的区域的上表面可以形成为朝着第一基板111凹陷而未被平坦化。为此原因，可能出现在第一像素电力线VDD1的第一金属层VDD1-1和第二金属层VDD1-2上方形成的层(例如，第二公共电力连接电极185、阴极电极140、封装层150)不能稳定地沉积的问题。
在根据本公开的一个实施方式的透明显示面板110中，第一像素电力线VDD1的第一金属层VDD1-1和第二金属层VDD1-2可以通过多个第四接触孔CH4彼此接触而未完全接触。在根据本公开的一个实施方式的透明显示面板110中，如果在第二金属层VDD1-2上方形成第二平坦化层PLN2，则即使在第一金属层VDD1-1和第二金属层VDD1-2彼此接触的区域中也可以提供平坦化的上表面。因此，在根据本公开的一个实施方式的透明显示面板110中，形成在第一像素电力线VDD1的第一金属层VDD1-1和第二金属层VDD1-2上方的层(例如，第二公共电力连接电极185、阴极电极140、封装层150)可以被稳定地沉积。
第二像素电力线VDD2可以被设置为在第二非显示区域NDA2中在第一方向(X轴方向)上延伸。第二像素电力线VDD2可以通过第三像素电力线VDDL与第一像素电力线VDD1电连接。
第二像素电力线VDD2可以由与第一像素电力线VDD1相似的多个金属层制成。例如，类似于第一像素电力线VDD1，第二像素电力线VDD2可以包括第一金属层和设置在第一金属层上方的第二金属层。
第三像素电力线VDDL可以设置在显示区域DA中的透射区域TA之间，并且因此可以与子像素P1、P2和P3中的每一个的驱动晶体管T连接。第三像素电力线VDDL可以在显示区域DA中在第二方向(Y轴方向)上延伸，因此，其一端可以与第一像素电力线VDD1连接。
此时，第三像素电力线VDDL可以作为一个层与第一像素电力线VDD1连接，但是也可以如图9所示作为多个层与第一像素电力线VDD1连接。
例如，第三像素电力线VDDL可以包括第二金属层VDDL-2和设置在第二金属层VDDL-2下方的第三金属层VDDL-3。第三像素电力线VDDL的第二金属层VDDL-2可以在显示区域DA中在第二方向(Y轴方向)上延伸至第一非显示区域NDA1。第二金属层VDDL-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层中。第二金属层VDDL-2可以由与阳极辅助电极115的材料相同的材料制成并可以与阳极辅助电极115同时形成。
第三像素电力线VDDL的第三金属层VDDL-3的一端可以连接至第一非显示区域NDA1中的第三像素电力线VDDL的第二金属层VDDL-2，而其另一端可以连接至第一像素电力线VDD1。第三金属层VDDL-3可以与设置在显示区域DA中的驱动晶体管T的栅电极GE设置在同一层中。第三金属层VDDL-3可以由与驱动晶体管T的栅电极GE的材料相同的材料制成并可以与栅电极GE同时形成。
第三像素电力线VDDL的第三金属层VDDL-3可以通过第一金属层VDDL-1在一端处连接至第三像素电力线VDDL的第二金属层VDDL-2。在这种情况下，第三像素电力线VDDL的第三金属层VDDL-3可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第五接触孔CH5连接至第一金属层VDDL-1。第一金属层VDDL-1可以通过穿过第一平坦化层PLN1的第六接触孔CH6连接至第三像素电力线VDDL的第二金属层VDDL-2。因此，第三像素电力线VDDL的第三金属层VDDL-3可以与第三像素电力线VDDL的第二金属层VDDL-2电连接。
此外，第三像素电力线VDDL的第三金属层VDDL-3可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第七接触孔CH7在另一端处连接至第一像素电力线VDD1的第一金属层VDD1-1。
此外，第三像素电力线VDDL的第三金属层VDDL-3可以形成为一个线图案，但不限于此。第三像素电力线VDDL的第三金属层VDDL-3可以包括多个线图案。在这种情况下，第三像素电力线VDDL的第三金属层VDDL-3可以通过设置在另一层上方的金属层(例如，第一金属层VDDL-1)与多个线图案电连接。
参照图2、图8和图10，第一公共电力线VSS1可以被设置为在第一非显示区域NDA1中延伸，具体地，在第一方向(X轴方向)上在第一像素电力线VDD1与显示区域DA之间延伸。第一公共电力线VSS1可以在第一非显示区域NDA1中与第二焊盘VSSP连接，并且可以从第二焊盘VSSP被提供以第二电源。另外，第一公共电力线VSS1可以与设置在显示区域DA中的多条第三公共电力线VSSL连接，并且可以通过多条第三公共电力线VSSL将第二电源提供给子像素P1、P2和P3的阴极电极140。
第一公共电力线VSS1可以由多个金属层制成。例如，如图10所示，第一公共电力线VSS1可以包括第一金属层VSS1-1和设置在第一金属层VSS1-1上方的第二金属层VSS1-2。第一金属层VSS1-1和第二金属层VSS1-2可以彼此部分交叠，并且可以通过第五接触部CT5彼此连接。
此时，第一公共电力线VSS1的第一金属层VSS1-1可以与设置在显示区域DA中的驱动晶体管T的源电极SE和漏电极DE设置在同一层中。第一金属层VSS1-1可以由与驱动晶体管T的源电极SE和漏电极DE的材料相同的材料制成并可以与它们同时形成。
第一公共电力线VSS1的第二金属层VSS1-2可以与设置在显示区域DA中的阳极辅助电极115设置在同一层中。第二金属层VSS1-2可以由与阳极辅助电极115的材料相同的材料制成并可以与阳极辅助电极115同时形成。
在这种情况下，第一公共电力线VSS1的第二金属层VSS1-2可以通过穿过第一平坦化层PLN1的第五接触部CT5连接至第一金属层VSS1-1。第五接触部CT5可以部分地去除第一平坦化层PLN1并且部分地暴露第一公共电力线VSS1的第一金属层VSS1-1的上表面。此时，第五接触部CT5可以沿着第一方向(X轴方向)暴露第一公共电力线VSS1的第一金属层VSS1-1的上表面。第一公共电力线VSS1的第二金属层VSS1-2可以与第一公共电力线VSS1的第一金属层VSS1-1的经暴露的上表面直接接触。结果，第一公共电力线VSS1的第二金属层VSS1-2可以与第一公共电力线VSS1的第一金属层VSS1-1具有宽的接触面积，由此稳定地连接至第一金属层VSS1 -1。
在根据本公开的一个实施方式的透明显示面板110中，由于设置在非显示区域NDA中的第一公共电力线VSS1被设置为双层，因此第一公共电力线VSS1的总面积可以增大，由此可以降低第一公共电力线VSS1的电阻。
此外，第一公共电力线VSS1可以与设置在焊盘区域PA中的第二焊盘VSSP电连接。此时，第一像素电力线VDD1和第一基准线VREF1可以设置在第一公共电力线VSS1与第二焊盘VSSP之间。如果第一公共电力线VSS1与第一像素电力线VDD1和第一基准线VREF1形成在同一层中，则第一公共电力线VSS1和第二焊盘VSSP不能一体形成在同一层中。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在不同层上方的多个连接电极将第一公共电力线VSS1与第二焊盘VSSP电连接。
详细地，根据本公开的一个实施方式的透明显示面板110可以通过使用位于它们相应的彼此不同的层上方的第一公共电力连接电极180和第二公共电力连接电极185将第一公共电力线VSS1与第二焊盘VSSP电连接。
第一公共电力连接电极180设置在第一非显示区域NDA1中。第一公共电力连接电极180设置在第一公共电力线VSS1与第一基板111之间，并且将第一公共电力线VSS1与第二焊盘VSSP电连接。
例如，第一公共电力连接电极180可以与设置在显示区域DA中的驱动晶体管T的栅电极GE设置在同一层中。另外，第一公共电力连接电极180可以由与驱动晶体管T的栅电极GE的材料相同的材料制成并可以与栅电极GE同时形成。
第一公共电力连接电极180的一端可以连接至第一公共电力线VSS1，并且第一公共电力连接电极180的另一端可以连接至第二焊盘VSSP。详细地，第一公共电力连接电极180可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第八接触孔CH8在一端处连接至第一公共电力线VSS1的第一金属层VSS1-1。另外，第一公共电力连接电极180可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第九接触孔CH9在另一端处连接至第二焊盘VSSP。
此外，第一公共电力连接电极180可以作为一个电极形成在第二焊盘VSSP与第一公共电力线VSS1之间，但不限于此。第一公共电力连接电极180可以包括多个电极。
例如，如图10所示，第一公共电力连接电极180可以包括一个第一公共电力连接电极181、另一个第一公共电力连接电极182、以及又一个第一公共电力连接电极183。
一个第一公共电力连接电极181可以通过第八接触孔CH8连接至第一公共电力线VSS1，另一个第一公共电力连接电极182可以通过第九接触孔CH9连接至第二焊盘VSSP。一个第一公共电力连接电极181和另一个第一公共电力连接电极182可以与驱动晶体管T的栅电极GE设置在同一层中。
设置在与一个第一公共电力连接电极181和另一个第一公共电力连接电极182不同层上方的又一个第一公共电力连接电极183的一端可以通过第十接触孔CH10连接至第一公共电力连接电极181，其另一端可以通过第十一接触孔CH11连接至第一公共电力连接电极182。此时，又一个第一公共电力连接电极183可以与驱动晶体管T的源电极SE和漏电极DE设置在同一层中。
第二公共电力连接电极185可以设置在第一非显示区域NDA1中，并且可以与第一公共电力连接电极180部分交叠。另外，第二公共电力连接电极185设置在第一公共电力线VSS1上方，并且将第一公共电力线VSS1与第二焊盘VSSP电连接。
例如，第二公共电力连接电极185可以与设置在显示区域DA中的发光二极管的阳极电极120设置在同一层中。另外，第二公共电力连接电极185可以由与发光二极管的阳极电极120的材料相同的材料制成并可以与阳极电极120同时形成。
第二公共电力连接电极185的一端可以连接至第一公共电力线VSS1，第二公共电力连接电极185的另一端可以连接至第二焊盘VSSP。详细地，第二公共电力连接电极185可以通过第一接触部CT1在一端处连接至第一公共电力线VSS1的第二金属层VSS1-2。第一接触部CT1可以部分地去除第二平坦化层PLN2并且部分地暴露第一公共电力线VSS1的第二金属层VSS1-2的上表面。此时，第一接触部CT1可以沿着第一方向(X轴方向)暴露第一公共电力线VSS1的第二金属层VSS1-2的上表面。第二公共电力连接电极185可以与第一公共电力线VSS1的经暴露的上表面直接接触。结果，第二公共电力连接电极185可以与第一公共电力线VSS1具有宽的接触面积，由此稳定地连接至第一公共电力线VSS1。此外，第一接触部CT1的至少一部分可以形成为与第五接触部CT5交叠。
第二公共电力连接电极185可以通过第二接触部CT2在另一端处连接至第二焊盘VSSP。第二接触部CT2可以部分地去除第一平坦化层PLN1并且部分地暴露第二焊盘VSSP的上表面。如图2所示，第二焊盘VSSP包括多个焊盘部。此时，彼此相邻设置的两个焊盘部可以通过焊盘连接电极PC彼此连接。第二接触部CT2可以沿着第一方向(X轴方向)暴露由焊盘连接电极PC连接的第二焊盘VSSP的上表面。第二公共电力连接电极185可以直接与第二焊盘VSSP的经暴露的上表面接触。结果，第二公共电力连接电极185可以与第二焊盘VSSP具有宽的接触面积，由此稳定地连接至第二焊盘VSSP。
另外，第二公共电力连接电极185可以通过第一非显示区域NDA1中的阴极接触部CCT与阴极电极140电连接。阴极接触部CCT可以部分地去除堤部125并且部分地暴露第二公共电力连接电极185的上表面。阴极接触部CCT可以沿着第一方向(X轴方向)暴露第二公共电力连接电极185的上表面。结果，第二公共电力连接电极185可以与阴极电极140具有宽的接触面积，由此稳定地连接至阴极电极140。
因此，第一公共电力线VSS1可以通过第二公共电力连接电极185与阴极电极140电连接。因此，第一公共电力线VSS1可以将从第二焊盘VSSP转发的第二电源提供给阴极电极140。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在它们相应的彼此不同的层上方的第一公共电力连接电极180和第二公共电力连接电极185将设置在第一非显示区域NDA1中的第一公共电力线VSS1和第二焊盘VSSP彼此电连接。此时，第一公共电力连接电极180可以设置在第一公共电力线VSS1和第二焊盘VSSP下方，并且第二公共电力连接电极185可以设置在第一公共电力线VSS1和第二焊盘VSSP上方。
因此，根据本公开的一个实施方式的透明显示面板110可以增大公共电力线VSS的总面积，由此可以降低公共电力线VSS的电阻。
另外，在根据本公开的一个实施方式的透明显示面板110中，即使在第一公共电力连接电极180和第二公共电力连接电极185中的任何一个中发生缺陷，第一公共电力线VSS1和第二焊盘VSSP也可以通过另一个彼此连接。因此，由于根据本公开的一个实施方式的透明显示面板110可以将第一电源稳定地提供给子像素P1、P2和P3，因此可以提高面板成品率。
第二公共电力线VSS2可以在第一方向(X轴方向)上在第二非显示区域NDA2中延伸。第二公共电力线VSS2可以通过第三公共电力线VSSL与第一公共电力线VSS1电连接。
第二公共电力线VSS2可以由与第一公共电力线VSS1相似的多个金属层制成。例如，类似于第一公共电力线VSS1，第二公共电力线VSS2可以包括第一金属层和设置在第一金属层上方的第二金属层。
第三公共电力线VSSL设置在显示区域DA中的透射区域TA之间。此时，根据本公开的一个实施方式的透明显示面板110可以通过在透射区域TA之间交替地设置第三公共电力线VSSL和第三像素电力线VDDL来减小或最小化显示区域DA中的非透射区域NTA。因此，根据本公开的一个实施方式的透明显示面板110可以通过增大透射区域TA来增强透射率。
此外，第三公共电力线VSSL可以在显示区域DA中在第二方向(Y轴方向)上延伸，因此，它的一端可以与第一公共电力线VSS1连接，而它的另一端可以与第二公共电力线VSS2连接。例如，如图10所示，第三公共电力线VSSL和第一公共电力线VSS1被设置在同一层中，并且可以彼此连接而不彼此间隔开。
参照图2、图8和图11，可以将第一基准线VREF1设置为在第一非显示区域NDA1中延伸，具体地，在第一方向(X轴方向)上在第一像素电力线VDD1与第一公共电力线VSS1之间延伸。第一基准线VREF1可以与第一非显示区域NDA1中的第三焊盘VREFP连接，并且可以从第三焊盘VREFP被提供以初始化电压(或感测电压)。另外，第一基准线VREF1可以与设置在显示区域DA中的多条第二基准线VREFL连接，并且可以通过多条第二基准线VREFL向子像素P1、P2和P3中的每一个的晶体管T提供初始化电压(或感测电压)。
第一基准线VREF1可以由多个金属层制成。例如，如图11所示，第一基准线VREF1可以包括第一金属层VREF1-1和设置在第一金属层VREF1-1上方的第二金属层VREF1-2。第一金属层VREF1-1和第二金属层VREF1-2可以彼此部分交叠，并且可以通过第十二接触孔CH12彼此连接。
此时，可以将第一基准线VREF1的第一金属层VREF1-1与设置在显示区域DA中的驱动晶体管T的源电极SE和漏电极DE设置在同一层中。第一金属层VREF1-1可以由与驱动晶体管T的源电极SE和漏电极DE的材料相同的材料制成并可以与它们同时形成。
第一基准线VREF1的第二金属层VREF1-2可以与显示区域DA中设置的阳极辅助电极115设置在同一层中。第二金属层VREF1-2可以由与阳极辅助电极115的材料相同的材料制成并可以与阳极辅助电极115同时形成。在这种情况下，第一基准线VREF1的第二金属层VREF1-2可以通过穿过第一平坦化层PLN1的第十二接触孔CH12连接至第一金属层VREF1-1。
在根据本公开的一个实施方式的透明显示面板110中，由于设置在非显示区域NDA中的第一基准线VREF1被设置为双层，因此第一基准线VREF1的总面积可以增大，由此可以降低第一基准线VREF1的电阻。
此外，第一基准线VREF1可以与设置在焊盘区域PA中的第三焊盘VREFP电连接。此时，第一像素电力线VDD1可以设置在第一基准线VREF1与第三焊盘VREFP之间。如果第一基准线VREF1与第一像素电力线VDD1形成在同一层中，则第一基准线VREF1和第三焊盘VREFP不能一体形成在同一层中。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在不同层上方的多个连接电极将第一基准线VREF1与第三焊盘VREFP电连接。
详细地，根据本公开的一个实施方式的透明显示面板110可以通过使用设置在它们相应的彼此不同的层上方的第一基准连接电极190和第二基准连接电极195将第一基准线VREF1与第三焊盘VREFP电连接。
第一基准连接电极190设置在第一非显示区域NDA1中。第一基准连接电极190设置在第一基准线VREF1与第一基板111之间，并且将第一基准线VREF1与第三焊盘VREFP电连接。
例如，第一基准连接电极190可以与设置在显示区域DA中的驱动晶体管T的栅电极GE设置在同一层中。另外，第一基准连接电极190可以由与驱动晶体管T的栅电极GE的材料相同的材料制成并可以与栅电极GE同时形成。
第一基准连接电极190的一端可以连接至第一基准线VREF1，并且第一基准连接电极190的另一端可以连接至第三焊盘VREFP。详细地，第一基准连接电极190可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第十三接触孔CH13在一端处连接至第一基准线VREF1的第一金属层VREF1-1。此外，第一基准连接电极190可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2的第十四接触孔CH14在另一端处连接至第三焊盘VREFP。
此外，第一基准连接电极190可以作为一个电极形成在第一基准线VREF1与第三焊盘VREFP之间，但不限于此。第一基准连接电极190可以包括多个电极。
第二基准连接电极195可以设置在第一非显示区域NDA1中。第二基准连接电极195的至少一部分可以与第一基准连接电极190交叠。第二基准连接电极195设置在第一基准线VREF1上方，并且将第一基准线VREF1与第三焊盘VREFP电连接。
例如，第二基准连接电极195可以与设置在显示区域DA中的发光二极管的阳极电极120设置在同一层中。另外，第二基准连接电极195可以由与发光二极管的阳极电极120的材料相同的材料制成并可以与阳极电极120同时形成。
第二基准连接电极195的一端可以连接至第一基准线VREF1，而其另一端可以连接至第三焊盘VREFP。详细地，第二基准连接电极195可以通过第三接触部CT3在一端处连接至第一基准线VREF1的第二金属层VREF1-2。第三接触部CT3可以部分地去除第二平坦化层PLN2并且部分地暴露第一基准线VREF1的第二金属层VREF1-2的上表面。此时，第三接触部CT3可以沿着第一方向(X轴方向)暴露第一基准线VREF1的第二金属层VREF1-2的上表面。结果，第二基准连接电极195可以与第一基准线VREF1具有宽的接触面积，由此稳定地连接至第一基准线VREF1。
第二基准连接电极195可以通过第四接触部CT4在另一端处连接至第三焊盘VREFP。第四接触部CT4可以部分地去除第一平坦化层PLN1并且部分地暴露第三焊盘VREFP的上表面。此时，第四接触部CT4可以沿着第一方向(X轴方向)暴露第三焊盘VREFP的上表面。第二基准连接电极195可以与第三焊盘VREFP的经暴露的上表面直接接触。结果，第二基准连接电极195可以与第三焊盘VREFP具有宽的接触面积，由此稳定地连接至第三焊盘VREFP。
第二基准连接电极195与第二公共电力连接电极185形成在同一层中，但是与第二公共电力连接电极185间隔开。因此，第二基准连接电极195不与第二公共电力连接电极185电连接。
根据本公开的一个实施方式的透明显示面板110可以通过使用设置在它们相应的彼此不同的层上方的第一基准连接电极190和第二基准连接电极195将设置在第一非显示区域NDA1中的第一基准线VREF1和第三焊盘VREFP彼此连接。此时，第一基准连接电极190可以设置在第一基准线VREF1和第三焊盘VREFP下方，第二基准连接电极195可以设置在第一基准线VREF1和第三焊盘VREFP上方。
因此，根据本公开的一个实施方式的透明显示面板110可以增大第一基准线VREF1的总面积，由此可以降低第一基准线VREF1的电阻。
另外，在根据本公开的一个实施方式的透明显示面板110中，即使在第一基准连接电极190和第二基准连接电极195中的任何一个中发生缺陷，第一基准线VREF1和第三焊盘VREFP也可以通过另一个彼此连接。因此，由于根据本公开的一个实施方式的透明显示面板110可以稳定地向子像素P1、P2和P3提供初始化电压(或感测电压)，因此可以提高面板成品率。
另外，根据本公开的一个实施方式的透明显示面板110可以在沉积阳极电极120之前测试驱动晶体管T的缺陷。
透明显示面板110可以通过仅使用与阳极电极120设置在同一层中的第二公共电力连接电极185来将第一公共电力线VSS1与第二焊盘VSSP连接。另外，透明显示面板110可以通过仅使用与阳极电极120设置于同一层中的第二基准连接电极195来将第一基准线VREF1与第三焊盘VREFP连接。
在这种情况下，测试驱动晶体管T的缺陷的过程别无选择，而只能在沉积阳极电极120之后执行。如果在驱动晶体管T中发生缺陷，则可以执行修复工艺以修复已经发生缺陷的部分。此时，应当去除沉积在已经发生缺陷的层上方的层以执行修复工艺。例如，如果在设置有阳极辅助电极115的层中发生缺陷，则应当去除第二平坦化层PLN2和阳极电极120以进行修复工艺。此时，可能无法执行相应区域中的发光。
以这种方式，如果在形成阳极电极120之后执行修复工艺，则由于设置在阳极电极120和阳极辅助电极115上方的有机层PLN2而降低了修复成品率，并且增加了节拍时间。
根据本公开的一个实施方式的透明显示面板110可以通过使用第一公共电力连接电极180和第二公共电力连接电极185将第一公共电力线VSS1与第二焊盘VSSP连接。另外，即使未形成第二公共电力连接电极185，根据本公开的一个实施方式的透明显示面板110也可以通过第一公共电力连接电极180将第一公共电力线VSS1与第二焊盘VSSP连接。
根据本公开的一个实施方式的透明显示面板110可以通过使用第一基准连接电极190和第二基准连接电极195将第一基准线VREF1与第三焊盘VREFP连接。另外，即使未形成第二基准连接电极195，根据本公开的一个实施方式的透明显示面板110也可以通过第一基准连接电极190将第一基准线VREF1与第三焊盘VREFP连接。
在这种情况下，根据本公开的示例性实施方式的透明显示面板110能够在沉积阳极电极120之前测试驱动晶体管T的缺陷。也就是说，根据本公开的示例性实施方式的透明显示面板110能够在沉积第二平坦化层PLN2和阳极电极120之前执行修复工艺，使得可以防止由于否则将去除第二平坦化层PLN2和阳极电极120导致的修复工作量的增加。此外，根据本公开的示例性实施方式的透明显示面板110可以减少节拍时间。
对于本领域技术人员将显而易见的是，上述本公开不限于上述实施方式和附图，并且在不脱离本公开的精神或范围的情况下，可以对本公开做出各种替换、修改和改变。因此，本公开的范围由所附权利要求限定，并且旨在从权利要求的含义、范围和等同概念得出的所有变型或修改都落入本公开的范围内。
上述各种实施方式可以组合以提供其它实施方式。本说明书中提及的和/或在申请清单中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利公开通过引用整体并入本文。如果需要，可以修改实施方式的各方面以采用各种专利、申请和公开的构思来提供其它的实施方式。
可以根据上述详细描述对实施方式进行这些和其它改变。通常，在以下权利要求书中，所使用的术语不应解释为将权利要求书限制为说明书和权利要求书中公开的特定实施方式，而应解释为包括所有可能的实施方式以及权利要求享有的全部等同范围。因此，权利要求不受公开内容的限制。

Claims (24)

1.一种透明显示装置，所述透明显示装置包括：
基板，所述基板设置有显示区域以及与所述显示区域相邻的非显示区域，所述显示区域中设置有多个子像素；
阳极电极，所述阳极电极在所述基板上方设置在所述多个子像素的每一个中；
发光层，所述发光层设置在所述阳极电极上方；
阴极电极，所述阴极电极设置在所述发光层上方；
像素电力线，所述像素电力线设置在所述基板上方并且在所述显示区域中在第一方向上延伸；以及
公共电力线，所述公共电力线设置在所述基板上方并且在所述显示区域中在所述第一方向上延伸，
其中，所述显示区域包括设置有所述公共电力线和所述像素电力线的非透射区域，以及设置在所述公共电力线与所述像素电力线之间的透射区域，
其中，所述阳极电极包括：设置在所述公共电力线上方的第一阳极电极、设置在所述像素电力线上方的第三阳极电极、以及设置在所述第一阳极电极与所述第三阳极电极之间的第二阳极电极，并且
其中，所述第二阳极电极被设置在沿所述第一方向彼此相邻的两个透射区域之间并且不与所述像素电力线或所述公共电力线交叠。
2.根据权利要求1所述的透明显示装置，其中，所述第二阳极电极具有与所述第一阳极电极和所述第三阳极电极的形状不同的形状。
3.根据权利要求2所述的透明显示装置，其中，所述第一阳极电极具有与所述第三阳极电极的形状相同的形状。
4.根据权利要求2所述的透明显示装置，其中，沿着所述公共电力线设置有多个所述第一阳极电极，并且沿着所述像素电力线设置有多个所述第三阳极电极，所述透明显示装置还包括设置在多个所述第一阳极电极之间以及多个所述第三阳极电极之间的间隔件。
5.根据权利要求4所述的透明显示装置，其中，所述间隔件的至少一部分与所述第一阳极电极的端部和所述第三阳极电极的端部交叠。
6.根据权利要求4所述的透明显示装置，其中，所述间隔件的宽度比所述非透射区域的宽度窄。
7.根据权利要求2所述的透明显示装置，其中，所述第一阳极电极和所述第三阳极电极中的每一个包括：第一部分、从所述第一部分的第一侧边突出的第二部分、以及从所述第一部分的面向所述第一侧边的第二侧边突出的第三部分。
8.根据权利要求7所述的透明显示装置，其中，所述第一阳极电极和所述第三阳极电极中的每一个的所述第二部分和所述第三部分在所述第一方向上延伸以覆盖所述像素电力线或所述公共电力线。
9.根据权利要求7所述的透明显示装置，其中，所述第一阳极电极的所述第二部分和所述第三部分设置在所述公共电力线上方，并且所述第三阳极电极的所述第二部分和所述第三部分设置在所述像素电力线上方。
10.根据权利要求2所述的透明显示装置，所述透明显示装置还包括选通线，所述选通线在与所述公共电力线和所述像素电力线相交的第二方向上延伸，其中，所述第一阳极电极的至少一部分被设置为与所述公共电力线和所述选通线彼此相交的第一交叉区域交叠，并且所述第三阳极电极的至少一部分被设置为与所述像素电力线和所述选通线彼此相交的第二交叉区域交叠。
11.根据权利要求10所述的透明显示装置，其中，所述多个子像素包括设置在所述第一交叉区域中的第一子像素、设置在所述第二交叉区域中的第三子像素和设置在所述第一子像素和所述第三子像素之间的第二子像素。
12.根据权利要求1所述的透明显示装置，其中，所述公共电力线和所述像素电力线中的每一者被设置为多条，并且多条所述公共电力线和多条所述像素电力线交替地设置。
13.根据权利要求1所述的透明显示装置，其中，所述阴极电极通过阴极接触部连接至所述公共电力线，并且所述阴极接触部仅设置在所述非显示区域和所述显示区域中的非显示区域中。
14.一种透明显示装置，所述透明显示装置包括：
基板，所述基板设置有显示区域以及与所述显示区域相邻的非显示区域，所述显示区域中设置有多个子像素；
阳极电极，所述阳极电极在所述基板上方设置在所述多个子像素的每一个中；
发光层，所述发光层设置在所述阳极电极上方；
阴极电极，所述阴极电极设置在所述发光层上方；
像素电力线，所述像素电力线设置在所述基板上方并且在所述显示区域中在第一方向上延伸；以及
公共电力线，所述公共电力线设置在所述基板上方并且在所述显示区域中在所述第一方向上延伸，
其中，所述显示区域包括设置有所述公共电力线和所述像素电力线的非透射区域，以及设置在所述公共电力线与所述像素电力线之间的透射区域，
其中，所述阳极电极包括：设置在所述公共电力线上方的第一阳极电极、设置在所述像素电力线上方的第三阳极电极、以及设置在所述第一阳极电极与所述第三阳极电极之间的第二阳极电极，并且
其中，所述第一阳极电极、所述第二阳极电极和所述第三阳极电极沿与所述第一方向垂直的第二方向布置。
15.根据权利要求14所述的透明显示装置，其中，所述第二阳极电极具有与所述第一阳极电极和所述第三阳极电极的形状不同的形状。
16.根据权利要求15所述的透明显示装置，其中，所述第一阳极电极具有与所述第三阳极电极的形状相同的形状。
17.根据权利要求15所述的透明显示装置，其中，沿着所述公共电力线设置有多个所述第一阳极电极，并且沿着所述像素电力线设置有多个所述第三阳极电极。
18.根据权利要求15所述的透明显示装置，其中，所述第一阳极电极和所述第三阳极电极中的每一个包括：第一部分、从所述第一部分的第一侧边突出的第二部分、以及从所述第一部分的面向所述第一侧边的第二侧边突出的第三部分。
19.根据权利要求18所述的透明显示装置，其中，所述第一阳极电极和所述第三阳极电极中的每一个的所述第二部分和所述第三部分在所述第一方向上延伸以覆盖所述像素电力线或所述公共电力线。
20.根据权利要求18所述的透明显示装置，其中，所述第一阳极电极的所述第二部分和所述第三部分设置在所述公共电力线上方，并且所述第三阳极电极的所述第二部分和所述第三部分设置在所述像素电力线上方。
21.根据权利要求15所述的透明显示装置，所述透明显示装置还包括：选通线，所述选通线在与所述公共电力线和所述像素电力线相交的第二方向上延伸，其中，所述第一阳极电极的至少一部分被设置为与所述公共电力线和所述选通线彼此相交的第一交叉区域交叠，并且所述第三阳极电极的至少一部分被设置为与所述像素电力线和所述选通线彼此相交的第二交叉区域交叠。
22.根据权利要求21所述的透明显示装置，其中，所述多个子像素包括设置在所述第一交叉区域中的第一子像素、设置在所述第二交叉区域中的第三子像素和设置在所述第一子像素和所述第三子像素之间的第二子像素。
23.根据权利要求14所述的透明显示装置，其中，所述公共电力线和所述像素电力线中的每一者被设置为多条，并且多条所述公共电力线和多条所述像素电力线交替地设置。
24.根据权利要求14所述的透明显示装置，其中，所述阴极电极通过阴极接触部连接至所述公共电力线，并且所述阴极接触部仅设置在所述非显示区域和所述显示区域中的非显示区域中。
CN202410505379.5A 2019-12-27 2020-12-22 透明显示装置 Pending CN118175887A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190176455A KR20210083805A (ko) 2019-12-27 2019-12-27 투명 표시 장치
KR10-2019-0176455 2019-12-27
CN202011524636.8A CN113053956B (zh) 2019-12-27 2020-12-22 透明显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202011524636.8A Division CN113053956B (zh) 2019-12-27 2020-12-22 透明显示装置

Publications (1)

Publication Number Publication Date
CN118175887A true CN118175887A (zh) 2024-06-11

Family

ID=76508115

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410505379.5A Pending CN118175887A (zh) 2019-12-27 2020-12-22 透明显示装置
CN202011524636.8A Active CN113053956B (zh) 2019-12-27 2020-12-22 透明显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011524636.8A Active CN113053956B (zh) 2019-12-27 2020-12-22 透明显示装置

Country Status (3)

Country Link
US (2) US11894392B2 (zh)
KR (1) KR20210083805A (zh)
CN (2) CN118175887A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
KR20240134240A (ko) 2019-06-26 2024-09-06 오티아이 루미오닉스 인크. 광 회절 특성을 갖는 광 투과 영역을 포함하는 광전자 디바이스
KR20220004879A (ko) * 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시장치
WO2022123431A1 (en) 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating
KR20230045657A (ko) * 2021-09-27 2023-04-05 삼성디스플레이 주식회사 표시 장치
CN113972341B (zh) * 2021-10-21 2023-04-28 京东方科技集团股份有限公司 透明显示基板及其制作方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102326152B1 (ko) * 2014-08-14 2021-11-16 삼성디스플레이 주식회사 표시장치
KR20160092110A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102332567B1 (ko) * 2015-04-24 2021-11-30 삼성디스플레이 주식회사 표시장치
KR101795579B1 (ko) 2015-11-10 2017-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102636147B1 (ko) 2015-12-31 2024-02-08 엘지디스플레이 주식회사 투명표시장치
KR102532721B1 (ko) 2015-12-31 2023-05-12 엘지디스플레이 주식회사 투명 표시 장치
KR102555409B1 (ko) 2016-10-31 2023-07-13 엘지디스플레이 주식회사 인-셀 터치 유기 발광 표시장치
KR20180076496A (ko) 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102683976B1 (ko) 2016-12-29 2024-07-10 엘지디스플레이 주식회사 투명 표시장치
KR101801912B1 (ko) 2017-02-21 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102612737B1 (ko) 2017-12-28 2023-12-12 엘지디스플레이 주식회사 표시장치
KR102010803B1 (ko) * 2017-12-29 2019-09-20 엘지디스플레이 주식회사 발광 디스플레이 장치
US11189605B2 (en) * 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
KR102677776B1 (ko) 2018-05-04 2024-06-25 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US11894392B2 (en) 2024-02-06
KR20210083805A (ko) 2021-07-07
US20240128276A1 (en) 2024-04-18
US20210202532A1 (en) 2021-07-01
CN113053956B (zh) 2024-05-17
CN113053956A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN113053956B (zh) 透明显示装置
CN113130582B (zh) 透明显示装置
CN113035909B (zh) 透明显示装置
CN113130575B (zh) 透明显示装置
CN113053955B (zh) 透明显示装置
CN113130576B (zh) 透明显示装置
US11950459B2 (en) Transparent display device having display area including transmissive area and non-transmissive area
CN116322181A (zh) 电致发光显示器
CN114551514A (zh) 透明显示装置
US20220190095A1 (en) Transparent display device
US20220165837A1 (en) Transparent display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination