CN113129993A - 内存装置及其数据读取方法 - Google Patents

内存装置及其数据读取方法 Download PDF

Info

Publication number
CN113129993A
CN113129993A CN202010047352.8A CN202010047352A CN113129993A CN 113129993 A CN113129993 A CN 113129993A CN 202010047352 A CN202010047352 A CN 202010047352A CN 113129993 A CN113129993 A CN 113129993A
Authority
CN
China
Prior art keywords
read data
reference voltage
bit value
memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010047352.8A
Other languages
English (en)
Inventor
何文乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010047352.8A priority Critical patent/CN113129993A/zh
Publication of CN113129993A publication Critical patent/CN113129993A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error

Abstract

本发明提供一种内存装置及其数据读取方法。此方法包括：读取内存中的多个存储单元以获得读取数据，其中包括检测各存储单元的阈值电压，并将所检测的阈值电压分别与第一基准电压及第二基准电压比较以决定位值，其中所述第一基准电压与第二基准电压用以区别存储单元的不同状态，且第二基准电压大于第一基准电压；逐步变更读取数据中阈值电压位于第一基准电压与第二基准电压之间的存储单元的位值，以计算变更后读取数据的校正子；以及根据校正子的数值校正读取数据。

Description

内存装置及其数据读取方法
技术领域
本公开涉及一种内存装置及其操作方法，尤其涉及一种内存装置及其数据读取方法。
背景技术
闪存、动态随机存取存储器(Dynamic Random Access Memory，DRAM)等内存装置因集成度逐年增加，元件尺寸不断缩小，从而导致存储单元(cell)的位错误率增加。传统上可通过设置冗余内存来补救存在缺陷的存储单元，或使用差错校验(Error CheckingCorrection，ECC)电路来修正因缺陷所造成的软错误(soft error)。
图1A及图1B示出现有闪存的阈值电压(threshold voltage)分布，其中横轴表示存储单元的阈值电压Vt，纵轴表示位数#。请参照图1A，区域A示出高阈值电压(位值为0)的存储单元；区域B示出低阈值电压(位值为1)的存储单元；基准电压Ref则设置于区域A、B的中间，用以与所检测的存储单元的阈值电压比较，以区分所读取数据为0或1；“0”读取窗代表基准电压Ref与位值为0的存储单元的边缘之间的间隔；“1”读取窗则代表基准电压Ref与位值为1的存储单元的边缘之间的间隔。其中，存储单元的读取操作是通过检测目标存储单元的电流并将其与参考电流比较。若存储单元的电流低于参考电流，则确定读取数据为0；反之，若存储单元的电流高于参考电流，则确定读取数据为1。
然而，基于可靠性(reliability)因素，内存装置在经过数千、数万次的读写操作后，其中的许多存储单元会有阈值电压偏移(shift)现象。请参照图1B，当所选择存储单元的阈值电压位于高阈值电压的区域A的边缘时，基于可靠性因素，其阈值电压可能会进一步降低而发生两种状况：状况a，读取窗缩减，此时可能因检测范围(sensing margin)不足而导致读取错误；状况b，阈值电压直接落入位值为1的存储单元的区域，而造成读取错误。
图2A至图2C示出现有使用差错校验电路来修正错误的范例。本实施例是以汉明码(hamming code)为例，说明如何利用汉明码修正读取数据中的错误。详细而言，现有的ECC技术是由写入端(或传送端)基于原始数据利用预定的算法产生奇偶检验位(parity bits)并加至原始数据，以进行传输。藉此，读取端(或接收端)在读取数据时，即可通过检验其中的原始数据及奇偶检验位之间的一致性(consistency)，以判断是否发生读取错误，并将错误数据还原。
请参照图2A，假设原始数据为8个位(包括数据位D[0]～D[7])，根据汉明码的规则，将使用4个位P[0]～P[3]作为奇偶检验位。图2A右侧即示出奇偶检验位P[0]～P[3]的计算方式，其中的“十”符号代表异或(exclusive-OR，XOR)运算。在进行数据写入时，奇偶检验位P[0]～P[3]会连同原始数据的数据位D[0]～D[7]一并写入内存。
请参照图2B，在读取操作中，可通过图1A的检测方式获得读取数据，其中包括数据位及奇偶检验位。基于数据位，可重新计算出新的奇偶检验位P’[0]～P’[3]。而通过将新的奇偶检验位P’[0]～P’[3]分别与读取数据中的奇偶检验位P[0]～P[3]进行异或运算，可获得校正子(syndrome)S[0]～S[3]。由图2B可知，若读取数据中没有出现错误，则所计算的校正子S[0]～S[3]的数值为全0。然而，若读取数据中发生单位错误(如第2～13行中标示为阴影的位)，则所计算的校正子S[0]～S[3]的数值将不会为全0，且彼此不会重复。藉此，读取端根据校正子S[0]～S[3]的数值即可解出读取数据中的哪个位出现错误，并对其进行校正(将其值翻转)。
然而，若读取数据出现双位错误(如图2C中的最后一行，数据位D[7]、D[6]发生错误)，则所计算的校正子[0,1,1,1]会与数据位D[3]发生错误时所计算的校正子相同。此时，若基于ECC规则去校正数据位D[3]，则将导致读取数据错误。由此可知，现有使用汉明码的ECC算法的可修正位计数为1，而可检测位计数为2，因此其修正范围是受到限制的。
发明内容
本发明提供一种内存装置及其读取方法，其可提高ECC算法的修正限制。
本发明提供一种数据读取方法，适于读取内存的数据，其包括：读取内存中的多个存储单元以获得读取数据，其中包括检测各存储单元的阈值电压，并将所检测的阈值电压分别与第一基准电压及第二基准电压比较以决定位值，其中所述第一基准电压与第二基准电压用以区别存储单元的不同状态，且第二基准电压大于第一基准电压；逐步变更读取数据中阈值电压位于第一基准电压与第二基准电压之间的存储单元的位值，以计算变更后读取数据的校正子(syndrome)；以及根据校正子的数值校正读取数据。
本发明提供一种内存装置，其包括内存及处理器。其中，内存包括多个存储单元。处理器，耦接至内存中的存储单元，经配置以读取存储单元以获得读取数据，其中包括检测各存储单元的阈值电压，并将所检测的阈值电压分别与第一基准电压及第二基准电压比较以决定位值，其中第一基准电压与第二基准电压用以区别存储单元的不同状态，且第二基准电压大于第一基准电压。然后，处理器经配置以逐步变更读取数据中阈值电压位于第一基准电压与第二基准电压之间的存储单元的位值，以计算变更后读取数据的校正子，以及根据校正子的数值校正读取数据。
基于上述，在本发明的内存装置及其数据读取方法中，通过使用双感测(dualsensing)技术找出可能发生错误的存储单元，并针对这些存储单元进行反向差错校验，以找出发生错误的存储单元及正确的位值，并用以修正读取数据。藉此，可提高ECC算法的修正限制。
为让本公开的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A及图1B示出现有闪存的阈值电压分布；
图2A至图2C示出现有使用差错校验电路来修正错误的范例；
图3是包含本发明实施例的内存装置的系统的示意图；
图4是依照本发明一实施例所示出的内存装置的数据读取方法的流程图；
图5是依照本发明一实施例所示出的内存装置的双感测方法的流程图；
图6是依照本发明一实施例所示出的内存装置的双感测方法的示意图；
图7A及图7B是依照本发明一实施例所示出的反向差错校验算法的范例。
【附图中主要元件符号说明】
300：系统
310：主机
320：内存装置
322：内存
324：处理器
B、S1～S3：区域
b：状况
D[0]～D[7]：数据位
Ref、Ref1、Ref2：基准电压
P[0]～P[3]：奇偶检验位
P’[0]～P’[3]：新的奇偶检验位
S[0]～S[3]：校正子
S410～S430、S411～S415：步骤
具体实施方式
相对于传统ECC算法针对读取数据中的每个位是采取公平对待的方式(即，将每个位都视为是可能的错误位)，本发明实施例则是根据内存的内部特性，推定并非所有位发生错误的机率是相同的，即特性较弱的存储单元较有可能在循环操作中跨越基准电压而造成状态改变。据此，本发明实施例即针对这些存储单元所对应的位进行校正。其中，相对于传统ECC算法仅设定单一个基准电压来区分存储单元的不同状态，本发明实施例是设定两个基准电压来区分存储单元的状态，并在实施检测的过程中，将读取数据中所检测阈值电压位在两个基准电压之间的位设定为推测位(suspect bit)，并针对这些推测位使用多个逻辑组合逐步变更其位值，以计算变更后读取数据的校正子。藉此，可根据所计算校正子的数值来校正读取数据，从而提高ECC算法的修正限制。
图3是包含本发明实施例的内存装置的系统的示意图。请参照图3，本实施例的系统300包含主机310及连接于该主机310的内存装置320。主机310例如是计算机、手机、数字相机等电子装置或搭载于芯片组的芯片，并无特别限定。内存装置320包含内存322及处理器324。
内存322例如由排列为矩阵状的多个存储单元(cell)构成，所述存储单元例如是NOR型或NAND型闪存、电擦除可编程只读存储器(Electrically Erasable ProgrammableRead-Only Memory，EEPROM)等非易失性内存元件，或是动态随机存取存储器(DynamicRandom Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)等易失性内存元件，在此不设限。
处理器324例如包括用以与主机310进行数据传输的主机接口、用以与内存322进行数据传输的内存接口、用以控制数据传输的微处理单元(Micro-Processing Unit，MPU)，以及用以存储操作程序或数据的只读存储器(Read Only Memory，ROM)或随机存取存储器(Random Access Memory，RAM)，在此不设限。处理器324例如是用以控制内存装置320的整体操作，包括对内存322中的存储单元进行程序化操作、读取操作及擦除操作等，在此不设限。
图4是依照本发明一实施例所示出的内存装置的数据读取方法的流程图。请同时参照图3及图4，本实施例的操作方法适用于图3的内存装置320，以下即搭配内存装置320中的各项元件说明本发明实施例的数据读取方法的各个步骤。
在步骤S410中，处理器324读取内存322中的多个存储单元以获得读取数据，其中包括检测各存储单元的阈值电压，并将所检测的阈值电压分别与第一基准电压及第二基准电压比较以决定位值。其中，所述第一基准电压与第二基准电压是用以区别存储单元的不同状态，且第二基准电压大于第一基准电压。
在一实施例中，所述第一基准电压与第二基准电压是根据内存322的存储单元的阈值电压分布来决定，其例如是将用以区别存储单元的不同状态的原始基准电压分别减少及增加一默认值(或一默认比例)后所得的电压，其中第一基准电压小于原始基准电压且大于低阈值电压区域的电压极大值，而第二基准电压大于原始基准电压且小于高阈值电压区域的电压极小值。在其他实施例中，所述第一基准电压与第二基准电压也可以是根据内存322的存储单元的阈值电压分布，在低阈值电压区域的电压极大值与高阈值电压区域的电压极小值之间取的两个电压值，在此不设限。
图5是依照本发明一实施例所示出的内存装置的双感测方法的流程图。请参照图5，本实施例说明图4的步骤S410的详细流程。
在步骤S411中，处理器324将所检测的阈值电压与第一基准电压比较以决定存储单元的第一位值。
在步骤S412中，处理器324将所检测的阈值电压与第二基准电压比较以决定存储单元的第二位值。
在步骤S413中，处理器324判断各个存储单元的第一位值是否等于第二位值。其中，若第一位值等于第二位值，则在步骤S414中，处理器324将该存储单元的位值确定为第一位值或第二位值；反之，若第一位值不等于第二位值，则在步骤S415中，处理器324将该存储单元设定为推测位(suspect bit)。
上述的推测位即为前述有可能在循环操作中跨越基准电压而造成状态改变的存储单元所对应的位。而通过对这些存储单元所对应的位进行校正，可提高ECC算法的修正限制。
图6是依照本发明一实施例所示出的内存装置的双感测方法的示意图。请参照图6，本实施例示出闪存的阈值电压分布，其中横轴表示存储单元的阈值电压Vt，纵轴表示位数#。区域A示出高阈值电压(位值为0)的存储单元，区域B示出低阈值电压(位值为1)的存储单元。与现有检测技术不同的是，本实施例是在区域A、B之间设定两个基准电压Ref1、Ref2，其与原始基准电压Ref(如图1A)的关系为：Ref2>Ref>Ref1，而其数值的定义与设定方式已于前面实施例中详细说明，故在此不再赘述。
其中，对内存中的各个存储单元分别使用基准电压Ref1、Ref2进行检测，并在检测结果为大于时，将位值设为0；在检测结果为小于时，将位值设为1。据此，可得到三种结果：区域S1，双感测结果的位值为(1，1)；区域S2，双感测结果的位值为(0，1)；区域S3，双感测结果的位值为(0，0)。
若双感测结果的位值为(1，1)，可确定该存储单元的位值为1；若双感测结果的位值为(0，0)，则可确定该存储单元的位值为0；而若双感测结果的位值为(0，1)，则代表该存储单元的位值落在可能会发生错误的危险区域，此存储单元即被视为前述的推测位。
回到图4的流程，在步骤S420中，处理器324会逐步变更读取数据中阈值电压位于第一基准电压与第二基准电压之间的存储单元(即，推测位)的位值，以计算变更后读取数据的校正子(syndrome)。举例来说，若读取数据中仅存在一个推测位，则可将该推测位的位值分别变更为逻辑值0、1，以计算变更后读取数据的校正子；若读取数据中存在两个推测位，则可将这两个推测位的位值逐步变更为(0，0)、(0，1)、(1，0)、(1，1)的逻辑组合，以计算变更后读取数据的校正子。以此类推，随着推测位计数的增加，处理器324可将这些推测位的位值逐步变更为多个逻辑组合其中之一，以计算每次变更后的变更后读取数据的校正子。
此外，处理器324例如是使用变更后读取数据中的数据位计算新的奇偶检验位，并与变更后读取数据中的奇偶检验位比较，以计算变更后读取数据的校正子。以使用汉明码(hamming code)的差错校验(Error Checking Correction，ECC)算法为例，针对每笔12位的读取数据，处理器324例如会取变更后读取数据中的前8个位作为数据位来计算新的奇偶检验位，并分别与变更后读取数据的后4个位(即原始奇偶检验位)进行异或(XOR)运算，以获得4个校正子。需说明的是，在其他实施例中，处理器324亦可采用其他种类的ECC算法，例如博斯-乔赫里-奥康让码(Bose-Chaudhuri-Hocquenghem codes，BCH codes)、里德-所罗门码(Reed-Solomon codes，RS codes)等，在此不设限。
最后，在步骤S430中，处理器324根据校正子的数值校正读取数据。详细而言，相对于现有ECC算法是通过计算校正子来判定错误位的位置，本实施例则是采用反向方式(或可称为反向ECC算法)，利用尝试错误法(try and error)先猜测错误位的数值，再导入ECC算法来验证，不仅可判定错误位的位置，还可确认正确的位值。也就是说，本实施例是针对上述可能会发生错误的存储单元(即，推测位)逐步猜测其位值，并导入ECC算法中运算，若所计算的校正子的数值为非全0，则代表所猜测的位值有错，此时可再次变更位值，并重新执行ECC算法的运算，直到所计算的校正子的数值为全0时，即可推定所猜测的位值正确，此时可直接以所猜测的位值取代读取数据中的对应位，而完成读取数据的校正。
举例来说，图7A及图7B是依照本发明一实施例所示出的反向差错校验算法的范例。请参照图7A，第一行的位值表示预期数据，而第二行的位值则表示对读取数据实施双感测的结果。其中，假设读取数据中的数据位D[3]和奇偶检验位P[2]的检测结果为落在可能会发生错误的危险区域。意即，数据位D[7]/[6]/[2]/[0]和奇偶检验位P[0]的检测结果为(1，1)，而可确定位值为1；数据位D[5]/[4]/[1]和奇偶检验位P[3]/[1]的检测结果为(0，0)，而可确定位值为0；数据位D[3]和奇偶检验位P[2]的检测结果为(0，1)，而可视为推测位。
针对图7A中的推测位D[3]和P[2]，在图7B中则使用其可能的4种逻辑组合：(D[3]、P[2])＝(0、0)、(0、1)、(1、0)、(1、1)，逐步变更推测位D[3]和P[2]的位值，并使用ECC算法计算变更后读取数据的校正子S[3]～S[0]。而由所计算的校正子S[3]～S[0]的数值可知，满足数值为全0的变更后读取数据即为正确数据，而推测位D[3]和P[2]的正确位值为(1、1)。
将采用本实施例方法的图7B与采用现有方法的图2C进行比较(以使用汉明码为例)可知，现有的ECC算法只能修正单位错误，而若采用本实施例的双感测方法，则无论错误位的数目为1或2，都能够正确地校正。换言之，本实施例方法能够将ECC算法的可修正位数提高至2个位。
综上所述，在本发明的内存装置及其数据读取方法中，通过设定两个基准电压来区分存储单元的状态，能够找出可能会发生错误的位，而通过逐步变更这些位的位值并以ECC算法实施验证，则能够确定错误位的位置及位值。藉此，不论ECC算法是采用汉明码、BCH码或RS码，本发明的方法皆可提高该算法的可修正位数。
虽然本公开已以实施例揭示如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的精神和范围内，当可作些许的更动与润饰，因此本公开的保护范围当视后附的权利要求所界定的为准。

Claims (10)

1.一种数据读取方法，适于读取内存的数据，所述方法包括下列步骤：
读取所述内存中的多个存储单元以获得读取数据，其中包括检测各所述存储单元的阈值电压，并将所检测的所述阈值电压分别与第一基准电压及第二基准电压比较以决定位值，其中所述第一基准电压与所述第二基准电压用以区别所述存储单元的不同状态，且所述第二基准电压大于所述第一基准电压；
逐步变更所述读取数据中所述阈值电压位于所述第一基准电压与所述第二基准电压之间的所述存储单元的位值，以计算变更后读取数据的校正子；以及
根据所述校正子的数值校正所述读取数据。
2.根据权利要求1所述的方法，其中将所检测的所述阈值电压分别与第一基准电压及第二基准电压比较以决定位值的步骤包括：
将所检测的所述阈值电压与所述第一基准电压比较以决定所述存储单元的第一位值；
将所检测的所述阈值电压与所述第二基准电压比较以决定所述存储单元的第二位值；
若所述第一位值等于所述第二位值，确定所述存储单元的位值为所述第一位值或所述第二位值；以及
若所述第一位值不等于所述第二位值，设定所述存储单元为推测位。
3.根据权利要求2所述的方法，其中逐步变更所述读取数据中所述阈值电压位于所述第一基准电压与所述第二基准电压之间的所述存储单元的位值，以计算变更后读取数据的校正子的步骤包括：
逐步变更所述读取数据中的所述推测位的位值为多个逻辑组合其中之一，以计算每次变更后的所述变更后读取数据的校正子。
4.根据权利要求1所述的方法，其中计算变更后读取数据的校正子的步骤包括：
使用所述变更后读取数据中的数据位计算新的奇偶检验位，并与所述变更后读取数据中的奇偶检验位比较，以计算所述变更后读取数据的校正子。
5.根据权利要求1所述的方法，其中根据所述校正子的数值校正所述读取数据的步骤包括：
判断所计算的所述校正子的数值是否均为零；以及
当所计算的所述校正子的数值均为零时，使用对应的所述变更读取数据中所变更的所述存储单元的位值来校正所述读取数据。
6.一种内存装置，包括：
内存，包括多个存储单元；以及
处理器，耦接至所述内存中的所述存储单元，经配置以：
读取所述存储单元以获得读取数据，其中包括检测各所述存储单元的阈值电压，并将所检测的所述阈值电压分别与第一基准电压及第二基准电压比较以决定位值，其中所述第一基准电压与所述第二基准电压用以区别所述存储单元的不同状态，且所述第二基准电压大于所述第一基准电压；
逐步变更所述读取数据中所述阈值电压位于所述第一基准电压与所述第二基准电压之间的所述存储单元的位值，以计算变更后读取数据的校正子；以及
根据所述校正子的数值校正所述读取数据。
7.根据权利要求6所述的内存装置，其中所述处理器经配置以：
将所检测的所述阈值电压与所述第一基准电压比较以决定所述存储单元的第一位值；
将所检测的所述阈值电压与所述第二基准电压比较以决定所述存储单元的第二位值；
若所述第一位值等于所述第二位值，确定所述存储单元的位值为所述第一位值或所述第二位值；以及
若所述第一位值不等于所述第二位值，设定所述存储单元为推测位。
8.根据权利要求7所述的内存装置，其中所述处理器经配置以逐步变更所述读取数据中的所述推测位的位值为多个逻辑组合其中之一，以计算每次变更后的所述变更后读取数据的校正子。
9.根据权利要求6所述的内存装置，其中所述处理器经配置以使用所述变更后读取数据中的数据位计算新的奇偶检验位，并与所述变更后读取数据中的奇偶检验位比较，以计算所述变更后读取数据的校正子。
10.根据权利要求6所述的内存装置，其中所述处理器经配置以判断所计算的所述校正子的数值是否均为零，并在所计算的所述校正子的数值均为零时，使用对应的所述变更读取数据中所变更的所述存储单元的位值来校正所述读取数据。
CN202010047352.8A 2020-01-16 2020-01-16 内存装置及其数据读取方法 Pending CN113129993A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010047352.8A CN113129993A (zh) 2020-01-16 2020-01-16 内存装置及其数据读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010047352.8A CN113129993A (zh) 2020-01-16 2020-01-16 内存装置及其数据读取方法

Publications (1)

Publication Number Publication Date
CN113129993A true CN113129993A (zh) 2021-07-16

Family

ID=76771759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010047352.8A Pending CN113129993A (zh) 2020-01-16 2020-01-16 内存装置及其数据读取方法

Country Status (1)

Country Link
CN (1) CN113129993A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008042593A1 (en) * 2006-09-28 2008-04-10 Sandisk Corporation Nonvolatile memory with error correction based on the likehood the error may occur
US20080285340A1 (en) * 2007-05-14 2008-11-20 Samsung Electronics Co., Ltd Apparatus for reading data and method using the same
CN101529522A (zh) * 2005-10-25 2009-09-09 晟碟以色列有限公司 从闪速存储器中的错误恢复的方法
CN102820064A (zh) * 2011-06-07 2012-12-12 马维尔国际贸易有限公司 识别和减轻存储器系统中的硬错误
US20130073924A1 (en) * 2011-09-15 2013-03-21 Sandisk Technologies Inc. Data storage device and method to correct bit values using multiple read voltages
CN104205235A (zh) * 2012-03-29 2014-12-10 英特尔公司 用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备
CN107179960A (zh) * 2016-03-09 2017-09-19 群联电子股份有限公司 解码方法、存储器控制电路单元及存储器存储装置
US20170271031A1 (en) * 2013-05-31 2017-09-21 Western Digital Technologies, Inc. Updating read voltages
US20190035485A1 (en) * 2017-07-25 2019-01-31 Apple Inc. Syndrome Weight Based Evaluation of Memory Cells Performance Using Multiple Sense Operations

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529522A (zh) * 2005-10-25 2009-09-09 晟碟以色列有限公司 从闪速存储器中的错误恢复的方法
WO2008042593A1 (en) * 2006-09-28 2008-04-10 Sandisk Corporation Nonvolatile memory with error correction based on the likehood the error may occur
US20080285340A1 (en) * 2007-05-14 2008-11-20 Samsung Electronics Co., Ltd Apparatus for reading data and method using the same
CN102820064A (zh) * 2011-06-07 2012-12-12 马维尔国际贸易有限公司 识别和减轻存储器系统中的硬错误
US20130073924A1 (en) * 2011-09-15 2013-03-21 Sandisk Technologies Inc. Data storage device and method to correct bit values using multiple read voltages
CN104205235A (zh) * 2012-03-29 2014-12-10 英特尔公司 用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备
US20170271031A1 (en) * 2013-05-31 2017-09-21 Western Digital Technologies, Inc. Updating read voltages
CN107179960A (zh) * 2016-03-09 2017-09-19 群联电子股份有限公司 解码方法、存储器控制电路单元及存储器存储装置
US20190035485A1 (en) * 2017-07-25 2019-01-31 Apple Inc. Syndrome Weight Based Evaluation of Memory Cells Performance Using Multiple Sense Operations

Similar Documents

Publication Publication Date Title
US11742030B2 (en) Method and apparatus for reading data stored in flash memory by referring to binary digit distribution characteristics of bit sequences read from flash memory
US9397701B1 (en) System and method for lifetime specific LDPC decoding
CN111755053B (zh) 快闪存储器的数据读取方法和存储器控制器
US9235467B2 (en) System and method with reference voltage partitioning for low density parity check decoding
US10545819B1 (en) Soft-decision input generation for data storage systems
US8103938B2 (en) Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
US7843732B2 (en) Methods of operating multi-bit flash memory devices and related systems
US8627188B2 (en) Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells
US8418042B2 (en) Semiconductor memory device
CN105788648B (zh) 基于异构混合内存的nvm坏块识别处理及纠错方法和系统
US20150242143A1 (en) Flash memory system and method controlling same
US20100077279A1 (en) Non-Volatile Memory Devices, Systems, and Data Processing Methods Thereof
KR20120114366A (ko) 비트 값들의 저장된 총계를 이용하여 데이터 에러들을 보정하는 시스템 및 방법
US10514980B2 (en) Encoding method and memory storage apparatus using the same
US10635524B1 (en) Soft-decision input generation for data storage systems
CN110716824B (zh) 编码方法及使用所述编码方法的存储器存储装置
US20230072467A1 (en) Method and System for Read Reference Voltage Calibration for Non-Volatile Memories
CN113129993A (zh) 内存装置及其数据读取方法
TWI701674B (zh) 記憶體裝置及其資料讀取方法
US11127473B1 (en) Memory apparatus and data reading method thereof
US10628259B2 (en) Bit determining method, memory control circuit unit and memory storage device
US11204831B2 (en) Memory system
TWI737262B (zh) 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置
US20190294497A1 (en) Method of implementing error correction code used by memory storage apparatus and memory storage apparatus using the same
CN112786099A (zh) 存储装置和其多个实体单元纠错方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination