CN113114791A

CN113114791A - 一种通信地址生成电路、方法及芯片

Info

Publication number: CN113114791A
Application number: CN202110245376.9A
Authority: CN
Inventors: 郭桂良; 刘生有
Original assignee: Jiangsu Yinhe Microelectronics Co ltd
Current assignee: Jiangsu Yinhe Microelectronics Co ltd
Priority date: 2021-03-05
Filing date: 2021-03-05
Publication date: 2021-07-13

Abstract

本发明公开了一种通信地址生成电路、方法及芯片，涉及电路设计技术领域，用于通过一个地址位管脚生成多个通信地址。通信地址生成电路，包括：第一输入电路，与第一输入电路电连接的第一生成电路、第二生成电路。第一输入电路生成不同的管脚电压V_i。第一生成电路接入第一参考电压V_H，第二生成电路接入第二参考电压V_L。V_H＞V_L＞V_i，第一生成电路根据V_i和V_H，第二生成电路根据V_i和V_L，确定第一通信地址。V_H＞V_i＞V_L，第一生成电路根据V_i和V_H，第二生成电路根据V_i和V_L，确定第二通信地址。V_i＞V_H＞V_L，第一生成电路根据V_i和V_H，第二生成电路根据V_i和V_L，确定第三通信地址。上述方法应用上述通信地址生成电路。上述芯片包括上述通信地址生成电路。

Description

一种通信地址生成电路、方法及芯片

技术领域

本发明涉及电路设计技术领域，尤其涉及一种通信地址生成电路、方法及芯片。

背景技术

地址位管脚在通信电路中经常用到，特别是在有SPI、I2C或单总线等通信从机电路中。地址位管脚可以使通信主机识别需要通信的从机。

传统的地址位管脚通常只能与接地端电连接，或与电源端电连接，实现两个状态的通信地址。即一个地址位管脚只能实现两个从机的通信地址，如果需要与更多的从机通信，就需要更多的地址位管脚，这样会浪费地址位管脚资源，成本较高。

发明内容

本发明的目的在于提供一种通信地址生成电路、方法及芯片，用于通过一个地址位管脚生成多个通信地址。

第一方面，本发明提供了一种通信地址生成电路，包括：第一输入电路，以及分别与第一输入电路电连接的第一生成电路、第二生成电路。其中，第一输入电路用于在不同状态下分别生成不同的管脚电压V_i。第一生成电路接入第一参考电压V_H，第二生成电路接入第二参考电压V_L。

当V_H＞V_L＞V_i，第一生成电路根据管脚电压V_i和所述第一参考电压V_H确定第一通信地址的第一数据位；第二生成电路根据管脚电压V_i和第二参考电压V_L，确定第一通信地址的第二数据位。

当V_H＞V_i＞V_L，第一生成电路根据管脚电压V_i和第一参考电压V_H确定第二通信地址的第一数据位；第二生成电路根据管脚电压V_i和第二参考电压V_L，确定第二通信地址的第二数据位。

当V_i＞V_H＞V_L，第一生成电路根据管脚电压V_i和第一参考电压V_H确定第三通信地址的第一数据位；第二生成电路根据管脚电压V_i和第二参考电压V_L，确定第三通信地址的第二数据位。

与现有技术相比，本发明提供的通信地址生成电路中，第一生成电路、第二生成电路分别与第一输入电路电连接，而第一输入电路可以在不同状态下生成不同的管脚电压V_i。第一生成电路接入了第一参考电压V_H，第二生成电路接入了第二参考电压V_L。基于此，可以控制第一输入电路在不同状态下生成的管脚电压V_i的大小，使得第一生成电路以第一参考电压V_H为参考，生成不同通信地址的第一数据位。同时，使得第二生成电路以第二参考电压V_L为参考，生成不同通信地址的第二数据位。

由上述可知，采用本发明提供的通信地址生成电路，可以仅通过一个地址位管脚，便可以生成3个通信地址。与现有技术相比，可以多生成1个通信地址。当有两个通信地址生成电路时，即有两个地址位管脚的情况下，便可以实现9个通信地址，而现有技术中的通信地址生成电路仅能实现4通信地址。由此可知，在实现同等数量的通信地址的情况下，采用本发明提供的通信地址电路，可以节约地址位管脚资源。

第二方面，本发明提供了一种芯片，包括第一方面所述的通信地址生成电路。

与现有技术相比，本发明提供的芯片的有益效果与上述第一方面所述的通信地址生成电路的有益效果相同，此处不做赘述。

第三方面，本发明提供了一种通信地址分配方法，应用具有第一输入电路、第一生成电路以及第二生成电路的通信地址生成电路，方法具有第一地址分配状态、第二地址分配状态及第三地址分配状态。

在第一地址分配状态，第一生成电路根据管脚电压V_i和第一参考电压V_H确定第一通信地址的第一数据位；第二生成电路根据管脚电压V_i和第二参考电压V_L，确定第一通信地址的第二通信地址，V_H＞V_L＞V_i。

在第二地址分配状态，第一生成电路根据管脚电压V_i和第一参考电压V_H确定第二通信地址的第一数据位；第二生成电路根据管脚电压V_i和第二参考电压V_L，确定第二通信地址的第二通信地址，V_H＞V_i＞V_L。

在第三地址分配状态，第一生成电路根据管脚电压V_i和第一参考电压V_H确定第三通信地址的第一数据位；第二生成电路根据管脚电压V_i和第二参考电压V_L，确定第三通信地址的第二通信地址，V_i＞V_H＞V_L。

与现有技术相比，本发明提供的通信地址分配方法的有益效果与上述第一方面所述的通信地址生成电路的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的通信地址生成电路的电路结构示意图；

图2为本发明实施例中第一运算放大器的电路结构图；

图3为本发明实施例中第二运算放大器的电路结构图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

目前，通信地址生成电路中的地址位管脚，只能与电源端电连接，或与接地端电连接。也就是说，一个通信地址生成电路仅能生成2个通信地址，即1个地址位管脚只能实现两个从机的通信地址。当有两个通信地址生成电路时，可以产生4个通信地址。但是，如果需要与更多的从机通信，就需要更多的地址位管脚，这样会浪费地址位管脚资源，成本较高。

针对上述问题，本发明实施例提供了一种通信地址生成电路。图1示例出了本发明实施例提供的通信地址生成电路的电路结构示意图。参照图1，本发明实施例提供的通信地址生成电路，包括：第一输入电路，以及分别于第一输入电路电连接的第一生成电路、第二生成电路。

其中，第一输入电路在不同状态下分别可以生成不同的管脚电压V_i，(1≤i≤3，i为整数)。第一生成电路接入第一参考电压V_H，第二生成电路接入第二参考电压V_L。基于此，可以控制第一输入电路在不同状态下生成的管脚电压V_i的大小，使得第一生成电路以第一参考电压V_H为参考，生成不同通信地址的第一数据位。同时，使得第二生成电路以第二参考电压V_L为参考，生成不同通信地址的第二数据位。

参照图1，当V_H＞V_L＞V_i时，管脚电压V_i可以满足：V_i＝0。也就是说，地址位管脚可以直接与接地端电连接。此时，第一生成电路可以根据第一参考电压V_H与管脚电压V_i确定第一通信地址的第一数据位。第二生成电路可以根据第二参考电压V_L与管脚电压V_i，确定第一通信地址的第二数据位。

参照图1，当V_H＞V_i＞V_L时，地址位管脚既不与接地端电连接，也不与电源端电连接。此时，第一生成电路可以根据第一参考电压V_H与管脚电压V_i，确定第二通信地址的第一数据位。第二生成电路可以根据第二参考电压V_L与管脚电压V_i，确定第二通信地址的第二数据位。

参照图1，当V_i＞V_H＞V_L时，管脚电压V_i可以满足：V_i＝V_dd，V_dd为电源端电压。也就是说，地址位管脚可以直接与电源端电连接。此时，第一生成电路可以根据第一参考电压V_H与管脚电压V_i，确定第三通信地址的第一数据位。第二生成电路可以根据第二参考电压V_L与管脚电压V_i，确定第三通信地址的第二数据位。

在一些示例中，参照图1，上述第一输入电路可以包括电连接在第一分压节点的第一电阻R₁和第二电阻R₂。其中，第一电阻R₁与电源端电连接，第二电阻R₂与接地端电连接，第一分压节点的电压为管脚电压V_i。由此可知，当第一地址位管脚既不与接地端电连接，也不与电源端电连接时，管脚电压V_i可以满足：

当第一电阻R₁的阻值与第二电阻R₂的阻值相等时，管脚电压V_i可以满足：

参照图1，通信地址生成电路还包括第二输入电路。第二输入端元可以用于分别向第一生成电路提供第一参考电压V_H，向第二生成电路提供第二参考电压V_L。

在一些示例中，参照图1，上述第二输入电路可以包括第三电阻R₃、第四电阻R₄及第五电阻R₅。第三电阻R₃与电源端电连接，第五电阻R₅与接地端电连接。第三电阻R₃及第四电阻R₄电连接于第二分压节点，第四电阻R₄及第五电阻R₅电连接于第三分压节点。第二分压节点的电压为第一参考电压V_H，第三分压节点的电压为第二参考电压V_L。因此，第一参考电压V_H可以满足：

第二参考电压V_L可以满足：

其中，

当第三电阻R₃的阻值、第四电阻R₄的阻值及第五电阻R₅的阻值相等时，

参照图1，上述第一生成电路可以包括第一比较电路及第一反相器INV0。第一反相器INV0的输入端可以与第一比较电路的输出端电连接，用于对第一比较电路的输出电平进行反相。基于反相可以对比较器输出信号进行整形，提高响应速度，增加驱动能力。第一比较电路可以具有第一输入端及第二输入端。第一比较电路的第一输入端可以接入管脚电压V_i，第一比较电路的第二输入端可以接入第一参考电压V_H。

参照图1，上述第二生成电路可以包括第二比较电路及第二反相器INV1。第二反相器INV1的输入端可以与第二比较电路的输出端电连接，用于对第二比较电路的输出电平进行反相。第二比较电路可以具有第一输入端及第二输入端。第二比较电路的第一输入端可以接入管脚电压V_i，第二比较电路的第二输入端可以接入第二参考电压V_L。

在一些示例中，参照图1，上述第一比较电路和第二比较电路可以为电压比较器。例如，第一比较电路可以为具有电压比较功能的第一运算放大器A0，第二比较电路可以为具有电压比较功能的第二运算放大器A1。上述第一比较电路的第一输入端可以为第一运算放大器A0的同相输入端，上述第一比较电路的第二输入端可以为第一运算放大器A0的反相输入端。当然，上述第一比较电路的第一输入端可以为第一运算放大器A0的反相输入端，上述第一比较电路的第二输入端可以为第一运算放大器A0的同相输入端。第二比较电路同样如此，在此不再赘述。

应理解，当同相输入端的电压大于反相输入端的电压时，运算放大器的输出端为高电平。当同相输入端的电压小于反相输入端的电压时，运算放大器的输出端为低电平。

图2示例出了第一运算放大器的电路结构示意图，图3示例出了第二运算放大器的电路结构示意图。参照图2和图3，第一运算放大器A0和第二运算放大器A1均可以为差分放大电路。

参照图2，第一运算放大器A0可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4及第五晶体管M5。第一晶体管M1、第二晶体管M2及第三晶体管M3为N型晶体管，第四晶体管M4及第五晶体管M5为P型晶体管。第一晶体管M1的第一极与第五晶体管M5的第二极电连接，形成第一运算放大器的输出端V_out，第一晶体管M1的第二极与第二晶体管M2共同与第三晶体管M3的第一极电连接，第一晶体管M1的栅极为第一运算放大器的反相输入端V_inn。第三晶体管M3的第二极接地。第五晶体管M5的第一极与第四晶体管M4的第一极电连接，共同与电源端电连接。第四晶体管M4的栅极与第五晶体管M5的栅极、第二晶体管M2的第一极电连接。第四晶体管M4的第二极与第二晶体管M2的第一极电连接。第二晶体管M2的栅极为第一运算放大器的同相输入端V_inp。

参照图3，第二运算放大器A1可以包括第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9及第十晶体管M10。第六晶体管M6及第七晶体管M7为P型晶体管，第八晶体管M8、第九晶体管M9及第十晶体管M10为N型晶体管。第六晶体管M6的第一极与第七晶体管M7的第一极均与第十晶体管M10的第二极电连接，第六晶体管M6的栅极为第二运算放大器的同相输入端V_inp。第六晶体管M6的第二极与第八晶体管M8的第一极及栅极电连接。第八晶体管M8的第二极与第第九晶体管M9的第二极共同与接地端电连接。第八晶体管M8的栅极与第九晶体管M9的栅极电连接。第九晶体管M9的第一极与第七晶体管M7的第二极共同形成第二运算放大器的输出端V_out。第七晶体管M7的栅极为第二运算放大器的反相输入端V_inn。第十晶体管M10的第一极与电源端电连接。

应理解，对于P型晶体管而言，晶体管的第一极为源极，晶体管的第二极为漏极。对于N型晶体管而言，晶体管的第一极为漏极，晶体管的第二极为源极。同时，第一运算放大器A0及第二运算放大器A1的电路结构并不仅限于此，本发明实施例对此不作具体限制。

下面以第一输入端为运算放大器的同相输入端，第二输入端为运算放大器的反相输入端，且第一电阻R₁、第二电阻R₂、第三电阻R₃、第四电阻R₄及第五电阻R₅的阻值均相等，进行描述。

当地址位管脚与接地端电连接时，即管脚电压V_i＝0,。第一比较电路及第二比较电路的第一输入端的电压均为V_i＝0，第一比较电路的第二输入端的电压为

第二比较电路的第二输入端的电压为

此时，V_H＞V_L＞V_i。第一比较电路输出低电平，经过第一反相器INV0后，第一生成电路输出高电平。第二比较电路输出低电平，经过第二反相器INV1后，第二生成电路输出高电平。第一生成电路与第二生成电路共同生成第一通信地址11。

当地址位管脚既不与电源端电连接，也不与接地端电连接时，即管脚电压

第一比较电路及第二比较电路的第一输入端的电压均为

第一比较电路的第二输入端的电压为

第二比较电路的第二输入端的电压为

此时，V_H＞V_i＞V_L。第一比较电路输出低电平，经过第一反相器INV0后，第一生成电路输出高电平。第二比较电路输出高电平，经过第二反相器INV1后，第二生成电路输出低电平。第一生成电路与第二生成电路共同生成第一通信地址10。

当地址位管脚与电源端电连接时，即管脚电压V_i＝V_dd。第一比较电路及第二比较电路的第一输入端的电压均为V_i＝V_dd，第一比较电路的第二输入端的电压为

第二比较电路的第二输入端的电压为

此时，V_i＞V_H＞V_L。第一比较电路输出高电平，经过第一反相器INV0后，第一生成电路输出低电平。第二比较电路输出高电平，经过第二反相器INV1后，第二生成电路输出低电平。第一生成电路与第二生成电路共同生成第一通信地址00。

本发明实施例还提供了一种芯片，包括至少一个上述通信地址生成电路。

与现有技术相比，本发明提供的芯片的有益效果与上述通信地址生成电路的有益效果相同，此处不做赘述。

本发明实施例提供了一种通信地址分配方法，应用具有第一输入电路、第一生成电路以及第二生成电路的通信地址生成电路，方法具有第一地址分配状态、第二地址分配状态及第三地址分配状态。

与现有技术相比，本发明提供的通信地址分配方法的有益效果与上述通信地址生成电路的有益效果相同，此处不做赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种通信地址生成电路，其特征在于，包括：第一输入电路，以及分别与所述第一输入电路电连接的第一生成电路、第二生成电路；其中，

所述第一输入电路用于在不同状态下分别生成不同的管脚电压V_i；所述第一生成电路接入第一参考电压V_H，所述第二生成电路接入第二参考电压V_L；

当V_H＞V_L＞V_i，所述第一生成电路根据所述管脚电压V_i和所述第一参考电压V_H，确定第一通信地址的第一数据位；所述第二生成电路根据所述管脚电压V_i和所述第二参考电压V_L，确定第一通信地址的第二数据位；

当V_H＞V_i＞V_L，所述第一生成电路根据所述管脚电压V_i和所述第一参考电压V_H，确定第二通信地址的第一数据位；所述第二生成电路根据所述管脚电压V_i和所述第二参考电压V_L，确定第二通信地址的第二数据位；

当V_i＞V_H＞V_L，所述第一生成电路根据所述管脚电压V_i和所述第一参考电压V_H，确定第三通信地址的第一数据位；所述第二生成电路根据所述管脚电压V_i和所述第二参考电压V_L，确定第三通信地址的第二数据位。

2.根据权利要求1所述的通信地址生成电路，其特征在于，当V_H＞V_L＞V_i，所述管脚电压V_i满足：V_i＝0；当V_i＞V_H＞V_L，所述管脚电压V_i满足：V_i＝V_dd，V_dd为电源端电压。

3.根据权利要求2所述的通信地址生成电路，其特征在于，所述第一参考电压V_H满足：

所述第二参考电压V_L满足：

4.根据权利要求1～3任一项所述的通信地址生成电路，其特征在于，所述第一输入电路包括电连接在第一分压节点的第一电阻和第二电阻；

所述第一电阻与电源端电连接，所述第二电阻与接地端电连接，所述第一分压节点的电压为所述管脚电压V_i。

5.根据权利要求4所述的通信地址生成电路，其特征在于，所述通信地址生成电路还包括第二输入电路；所述第二输入电路包括第三电阻、第四电阻及第五电阻；所述第三电阻与电源端电连接，所述第五电阻与接地端电连接；

所述第三电阻及所述第四电阻电连接于第二分压节点，所述第四电阻及所述第五电阻电连接于第三分压节点；所述第二分压节点的电压为所述所述第一参考电压V_H，所述第三分压节点的电压为所述第二参考电压V_L。

6.根据权利要求5所述的通信地址生成电路，其特征在于，所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻及所述第五电阻中的至少两个电阻的阻值相等。

7.根据权利要求5所述的通信地址生成电路，其特征在于，所述第一生成电路包括第一比较电路及第一反相器，所述第一反相器的输入端与所述第一比较电路的输出端电连接；所述第一比较电路的第一输入端与所述第一输入电路的输出端电连接，所述第一比较电路的第二输入端与所述第二分压节点电连接；

所述第二生成电路包括第二比较电路及第二反相器，所述第二反相器的输入端与所述第二比较电路的输出端电连接；所述第二比较电路的第一输入端与所述第一输入电路的输出端电连接，所述第二比较电路的第二输入端与所述第三分压节点电连接。

8.根据权利要求7所述的通信地址生成电路，其特征在于，所述第一输入端为同相输入端，所述第二输入端为反相输入端；或，

所述第一输入端为反相输入端，所述第二输入端为同相输入端。

9.一种芯片，其特征在于，包括权利要求1～8任一项所述的通信地址生成电路。

10.一种通信地址生成方法，其特征在于，应用具有第一输入电路、第一生成电路以及第二生成电路的通信地址生成电路，所述方法具有第一地址分配状态、第二地址分配状态及第三地址分配状态；

在所述第一地址分配状态，所述第一生成电路根据管脚电压V_i和第一参考电压V_H确定第一通信地址的第一数据位；所述第二生成电路根据管脚电压V_i和第二参考电压V_L，确定第一通信地址的第二通信地址，V_H＞V_L＞V_i；

在所述第二地址分配状态，所述第一生成电路根据管脚电压V_i和所述第一参考电压V_H确定第二通信地址的第一数据位；所述第二生成电路根据管脚电压V_i和所述第二参考电压V_L，确定第二通信地址的第二通信地址，V_H＞V_i＞V_L；

所述第三地址分配状态，所述第一生成电路根据管脚电压V_i和所述第一参考电压V_H确定第三通信地址的第一数据位；所述第二生成电路根据管脚电压V_i和所述第二参考电压V_L，确定第三通信地址的第二通信地址，V_i＞V_H＞V_L。