CN113114237A - 一种能够实现快速频率锁定的环路系统 - Google Patents
一种能够实现快速频率锁定的环路系统 Download PDFInfo
- Publication number
- CN113114237A CN113114237A CN202110236459.1A CN202110236459A CN113114237A CN 113114237 A CN113114237 A CN 113114237A CN 202110236459 A CN202110236459 A CN 202110236459A CN 113114237 A CN113114237 A CN 113114237A
- Authority
- CN
- China
- Prior art keywords
- frequency
- controlled oscillator
- divider
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 2
- 230000033764 rhythmic process Effects 0.000 claims description 2
- 230000002902 bimodal effect Effects 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种能够实现快速频率锁定的环路系统，包括压控振荡器、时间数字转换器、除法器、鉴频器、控制模块、数控振荡器、分频器。在鉴频器、控制模块、数控振荡器、分频器组成的全数字锁频环锁定前，先通过时间数字转换器和除法器，将锁频环调整至接近锁定的状态，大大缩短锁频环调整输出频率的时间，从而达到频率的快速锁定，且频率切换的过程中仍能产生稳定可用的时钟信号。
Description
技术领域
本发明涉及快速频率锁定的全数字锁频环技术领域，特别适合为时钟频率需要切换的系统提供时钟信号，且频率切换的过程中仍能产生稳定可用的时钟信号。
背景技术
锁相环是现代电子系统中常见的电路结构，能将低频的输入信号进行倍频，得到频率较高的信号，并且所能生成的频率范围广，稳定度高。锁频环和锁相环类似，只是锁频环的输入信号和输出信号之间只有固定的频率关系，没有固定的相位关系。锁频环同样应用广泛，例如数字系统的时钟信号生成、频率调制等。对于锁相环和锁频环，高频率范围和低相位噪声一直是研究的重点，但是有关频率切换或频率锁定时间的研究相对较少。在一定频率范围内，如何提高频率锁定或切换的速度以及切换的过程中如何保持稳定的输出频率是目前锁相环/锁频环目前面临的技术瓶颈。
发明内容
为了克服上述现有技术的不足，本发明提出了一种能够实现快速频率锁定的环路系统，在锁频环的环路结构基础上，添加TDC和除法器电路，将数控振荡器的频率控制字F快速切换到目标值。
一种能够实现快速频率锁定的环路系统，所述系统包括压控振荡器、时间数字转换器、除法器、鉴频器、控制模块、数控振荡器、分频器；所述的鉴频器、控制模块、数控振荡器、分频器依次组成一个全数字锁频环；所述的时间数字转换器将外部输入参考信号的周期转换为数字量，作为除法器的被除数输入；除法器的除数为分频器的分频比，并以环路系统的输出信号作为驱动除法器的时钟信号，除法器的输出为全数字锁频环的频率控制字初值；输出至控制模块，全数字锁频环开始在亚锁定状态下工作；鉴频器对外部输入参考信号和全数字锁频环输出信号经分频器分频后的反馈信号的频率进行比较，得到两者频率的大小关系；控制模块根据鉴频器的输出，对数控振荡器的频率控制字进行加一或减一或保持不变的调整；频率控制字开始在两个整数之间来回切换后，环路系统进入锁定状态。
所述压控振荡器由K个交叉耦合的与非门组成，共输出K个周期相同、相位差为Δ的方波信号，压控振荡器同时为数控振荡器和时间数字转换器提供输入信号。
所述时间数字转换器（Time-to-Digital Converter，TDC）采用flash TDC的结构，其采样信号为压控振荡器所生成的K路方波信号，被采样信号为外部输入参考信号的二分频，将采样结果进行处理后可得被采样信号的脉冲宽度，即输入参考信号的周期。
所述数控振荡器为基于时间平均频率（Time-Average-Frequency，TAF）理论的直接周期综合器（Direct Period Synthesis，DPS），包括2个K选1选择器、1个2选1选择器、1个加法器、1个累加器和若干个D触发器；数控振荡器的输入信号为压控振荡器所生成的K路相位差为Δ的方波信号和来自控制模块的频率控制字F，输出信号周期
，其中
。
所述分频器能够对环路系统的输出信号进行小数分频，采用的方法为双模小数分频，即对于分频比I.r，I为整数部分，r为小数部分，实际分频比在I和I+1之间切换，切换的节奏取决于小数部分r。
本发明的有益效果在于：TDC中的K路采样信号与基于时间平均频率的数控振荡器（TAF-DPS）的K路输入信号来源于同一个压控振荡器，输入参考信号的周期通过TDC转换为频率控制字的形式。由于TDC和TAF-DPS复用了同一个压控振荡器，且本发明所述的环路系统为全数字电路，系统的输出频率不受PVT的影响。TDC、除法器使频率控制字能够快速地跳变到锁定状态的附近，大大缩短了系统的锁定时间。鉴频器、控制模块、TAF-DPS和分频器组成的环路使频率控制字在锁定状态下有规律地切换，保证输出信号的频率有较高的精度。
附图说明
图1为基于时间平均频率的数控振荡器TAF-DPS结构框图。
图2为本发明中时间数字转换器TDC的原理图。
图3为本发明中压控振荡器VCO的原理图。
图4为本发明的环路系统结构框图。
图5为实施例的仿真结果图。
具体实施方式
以下结合附图和实施例对本发明做进一步的阐述。
本发明中所用到的数控振荡器TAF-DPS及其相关理论“时间平均频率（TAF）”是修黎明（相关文献《Nanometer Frequency Synthesis Beyond the Phase-Locked Loop》）所提出的一种概念。它打破了“时钟的每一个周期长度必须一致”的约束，基于时间平均频率理论的时钟信号由两个或多个不同长度的时钟周期组成。基于时间平均频率理论的TAF-DPS具有频率粒度小和频率切换快的特点，其结构如附图1所示，由2个K选1选择器、1个2选1选择器、1个加法器、1个累加器和若干个D触发器组成。
时间数字转换器采用类似于flash TDC的结构，如图2所示。触发器D端即被采样信号为输入参考信号的二分频，触发器时钟端即采样信号为压控振荡器的K路输出，每路输出的相位差为Δ。用压控振荡器的K路信号对二分频信号的脉冲宽度进行采样，再经过数字处理模块的计数、相加、比较等运算后，输入参考信号的周期以Δ整数倍的形式被表示出来。每个周期都会得到一个数字量，若每个周期得到的结果相同，则进入下一阶段，否则认为输入参考信号的周期发生了变化。
压控振荡器由K个交叉耦合的与非门，图3以8个与非门为例展示了压控振荡器的结构，每个与非门的输出为1路输出信号。通过控制压控振荡器的电源电压，可以改变其输出信号的周期。
另外，鉴频器采用Alexander Detector的结构，即三段式采样的方法。分频器采用双模小数分频的结构，以两个整数分频切换的方式达到小数分频的效果。
以TAF-DPS为核心，利用其频率粒度小和频率切换快的特点，本发明所述的环路系统同样兼具精度和频率切换速度，将压控振荡器VCO、时间数字转换器TDC、除法器Divider、鉴频器FD、控制模块CNTL、数控振荡器TAF-DPS和分频器DIV相连构成环路系统，如图4所示，其中压控振荡器输出128路方波信号（即K取128），相邻信号之间的相位差为1ns（即Δ取1ns），由此可以计算得到TAF-DPS输出信号的频率范围为3.90625MHz~500MHz，对应频率控制字F的取值范围为2~256。同时，分频器的分频比和除法器的除数取8位二进制整数加8位二进制小数，对应取值范围为2~256，由此可以计算得到输入参考信号的频率范围为15.26kHz~250MHz。
实施例
下面通过改变输入参考信号或倍频比来对环路系统进行仿真。
当输入参考信号频率为5MHz，倍频比N为4.5时，目标输出频率为22.5MHz，目标输出周期为44.44ns，对应频率控制字应在44和45之间切换。频率控制字初值为2，TDC和除法器相继开始工作，工作结束后频率控制字跳变到44，此时，频率控制字虽然已经是锁定状态下两个来回切换的整数中的一个，但由于鉴频器的两个输入信号频率接近以及两者相位关系的原因，环路系统的频率控制字会在一段时间内保持不变，这个阶段称之为亚锁定阶段。一段时间后频率控制字开始在44和45之间来回切换，此时环路系统进入锁定状态，在该输入下环路系统的锁定时间约为10μs，且输出信号周期的精度能达到1ps。对不包括TDC和除法器的锁频环输入同样的信号，锁定时间约为40μs，由此可知本发明能够大幅缩短锁定时间。
保持输入参考信号频率不变，修改倍频比N为5.5，目标输出频率为27.5MHz，目标输出周期为36.36ns，对应频率控制字应在36和37之间切换。此时，环路的频率控制字保持在44不变，除法器重新开始工作，运算结果为36。频率控制字从44跳变至36，环路系统进入亚锁定状态。一段时间后，频率控制字开始在36和37之间来回切换，环路系统进入锁定状态。
修改输入参考信号频率为2.5MHz，保持倍频比N不变，目标输出频率为13.75MHz，目标输出周期为72.72ns，对应频率控制字应在72和73之间切换。此时，环路的频率控制字保持在37不变，TDC输出值改变，除法器重新开始工作，运算结果为72。频率控制字从37跳变至72，环路系统进入亚锁定状态。一段时间后，频率控制字开始在72和73之间来回切换，环路系统进入锁定状态。
图5为本实施例上述仿真过程中频率控制字随时间变化的曲线。
上述描述中的实施方案可以进一步组合或者替换，且实施方案仅仅是对本发明的优选实施例进行描述，并非对本发明的构思和范围进行限定，在不脱离本发明设计思想的前提下，本领域普通技术人员对本发明的技术方案做出的各种变化和改进，均属于本发明的保护范围。本发明的保护范围由所附权利要求及其任何等同物给出。
Claims (5)
1.一种能够实现快速频率锁定的环路系统，其特征在于，所述系统包括压控振荡器、时间数字转换器、除法器、鉴频器、控制模块、数控振荡器、分频器；所述的鉴频器、控制模块、数控振荡器、分频器依次组成一个全数字锁频环；
所述的时间数字转换器将外部输入参考信号的周期转换为数字量，作为除法器的被除数输入；
除法器的除数为分频器的分频比，并以环路系统的输出信号作为驱动除法器的时钟信号，除法器的输出为全数字锁频环的频率控制字初值；输出至控制模块，全数字锁频环开始在亚锁定状态下工作；
鉴频器对外部输入参考信号和全数字锁频环输出信号经分频器分频后的反馈信号的频率进行比较，得到两者频率的大小关系；
控制模块根据鉴频器的输出，对数控振荡器的频率控制字进行加一或减一或保持不变的调整；
频率控制字开始在两个整数之间来回切换后，环路系统进入锁定状态。
2.根据权利要求1所述的环路系统，其特征在于，所述压控振荡器由K个交叉耦合的与非门组成，共输出K个周期相同、相位差为Δ的方波信号，压控振荡器同时为数控振荡器和时间数字转换器提供输入信号。
3.根据权利要求1或2所述的环路系统，其特征在于，所述时间数字转换器（Time-to-Digital Converter，TDC）采用flash TDC的结构，其采样信号为压控振荡器所生成的K路方波信号，被采样信号为外部输入参考信号的二分频，将采样结果进行处理后可得被采样信号的脉冲宽度，即输入参考信号的周期。
4.根据权利要求1所述的环路系统，其特征在于，所述数控振荡器为基于时间平均频率（Time-Average-Frequency，TAF）理论的直接周期综合器（Direct Period Synthesis，DPS），包括2个K选1选择器、1个2选1选择器、1个加法器、1个累加器和若干个D触发器；数控振荡器的输入信号为压控振荡器所生成的K路相位差为Δ的方波信号和来自控制模块的频率控制字F，输出信号周期
，其中
。
5.根据权利要求1所述的环路系统，其特征在于，所述分频器能够对环路系统的输出信号进行小数分频，采用的方法为双模小数分频，即对于分频比I.r，I为整数部分，r为小数部分，实际分频比在I和I+1之间切换，切换的节奏取决于小数部分r。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110236459.1A CN113114237B (zh) | 2021-03-03 | 2021-03-03 | 一种能够实现快速频率锁定的环路系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110236459.1A CN113114237B (zh) | 2021-03-03 | 2021-03-03 | 一种能够实现快速频率锁定的环路系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113114237A true CN113114237A (zh) | 2021-07-13 |
| CN113114237B CN113114237B (zh) | 2022-08-23 |
Family
ID=76709713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110236459.1A Expired - Fee Related CN113114237B (zh) | 2021-03-03 | 2021-03-03 | 一种能够实现快速频率锁定的环路系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113114237B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115343937A (zh) * | 2022-08-19 | 2022-11-15 | 苏州聚元微电子股份有限公司 | 一种应用于数字锁相环的时间数字转换器的校准方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722980A (ja) * | 1993-06-30 | 1995-01-24 | Casio Comput Co Ltd | 時分割多重デジタル無線通信装置 |
| US20080278243A1 (en) * | 2007-05-08 | 2008-11-13 | Zerog Wireless, Inc. Delaware Corporation | Edge alignment for frequency synthesizers |
| US20100020730A1 (en) * | 2008-07-25 | 2010-01-28 | Analog Devices, Inc. | Frequency synthesizers for wireless communication systems |
| CN102017418A (zh) * | 2008-04-29 | 2011-04-13 | 高通股份有限公司 | 控制数字锁相环(dpll)中的功率消耗的系统和方法 |
| US20120056769A1 (en) * | 2010-09-02 | 2012-03-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for time to digital conversion with calibration and correction loops |
| US20120133401A1 (en) * | 2010-11-25 | 2012-05-31 | Shinichiro Tsuda | Pll circuit, error correcting method for the same, and communication apparatus including the same |
| US20160182068A1 (en) * | 2013-08-30 | 2016-06-23 | Postech Academy-Industry Foundation | Injection locked digital frequency synthesizer circuit |
| US9705516B1 (en) * | 2016-07-29 | 2017-07-11 | Movellus Circuits, Inc. | Reconfigurable phase-locked loop with optional LC oscillator capability |
| CN107896107A (zh) * | 2017-10-13 | 2018-04-10 | 浙江大学 | 一种鉴频器以及一种同时锁定频率和相位的环路系统 |
| US9979405B1 (en) * | 2017-02-10 | 2018-05-22 | Apple Inc. | Adaptively reconfigurable time-to-digital converter for digital phase-locked loops |
| CN108270437A (zh) * | 2017-01-04 | 2018-07-10 | 京东方科技集团股份有限公司 | 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 |
| US20190288699A1 (en) * | 2018-03-13 | 2019-09-19 | Texas Instruments Incorporated | Crystal oscillator offset trim in a phase-locked loop |
-
2021
- 2021-03-03 CN CN202110236459.1A patent/CN113114237B/zh not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722980A (ja) * | 1993-06-30 | 1995-01-24 | Casio Comput Co Ltd | 時分割多重デジタル無線通信装置 |
| US20080278243A1 (en) * | 2007-05-08 | 2008-11-13 | Zerog Wireless, Inc. Delaware Corporation | Edge alignment for frequency synthesizers |
| CN102017418A (zh) * | 2008-04-29 | 2011-04-13 | 高通股份有限公司 | 控制数字锁相环(dpll)中的功率消耗的系统和方法 |
| US20100020730A1 (en) * | 2008-07-25 | 2010-01-28 | Analog Devices, Inc. | Frequency synthesizers for wireless communication systems |
| US20120056769A1 (en) * | 2010-09-02 | 2012-03-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for time to digital conversion with calibration and correction loops |
| US20120133401A1 (en) * | 2010-11-25 | 2012-05-31 | Shinichiro Tsuda | Pll circuit, error correcting method for the same, and communication apparatus including the same |
| US20160182068A1 (en) * | 2013-08-30 | 2016-06-23 | Postech Academy-Industry Foundation | Injection locked digital frequency synthesizer circuit |
| US9705516B1 (en) * | 2016-07-29 | 2017-07-11 | Movellus Circuits, Inc. | Reconfigurable phase-locked loop with optional LC oscillator capability |
| CN108270437A (zh) * | 2017-01-04 | 2018-07-10 | 京东方科技集团股份有限公司 | 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 |
| US9979405B1 (en) * | 2017-02-10 | 2018-05-22 | Apple Inc. | Adaptively reconfigurable time-to-digital converter for digital phase-locked loops |
| CN107896107A (zh) * | 2017-10-13 | 2018-04-10 | 浙江大学 | 一种鉴频器以及一种同时锁定频率和相位的环路系统 |
| US20190288699A1 (en) * | 2018-03-13 | 2019-09-19 | Texas Instruments Incorporated | Crystal oscillator offset trim in a phase-locked loop |
Non-Patent Citations (4)
| Title |
|---|
| F. BRANDONISIO, D. MELINN, M. P. KENNEDY, D. GUERRA, M. DEVIATO: "《odelling and implementation of an accumulator-based ADPLL on a 》", 《IET IRISH SIGNALS AND SYSTEMS CONFERENCE (ISSC 2012)》 * |
| L. XIU: "《Direct Period Synthesis for Achieving Sub-PPM Frequency Resolution Through Time Average Frequency: The Principle, The Experimental Demonstration, and Its Application in Digital Communication》", 《IN IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 * |
| 史经洲: "《基于时间平均频率直接周期合成数控振荡器的全数字锁相环设计与实现》", 《中国硕博论文》 * |
| 孟煦: "《CMOS工艺下高性能低成本频率综合器研究与实现》", 《中国硕博论文》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115343937A (zh) * | 2022-08-19 | 2022-11-15 | 苏州聚元微电子股份有限公司 | 一种应用于数字锁相环的时间数字转换器的校准方法 |
| CN115343937B (zh) * | 2022-08-19 | 2023-09-01 | 苏州聚元微电子股份有限公司 | 一种应用于数字锁相环的时间数字转换器的校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113114237B (zh) | 2022-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108270437B (zh) | 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 | |
| US9479185B2 (en) | Modified delta-sigma modulator for phase coherent frequency synthesis applications | |
| US7741886B2 (en) | Frequency divider | |
| US5351014A (en) | Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| US10784844B2 (en) | Fractional frequency divider and frequency synthesizer | |
| US11984899B2 (en) | Dual mode phase-locked loop circuit, oscillator circuit, and control method of oscillator circuit | |
| US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
| CN113114237B (zh) | 一种能够实现快速频率锁定的环路系统 | |
| GB2551264A (en) | Method and apparatus for multi-rate clock generation | |
| US10218367B2 (en) | Frequency synthesizing device and automatic calibration method thereof | |
| US9385688B2 (en) | Filter auto-calibration using multi-clock generator | |
| US10700669B2 (en) | Avoiding very low duty cycles in a divided clock generated by a frequency divider | |
| EP4175180A1 (en) | Circuitry and methods for fractional division of high-frequency clock signals | |
| Sung et al. | All-digital frequency synthesizer using a flying adder | |
| US20210281254A1 (en) | Programmable-on-the-fly fractional divider in accordance with this disclosure | |
| US20070252620A1 (en) | Phase offset control phase-frequency detector | |
| CN111642138B (zh) | 锁频环、电子设备和频率生成方法 | |
| JP2013077869A (ja) | 時間−デジタル変換器及びｐｌｌ回路 | |
| WO2004001974A1 (en) | Phase-locked loop with incremental phase detectors and a converter for combining a logical operation with a digital to analog conversion | |
| US11509314B2 (en) | All-digital phase-locked loop | |
| JP2916943B2 (ja) | 周波数倍周器 | |
| Hsieh et al. | Technique to reduce the resolution requirement of digitally controlled oscillators for digital PLLs | |
| Muqueem et al. | Design of Fractional-NPLL for low phase noise | |
| Ghasemzadeh et al. | Fast and accurate fractional frequency synthesizer in 0.18 μm technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220823 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |