CN113113431A - 阵列基板及其制备方法和显示装置 - Google Patents

阵列基板及其制备方法和显示装置 Download PDF

Info

Publication number
CN113113431A
CN113113431A CN202110392470.7A CN202110392470A CN113113431A CN 113113431 A CN113113431 A CN 113113431A CN 202110392470 A CN202110392470 A CN 202110392470A CN 113113431 A CN113113431 A CN 113113431A
Authority
CN
China
Prior art keywords
layer
substrate
insulating layer
display area
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110392470.7A
Other languages
English (en)
Other versions
CN113113431B (zh
Inventor
林亮
邹志翔
陈川
张新霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110392470.7A priority Critical patent/CN113113431B/zh
Publication of CN113113431A publication Critical patent/CN113113431A/zh
Application granted granted Critical
Publication of CN113113431B publication Critical patent/CN113113431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及阵列基板及其制备方法和显示装置。所述阵列基板包括基板，基板包括非显示区和显示区；位于非显示区的基板上设置有薄膜晶体管和有机膜层，有机膜层位于薄膜晶体管远离基板的一侧，薄膜晶体管包括栅极、有源层、位于栅极以及有源层之间的栅绝缘层，源漏极、和第一钝化层；所述阵列基板满足以下条件的至少之一：(1)以下结构的至少之一在所述基板上的正投影未延伸至所述显示区：所述有机膜层、所述栅绝缘层以及所述第一钝化层；(2)所述栅绝缘层、所述第一钝化层中的至少之一满足：消光系数小于0.005。由此，本发明通过移除位于显示区中不需要的层状结构，或者通过提高位于显示区的膜层透过率，提高了阵列基板显示区的透过率。

Description

阵列基板及其制备方法和显示装置
技术领域
本发明属于显示技术领域，具体涉及阵列基板及其制备方法和显示装置。
背景技术
LCD(Liquid Crystal Display，液晶显示器)已经广泛应用在显示领域，对于LCD而言，如果产品的透过率低，就需要提高背光的使用亮度来达成显示的最终效果，而这一举措会使得背光功耗上升，降低显示屏的市场竞争力。
因此，提升LCD产品的透过率具有重要意义。
发明内容
由于LCD产品的透过率极大影响显示效果及功耗能力，因而各显示厂家都在提升显示屏的透过率水平，目前对于透过率提升的方案主要采用TFT(Thin Film Transistor，薄膜晶体管)高开口率，CF(Color filter，彩色滤光片)高透色阻材料，高精细的成盒精度。发明人发现，对于本身具有较高透过率的阵列基板的显示区，相关技术中并没有如何提高上述位置处的透过率的相关报道。发明人通过实际测试发现，在阵列基板的显示区，可见光波段综合透过率仅在80％左右，仍然有较大的提升空间。
本发明旨在至少在一定程度上改善上述技术问题。
为改善现有技术中的缺陷，本发明提供一种阵列基板，所述阵列基板包括基板，所述基板包括非显示区和显示区；位于所述非显示区的所述基板上设置有薄膜晶体管和有机膜层，所述有机膜层位于所述薄膜晶体管远离所述基板的一侧，所述薄膜晶体管包括栅极、有源层、位于所述栅极以及所述有源层之间的栅绝缘层，和位于源漏极远离基板一侧的第一钝化层；所述阵列基板满足以下条件的至少之一：(1)以下结构的至少之一在所述基板上的正投影未延伸至所述显示区：所述有机膜层、所述栅绝缘层以及所述第一钝化层；(2)所述栅绝缘层、所述第一钝化层中的至少之一满足：消光系数小于0.005。由此，本发明通过挖除位于显示区中不需要的层状结构，或者通过提高位于显示区的膜层透过率，有效的提高了阵列基板显示区的透过率，进而可以提高产品的显示画质，降低功耗。
根据本发明的实施例，所述栅绝缘层、所述第一钝化层中的至少之一还满足：折射率小于2。由此，可以提高位于显示区的栅绝缘层和/或第一钝化层的透过率，进一步提高阵列基板显示区的透过率。
根据本发明的实施例，所述栅极设置在所述基板的一侧；所述栅绝缘层位于所述栅极远离所述基板的一侧；所述有源层位于所述栅绝缘层远离所述基板的一侧；所述源漏极位于所述有源层远离所述基板的一侧，且所述源漏极与所述有源层电连接；所述第一钝化层位于所述源漏极远离所述栅绝缘层的一侧。由此，可以进一步提升阵列基板显示区的透过率。
根据本发明的实施例，所述有源层设置在所述基板上，所述栅绝缘层位于所述有源层远离所述基板的一侧，所述栅极位于所述栅绝缘层远离所述有源层的一侧，所述薄膜晶体管还包括层间绝缘层，所述层间绝缘层位于所述栅极远离所述基板的一侧，所述源漏极位于所述层间绝缘层远离所述基板的一侧，且所述源漏极通过过孔与所述有源层连接，所述第一钝化层位于所述源漏极远离所述层间绝缘层的一侧。由此，可以进一步提升阵列基板显示区的透过率。
根据本发明的实施例，位于非显示区的所述有机膜层的厚度为1-2.5μm。由此，可以进一步避免由于第二电极与源漏极的距离太近而造成串扰或闪烁等情况，进一步提升阵列基板显示区的透过率。
根据本发明的实施例，形成所述栅绝缘层和所述第一钝化层的材料彼此独立地选自氮化硅、氧化硅或氧化铝。由此，可以进一步提升阵列基板显示区的透过率。
根据本发明的实施例，所述阵列基板还包括第一电极，所述第一电极在所述基板上的正投影与所述显示区之间具有重叠区域；当所述有机膜层、栅绝缘层和第一钝化层在所述基板上的正投影未延伸至所述显示区时，所述第一电极设置在所述基板上；当所述有机膜层在所述基板上的正投影未延伸至所述显示区，且所述栅绝缘层和第一钝化层在所述基板上的正投影延伸至所述显示区时，位于显示区的基板上设置有层叠的栅绝缘层和第一钝化层，所述第一电极设置在所述第一钝化层远离所述栅绝缘层的一侧。由此，第一电极可以作为公共电极，提供公共电压，公共电极用于与像素电极一起驱动充入至液晶层中的液晶。
根据本发明的实施例，所述阵列基板还包括第二钝化层，所述第二钝化层位于所述有机膜层远离所述薄膜晶体管的一侧，且所述第二钝化层延伸至所述显示区。
根据本发明的实施例，所述阵列基板还包括第二电极，位于显示区的第二电极设置在所述第二钝化层远离所述第一电极的一侧；所述第一钝化层、所述有机膜层和所述第二钝化层上设有贯穿的开孔，所述第二电极延伸至所述开孔内以和所述源漏极中的一个连接。由此，第二电极可以作为像素电极，像素电极用于提供显示用像素电压，第一电极与第二电极之间产生的电场驱动液晶偏转。
本发明还提供一种制备阵列基板的方法，所述方法包括：提供基板，所述基板包括非显示区和显示区；在位于非显示区的所述基板的一侧形成薄膜晶体管，所述薄膜晶体管包括栅极、有源层、位于所述栅极以及所述有源层之间的栅绝缘层、和位于源漏极远离基板一侧的第一钝化层；在所述薄膜晶体管远离所述基板的一侧形成有机膜层；所述阵列基板满足以下条件的至少之一：(1)以下结构的至少之一在所述基板上的正投影未延伸至所述显示区：所述有机膜层、所述栅绝缘层以及所述第一钝化层；(2)所述栅绝缘层、所述第一钝化层中的至少之一满足：消光系数小于0.005。由此，由该方法制备得到的阵列基板具有前文所述的阵列基板的全部特征和优点，在此不再赘述。总的来说，本申请的技术方案可以有效提升阵列基板显示区的透过率。
根据本发明的实施例，形成所述栅绝缘层或所述第一钝化层的材料为氮化硅，且形成该氮化硅的方式为等离子体增强化学气相沉积法，采用NH3和SiH4作为主要反应气体，NH3与SiH4的流量比大于4。由此，可以使栅绝缘层或第一钝化层的消光系数小于0.005，进一步提升阵列基板的显示区的透过率。
本发明还提供一种显示装置，所述显示装置包括前文所述的阵列基板。由此，该显示装置具有前文所述的阵列基板所具有的全部特征和优点，在此不再赘述。
附图说明
图1是相关技术中，阵列基板的结构示意图；
图2是本发明一个实施方式中，有机膜层、栅绝缘层和第一钝化层在基板上的正投影未延伸至显示区时，阵列基板的结构示意图；
图3是本发明一个实施方式中，制备阵列基板的方法流程图；
图4是本发明一个实施方式中，形成的栅极的结构示意图；
图5是本发明一个实施方式中，形成的栅绝缘层的结构示意图；
图6是本发明一个实施方式中，形成的有源层的结构示意图；
图7是本发明一个实施方式中，形成的源漏极的结构示意图；
图8是本发明一个实施方式中，薄膜晶体管的结构示意图；
图9是本发明一个实施方式中，具有有机膜层的薄膜晶体管的结构示意图；
图10是本发明一个实施方式中，移除显示区的栅绝缘层和第一钝化层、以及非显示区中第一钝化层对应的过孔区域后，阵列基板的结构示意图；
图11是本发明一个实施方式中，形成有第一电极的阵列基板的结构示意图；
图12是本发明一个实施方式中，形成有第二钝化层的阵列基板的结构示意图；
图13是本发明另一个实施方式中，有机膜层在基板上的正投影未延伸至显示区、且栅绝缘层和第一钝化层在基板上的正投影延伸至显示区时，沿垂直于源漏极方向的阵列基板的结构示意图；
图14是图13所示阵列基板的光效模拟图；
图15是图13所示阵列基板的结构中，具有不同有机膜层厚度的阵列基板的电压与透过率的曲线图；
图16是图15曲线的局部放大图；
图17是本发明另一个实施方式中，氮化硅膜层的折射率、消光系数与NH3和SiH4的流量比的关系图。
附图标记
A-显示区，B-非显示区，100-基板，200-薄膜晶体管，210-栅极，220-栅绝缘层，230-有源层，240-源漏极，250-第一钝化层，300-有机膜层，400-第一电极，500-第二钝化层，600-第二电极。
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂未注明生产厂商者，均为可以通过市场购买获得的常规产品。
在现有的用于LCD产品的阵列基板中，参考图1，现有阵列基板中，位于显示区A处的基板100上设置有栅绝缘层220、第一钝化层250和有机膜层300堆叠的膜层结构。并且，现有的阵列基板存在显示区的透过率偏低的问题，需要提高背光的使用亮度，进而会使得背光功耗上升，降低显示屏的市场竞争力。目前可见光波段在阵列基板的显示区的综合透过率仅在80％左右，仍有较大的提升空间。
为改善现有技术中的缺陷，在本发明的一个方面，本发明提供一种阵列基板，参考图2，阵列基板包括基板100，基板100包括非显示区B和显示区A，位于非显示区B的基板100上设置有薄膜晶体管200和有机膜层300，有机膜层300位于薄膜晶体管200远离基板100的一侧，薄膜晶体管200包括栅极210、有源层230、位于栅极210以及所述有源层230之间的栅绝缘层220，和位于源漏极240远离基板100一侧的第一钝化层250。阵列基板满足以下条件的至少之一：(1)以下结构的至少之一在基板100上的正投影未延伸至显示区A：有机膜层300、栅绝缘层220以及第一钝化层250；(2)栅绝缘层220、第一钝化层250中的至少之一满足：消光系数小于0.005。由此，本发明通过移除位于显示区A的非必须膜层，或者通过降低位于显示区A的膜层的消光系数，可以提高阵列基板显示区的透过率。具体地，消光系数反映材料本身对光的吸收情况，当消光系数大时本体将会吸收部分光，造成透过率降低。与现有的膜层相比，满足消光系数小于0.005要求的膜层本体吸收较少的光，进而提高阵列基板显示区的透过率。具体地，与现有的阵列基板相比，本发明的阵列基板显示区有6-15％的透过率提升。
进一步地，可以通过移除位于显示区A的有机膜层300、栅绝缘层220、第一钝化层250中的任意一个、两个或三个膜层，均能提升阵列基板显示区A的透过率。本发明对具体的移除方案不作限制，技术人员可以根据需求进行选择。
需要说明的是，本发明可以仅通过移除显示区A的非必须膜层，或者仅通过降低位于显示区A的膜层的消光系数的方式来提升阵列基板显示区A的透过率，还可以采用将移除显示区A的非必须膜层的方式与降低位于显示区A的膜层的消光系数的方式相结合的方式，来提升透过率。具体地，相结合的方式可以为：移除显示区A的有机膜层300，此时栅绝缘层220和第一钝化层250在基板100上的正投影延伸到显示区A，通过使栅绝缘层220和/或第一钝化层250的消光系数小于0.005，可以使显示区A的栅绝缘层220和/或第一钝化层250对光的吸收减少，而且还移除了显示区A的有机膜层300，互相配合，可以提升阵列基板显示区的透过率。本发明对具体的结合方式不作限制，技术人员还可以采用其他的结合方式。示例性的，还可以是移除显示区A的有机膜层300和栅绝缘层220，降低显示区A的第一钝化层250的消光系数，使其小于0.005。或者，还可以移除显示区A的有机膜层300和第一钝化层250，降低显示区A的栅绝缘层220的消光系数，使其小于0.005。这些结合方式均可以提升阵列基板显示区A的透过率。
根据本发明的实施例，栅绝缘层220、第一钝化层250中的至少之一还满足：折射率小于2。此时，满足上述折射率要求的膜层与临近层的折射率之间有较小的差值，显示区A的综合透过率将会对应升高，由此可以进一步提高位于阵列基板显示区A的透过率。
在本发明的一个实施方式中，参考图2，栅极210设置在基板100的一侧，栅绝缘层220位于栅极210远离基板100的一侧，有源层230位于栅绝缘层220远离基板100的一侧，源漏极240位于所述有源层230远离基板100的一侧，且源漏极240与有源层230电连接，第一钝化层250位于源漏极240远离栅绝缘层220的一侧。
本发明对薄膜晶体管的类型不作限制，例如薄膜晶体管的结构还可以为：有源层设置在基板上，栅绝缘层位于有源层远离基板的一侧，栅极位于栅绝缘层远离有源层的一侧，所述薄膜晶体管还包括层间绝缘层，源漏极和栅极之间通过层间绝缘层将二者间隔开，层间绝缘层位于栅极远离基板的一侧，源漏极位于层间绝缘层远离基板的一侧，且源漏极通过过孔与有源层连接，第一钝化层位于源漏极远离层间绝缘层的一侧。当该薄膜晶体管具有栅绝缘层、第一钝化层和层间绝缘层时，上述三者在基板上的正投影可以均未延伸至显示区。
根据本发明的实施例，位于非显示区B的有机膜层300的厚度为1-2.5μm。由此，可以避免由于第二电极与源漏极的距离太近而造成串扰或闪烁等情况。
根据本发明的实施例，形成栅绝缘层220和第一钝化层250的材料彼此独立地选自氮化硅、氧化硅或氧化铝。根据本发明的一些实施例，可通过调节栅绝缘层220和第一钝化层250的形成材料中的原料比例，控制栅绝缘层220和第一钝化层250的消光系数和折射率。例如，控制栅绝缘层220和第一钝化层250的消光系数小于0.005，折射率小于2，与现有的膜层相比，满足上述消光系数要求的膜层本体吸收较少的光，满足上述折射率要求的膜层与临近层的折射率之间有较小的差值，可以进一步提高阵列基板显示区的透过率。
根据本发明的实施例，阵列基板还包括第一电极400，第一电极400在基板100上的正投影与显示区A之间具有重叠区域。第一电极400的位置可以根据阵列基板的结构而进行设置，具体的，第一电极400的位置可以为以下位置关系的任意一种。当有机膜层300、栅绝缘层220和第一钝化层250在基板100上的正投影未延伸至显示区A时，第一电极400设置在基板100上。当有机膜层300在基板100上的正投影未延伸至显示区A，且栅绝缘层220和第一钝化层250在基板100上的正投影延伸至显示区A时，位于显示区A的基板100上设置有层叠的栅绝缘层220和第一钝化层250，第一电极400设置在第一钝化层250远离栅绝缘层220的一侧。当有机膜层300、栅绝缘层220在基板100上的正投影未延伸至显示区A、且第一钝化层250在基板100上的正投影延伸至显示区A时，第一电极400设置在第一钝化层250远离基板100的一侧。当有机膜层300、第一钝化层250在基板100上的正投影未延伸至显示区A、且栅绝缘层220在基板100上的正投影延伸至显示区A时，第一电极400设置在栅绝缘层220远离基板100的一侧。
根据本发明的实施例，阵列基板还包括第二钝化层500，第二钝化层500位于有机膜层300远离薄膜晶体管200的一侧，且第二钝化层500延伸至显示区A。
根据本发明的实施例，阵列基板还包括第二电极600，位于显示区A的第二电极600设置在第二钝化层500远离第一电极400的一侧。第一钝化层250、有机膜层300和第二钝化层500上设有贯穿的开孔，第二电极600延伸至开孔内以和源漏极240中的一个连接。第二钝化层500可以用于将第一电极400和第二电极600绝缘。由此，第二钝化层500可以延伸至显示区。第一电极和第二电极中的一个可以作为公共电极，另一个作为像素电极，为液晶分子提供偏转电场，二者均延伸至显示区。具体地，第一电极400可以为公共电极，更具体地，第一电极400可以为面电极。第二电极600可以为像素电极，与薄膜晶体管相连，从而通过薄膜晶体管控制各像素电极的电压。第二电极600可以具有镂空图案或是条形电极，位于显示区的第二电极600的部分和与薄膜晶体管相连的第二电极600的部分之间电连接。
在本发明的另一方面，本发明还提供一种制备阵列基板的方法，参考图3，该方法包括：
S100、提供基板
在该步骤中，提供基板。进一步地，形成基板的材质可以为玻璃。该基板包括非显示区和显示区。
S200、在位于非显示区的基板的一侧形成薄膜晶体管
在该步骤中，在位于非显示区的基板的一侧形成薄膜晶体管。薄膜晶体管包括栅极、有源层、位于栅极以及有源层之间的栅绝缘层、和位于源漏极远离基板一侧的第一钝化层。关于薄膜晶体管的结构，前面已经进行了详细的描述，在此不再赘述。
S300、在薄膜晶体管远离基板的一侧形成有机膜层
在该步骤中，在薄膜晶体管远离基板的一侧形成有机膜层。所述阵列基板满足以下条件的至少之一：(1)以下结构的至少之一在基板上的正投影未延伸至显示区：有机膜层、栅绝缘层以及第一钝化层；(2)栅绝缘层、第一钝化层中的至少之一满足：消光系数小于0.005。由此，通过移除位于显示区的非必须膜层，或者减小位于显示区的膜层的消光系数，可以有效的提升阵列基板显示区的透过率。
根据本发明的实施例，形成栅绝缘层或第一钝化层的材料为氮化硅，且形成该氮化硅的方式为等离子体增强化学气相沉积法，采用NH3和SiH4作为主要反应气体，NH3与SiH4的流量比大于4。此时，得到的氮化硅膜层的消光系数小于0.005，与现有的膜层相比，满足上述消光系数要求的氮化硅膜层本体吸收较少的光，可以进一步提高阵列基板显示区的透过率。
在本发明的另一方面，本发明还提供一种显示装置，所述显示装置包括前文所述的阵列基板。由此，该显示装置具有前文所述的阵列基板所具有的全部特征和优点，在此不再赘述。
实施例1
以薄膜晶体管的结构是栅极设置在基板上为例进行说明。
提供基板
在该步骤中，提供基板。形成基板的材料包括但不限于玻璃。
形成栅极
在该步骤中，形成栅极。具体地，参考图4，在基板100的一侧沉积栅极210材料并图形化。形成栅极210的材料包括但不限于多晶硅、Mo、Al、Cu或其对应合金材料及叠层组合。
形成栅绝缘层
在该步骤中，形成栅绝缘层。具体地，参考图5，在栅极210远离基板100的一侧形成栅绝缘层220。进一步地，采用的工艺方法包括但不限于溅射(Sputter)、化学气相沉积(Chemical Vapor Deposition)、原子层沉积(Atomic layer deposition)等。形成栅绝缘层220的材料可选用氧化硅、氮化硅、氧化铝等的任意一种。
形成有源层
在该步骤中，形成有源层。具体地，参考图6，在栅绝缘层220远离基板100的一侧形成有源层230。形成该有源层230的材料可以为非晶硅、铟镓锌氧化物(indium galliumzinc oxide，IGZO)等。
形成源漏极
在步骤中，形成源漏极。具体地，参考图7，在有源层230远离栅绝缘层220的一侧沉积金属层并图案化，得到源漏极240。
形成第一钝化层
在该步骤中，形成第一钝化层。具体地，参考图8，在源漏极240远离栅绝缘层220的一侧形成第一钝化层250。
在薄膜晶体管远离基板的一侧形成有机膜层
在该步骤中，在薄膜晶体管远离基板的一侧形成有机膜层。具体地，参考图9，在第一钝化层250远离源漏极240的一侧涂覆有机膜层300材料，并图形化，保留非显示区B的有机膜层300，其他区域全部显影去除。通过曝光，在非显示区B的有机膜层300上形成过孔，该过孔位于源漏极240的一个的上方。
移除显示区的栅绝缘层和第一钝化层，以及非显示区中第一钝化层对应的过孔区域
该步骤中，移除显示区的栅绝缘层和第一钝化层，以及非显示区中第一钝化层对应的过孔区域。具体地，参考图10，该步骤包括：对第一钝化层250中过孔对应的区域、以及显示区A进行刻蚀。
形成第一电极
该步骤中，形成第一电极。参考图11，在基板100的显示区A，沉积第一电极400。
形成第二钝化层
在该步骤中，形成第二钝化层。具体地，参考图12，在有机膜层300远离薄膜晶体管200的一侧形成第二钝化层500，该第二钝化层500还延伸到显示区A，并在开孔对应的位置处图形化，使开孔贯穿第二钝化层500。
形成第二电极
在该步骤中，形成第二电极。具体地，在第二钝化层500远离第一电极400的一侧形成第二电极600，第二电极600延伸至开孔内以和源漏极240中的一个连接，得到图2所示的阵列基板。
至此，阵列基板生产工艺基本完成，后续与彩色滤光片一起进行成盒工艺并制作成为显示器件。
与现有的阵列基板相比，实施例1制备的阵列基板在显示区位置不包含有机膜层、第一钝化层和栅绝缘层，进而使光更容易透射出去，有效的提升了阵列基板显示区的透过率。
实施例2
以薄膜晶体管的结构是栅极设置在基板上为例进行说明。
参照实施例1的方法，不同之处在于，有机膜层300未延伸到显示区A，栅绝缘层220和第一钝化层250延伸到显示区A。
实施例2中，仅刻蚀掉位于显示区A的有机膜层300，保留位于显示区A处的栅绝缘层220和第一钝化层250。
实施例2制备得到的阵列基板的示意图如图13所示。该实施例中，通过移除位于显示区的有机膜层，可以有效提升阵列基板显示区的透过率。
对实施例2得到的阵列基板进行光效模拟，模拟结构如图14所示。图中横坐标对应像素开口区域，纵坐标对应单位面积的发光强度，通过光效模拟可以确认阵列基板的出光效果。具体地，对发光强度在整个开口区域进行积分即可得到像素的整体光效。
位于非显示区B的有机膜层300的厚度可以影响阵列基板显示区的出光效果，参考图15和图16，从有机膜层厚度分别为0、0.4μm、1.0μm、2.0μm的阵列基板的电压与透过率的曲线图可以看出，当位于非显示区B的有机膜层的厚度增加时，阵列基板的透过率增加。当位于非显示区B的有机膜层的厚度为2μm时，与现有的阵列基板相比，本实施例的阵列基板显示区有6％的透过率提升。
实施例3
本实施例中阵列基板的结构与图1所示的结构相同。
与现有阵列基板的不同之处在于更换了膜层的工艺参数。
该实施中，形成栅绝缘层220和/或第一钝化层250的材料为SiN，且形成方式为PECVD(等离子体增强化学气相沉积法)。采用NH3和SiH4作为主要反应气体，生成的SiN膜层对透过率的影响将主要体现在膜层的折射率N和消光系数K上面，折射率N影响临近界面的光传输到本层时的全反射比例，当折射率相比临近层有较大差值时，透过率将会对应降低。消光系数K反映材料本身对光的吸收情况，当消光系数大时，本体将会吸收部分光，造成透过率降低。
本实施例采用控制NH3和SiH4比例的方法来控制生成SiN膜层的折射率N和消光系数K值，参考图17，从NH3与SiH4的比值与折射率N、消光系数K的关系图可以看出，当NH3：SiH4>4时，形成的SiN膜层的折射率N值小于2，消光系数K值小于0.005，与现有的位于显示区的膜层相比，满足上述消光系数要求的膜层本体吸收较少的光，满足上述折射率要求的膜层与临近层的折射率之间有较小的差值，显示区的综合透过率将会对应升高，进而提高阵列基板显示区的透过率。
在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同示例以及不同示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种阵列基板，其特征在于，所述阵列基板包括基板，所述基板包括非显示区和显示区；
位于所述非显示区的所述基板上设置有薄膜晶体管和有机膜层，所述有机膜层位于所述薄膜晶体管远离所述基板的一侧，所述薄膜晶体管包括栅极、有源层、位于所述栅极以及所述有源层之间的栅绝缘层，和位于源漏极远离基板一侧的第一钝化层；
所述阵列基板满足以下条件的至少之一：
(1)以下结构的至少之一在所述基板上的正投影未延伸至所述显示区：所述有机膜层、所述栅绝缘层以及所述第一钝化层；
(2)所述栅绝缘层、所述第一钝化层中的至少之一满足：消光系数小于0.005。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅绝缘层、所述第一钝化层中的至少之一还满足：折射率小于2。
3.根据权利要求1所述的阵列基板，其特征在于，所述栅极设置在所述基板的一侧；
所述栅绝缘层位于所述栅极远离所述基板的一侧；
所述有源层位于所述栅绝缘层远离所述基板的一侧；
所述源漏极位于所述有源层远离所述基板的一侧，且所述源漏极与所述有源层电连接；
所述第一钝化层位于所述源漏极远离所述栅绝缘层的一侧。
4.根据权利要求1所述的阵列基板，其特征在于，所述有源层设置在所述基板上；
所述栅绝缘层位于所述有源层远离所述基板的一侧，所述栅极位于所述栅绝缘层远离所述有源层的一侧；
所述薄膜晶体管还包括层间绝缘层，所述层间绝缘层位于所述栅极远离所述基板的一侧，所述源漏极位于所述层间绝缘层远离所述基板的一侧，且所述源漏极通过过孔与所述有源层连接，所述第一钝化层位于所述源漏极远离所述层间绝缘层的一侧。
5.根据权利要求1所述的阵列基板，其特征在于，位于非显示区的所述有机膜层的厚度为1-2.5μm。
6.根据权利要求1所述的阵列基板，其特征在于，形成所述栅绝缘层和所述第一钝化层的材料彼此独立地选自氮化硅、氧化硅或氧化铝。
7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第一电极，所述第一电极在所述基板上的正投影与所述显示区之间具有重叠区域；
当所述有机膜层、栅绝缘层和第一钝化层在所述基板上的正投影未延伸至所述显示区时，所述第一电极设置在所述基板上；
当所述有机膜层在所述基板上的正投影未延伸至所述显示区，且所述栅绝缘层和第一钝化层在所述基板上的正投影延伸至所述显示区时，位于显示区的基板上设置有层叠的栅绝缘层和第一钝化层，所述第一电极设置在所述第一钝化层远离所述栅绝缘层的一侧。
8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二钝化层，所述第二钝化层位于所述有机膜层远离所述薄膜晶体管的一侧，且所述第二钝化层延伸至所述显示区。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括第二电极，位于显示区的第二电极设置在所述第二钝化层远离所述第一电极的一侧；
所述第一钝化层、所述有机膜层和所述第二钝化层上设有贯穿的开孔，所述第二电极延伸至所述开孔内以和所述源漏极中的一个连接。
10.一种制备阵列基板的方法，其特征在于，所述方法包括：
提供基板，所述基板包括非显示区和显示区；
在位于非显示区的所述基板的一侧形成薄膜晶体管，所述薄膜晶体管包括栅极、有源层、位于所述栅极以及所述有源层之间的栅绝缘层、和位于源漏极远离基板一侧的第一钝化层；
在所述薄膜晶体管远离所述基板的一侧形成有机膜层；
所述阵列基板满足以下条件的至少之一：
(1)以下结构的至少之一在所述基板上的正投影未延伸至所述显示区：所述有机膜层、所述栅绝缘层以及所述第一钝化层；
(2)所述栅绝缘层、所述第一钝化层中的至少之一满足：消光系数小于0.005。
11.根据权利要求10所述的方法，其特征在于，形成所述栅绝缘层或所述第一钝化层的材料为氮化硅，且形成该氮化硅的方式为等离子体增强化学气相沉积法，采用NH3和SiH4作为主要反应气体，NH3与SiH4的流量比大于4。
12.一种显示装置，其特征在于，所述显示装置包括权利要求1-9任一项所述的阵列基板。
CN202110392470.7A 2021-04-13 2021-04-13 阵列基板及其制备方法和显示装置 Active CN113113431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110392470.7A CN113113431B (zh) 2021-04-13 2021-04-13 阵列基板及其制备方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110392470.7A CN113113431B (zh) 2021-04-13 2021-04-13 阵列基板及其制备方法和显示装置

Publications (2)

Publication Number Publication Date
CN113113431A true CN113113431A (zh) 2021-07-13
CN113113431B CN113113431B (zh) 2023-08-29

Family

ID=76716313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110392470.7A Active CN113113431B (zh) 2021-04-13 2021-04-13 阵列基板及其制备方法和显示装置

Country Status (1)

Country Link
CN (1) CN113113431B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023767A (zh) * 2021-10-26 2022-02-08 Tcl华星光电技术有限公司 阵列基板及其制备方法和显示面板
WO2023168956A1 (zh) * 2022-03-11 2023-09-14 京东方科技集团股份有限公司 阵列基板、液晶显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283006A (zh) * 2011-11-07 2013-09-04 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管器件以及显示装置
CN103941507A (zh) * 2014-04-02 2014-07-23 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN104409483A (zh) * 2014-10-16 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US20160027800A1 (en) * 2013-12-27 2016-01-28 Boe Technology Group Co., Ltd. Motherboard, array substrate and fabrication method thereof, and display device
CN106972033A (zh) * 2017-05-25 2017-07-21 厦门天马微电子有限公司 阵列基板及其制造方法、显示面板和显示装置
CN110444125A (zh) * 2019-06-25 2019-11-12 华为技术有限公司 显示屏、终端

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283006A (zh) * 2011-11-07 2013-09-04 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管器件以及显示装置
US20160027800A1 (en) * 2013-12-27 2016-01-28 Boe Technology Group Co., Ltd. Motherboard, array substrate and fabrication method thereof, and display device
CN103941507A (zh) * 2014-04-02 2014-07-23 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN104409483A (zh) * 2014-10-16 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106972033A (zh) * 2017-05-25 2017-07-21 厦门天马微电子有限公司 阵列基板及其制造方法、显示面板和显示装置
CN110444125A (zh) * 2019-06-25 2019-11-12 华为技术有限公司 显示屏、终端

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023767A (zh) * 2021-10-26 2022-02-08 Tcl华星光电技术有限公司 阵列基板及其制备方法和显示面板
WO2023168956A1 (zh) * 2022-03-11 2023-09-14 京东方科技集团股份有限公司 阵列基板、液晶显示面板和显示装置

Also Published As

Publication number Publication date
CN113113431B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US7763490B2 (en) Thin film transistor substrate and method for fabricating the same
US8013946B2 (en) Method for fabrication liquid crystal display device and diffraction mask therefor
US7645648B2 (en) Liquid crystal display
US7576394B2 (en) Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7268842B2 (en) Substrate for liquid crystal display and liquid crystal display utilizing the same
CN110082977B (zh) 一种tft阵列基板及显示面板
JP3908552B2 (ja) 液晶表示装置及びその製造方法
US20130264575A1 (en) Tft-lcd array substrate and manufacturing method thereof
JP4499481B2 (ja) 液晶表示装置及びその製造方法
CN113113431B (zh) 阵列基板及其制备方法和显示装置
JP2005534056A (ja) 垂直配向型液晶表示装置
WO2021022587A1 (zh) 显示面板及其制作方法
US20220069108A1 (en) Manufacturing Method for Array Substrate and Array Substrate
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
JP4019080B2 (ja) 液晶表示装置の製造方法
JP2000162590A (ja) 液晶表示装置
US7112459B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JP2010032765A (ja) Ｔｆｔアレイ基板およびそれを用いた液晶表示装置
KR20050096815A (ko) 액정 표시 장치용 기판 및 그 제조 방법과, 그것을 구비한액정 표시 장치
CN111627929B (zh) 高穿透性液晶显示面板及制备方法
CN113126357B (zh) 显示面板、显示装置及其制造方法
KR101899930B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101003669B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR100943258B1 (ko) 액정표시장치 및 이의 제조 방법
KR102067967B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant