CN113111394A - 用于检测对集成电路的侵入性攻击的设备和方法 - Google Patents

用于检测对集成电路的侵入性攻击的设备和方法 Download PDF

Info

Publication number
CN113111394A
CN113111394A CN202010964948.4A CN202010964948A CN113111394A CN 113111394 A CN113111394 A CN 113111394A CN 202010964948 A CN202010964948 A CN 202010964948A CN 113111394 A CN113111394 A CN 113111394A
Authority
CN
China
Prior art keywords
signal
circuit
random number
wires
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010964948.4A
Other languages
English (en)
Inventor
博赫丹·卡尔平斯基
卢美贞
朴志殷
李容基
李柱渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113111394A publication Critical patent/CN113111394A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/552—Detecting local intrusion or implementing counter-measures involving long-term monitoring or reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

公开了用于检测对集成电路的侵入性攻击的设备和方法。所述设备包括集成电路和设置在集成电路上的多条导线。集成电路包括：(i)信号生成电路，被配置为基于随机数或伪随机数生成随机信号和选择信号，(ii)发送电路，被配置为基于选择信号从所述多条导线之中选择至少一条导线，并且通过所述至少一条导线输出随机信号，以及(iii)接收电路，被配置为基于通过所述至少一条导线接收的信号来检测对集成电路的侵入性攻击。

Description

用于检测对集成电路的侵入性攻击的设备和方法
本申请要求于2020年1月9日提交的第10-2020-0003185号韩国专利申请的权益，所述韩国专利申请的公开通过引用包含于此。
技术领域
发明构思涉及用于保护集成电路免受黑客攻击和其他不适当的攻击的技术，更具体地，涉及用于检测侵入性攻击(invasive attack)的设备和方法。
背景技术
为了从集成电路提取安全信息(诸如，存储在集成电路中的信息和/或关于由集成电路执行的操作的信息)，可发起对集成电路的侵入性攻击。例如，攻击者可尝试通过在拆卸包括集成电路的装置(诸如，半导体装置)并对集成电路供电之后进行探测，来获得安全信息。一些半导体装置可被设计为包括用于通过检测这样的拆卸来检测侵入性攻击的结构，但是更新的侵入性攻击策略正被开发以使用于检测这样的拆卸的结构无效。因此，可能需要用于检测侵入性攻击的结构具有足以检测更高级的侵入性攻击同时仍然保持高效率(诸如，高灵活性、低功耗、小面积等)的更高的性能特性。
发明内容
发明构思提供了用于有效地检测高级侵入性攻击的设备和方法。
根据发明构思的一个方面，提供了一种包括集成电路和设置在集成电路上的多条导线的设备。集成电路包括：(i)信号生成电路，被配置为基于随机数或伪随机数生成随机信号和选择信号，(ii)发送电路，被配置为基于选择信号从所述多条导线之中选择至少一条导线，并且通过所述至少一条导线输出随机信号，以及(iii)接收电路，被配置为基于通过所述至少一条导线接收的信号来检测对集成电路的侵入性攻击。
根据发明构思的另一方面，提供了一种设备，所述设备包括集成电路和设置在集成电路上的多条导线。集成电路包括：(i)信号生成电路，被配置为基于随机数或伪随机数生成随机信号和选择信号；(ii)发送电路，包括多个解复用器，所述多个解复用器各自被配置为基于选择信号从所述多条导线之中选择一条导线，并通过被选导线输出随机信号的一个比特；以及(iii)接收电路，包括多个复用器，所述多个复用器各自被配置为从所述多条导线之中选择一条导线，并输出通过被选导线接收的信号。在一些实施例中，接收电路被配置为基于通过所述多个复用器提供的输出信号检测对集成电路的侵入性攻击。
根据发明构思的另一方面，提供了一种使用设置在集成电路上的多条导线来检测侵入性攻击的方法。该方法包括：基于随机数或伪随机数生成随机信号和选择信号；基于选择信号从所述多条导线之中选择至少一条导线；通过被选的至少一条导线输出随机信号；以及基于通过被选的至少一条导线接收的信号来检测侵入性攻击。
附图说明
从下面的结合附图的详细描述，将更清楚地理解发明构思的实施例，其中：
为了便于说明，本说明书所附的附图可不符合比例，并且可示出放大或缩小的组件；
图1是示意性地示出根据发明构思的实施例的设备的示图；
图2A和图2B是示出根据发明构思的实施例的多条导线的示例的示图；
图3是示出根据发明构思的实施例的包括有源防护件的设备的示例的框图；
图4A和图4B是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图；
图5是示出根据发明构思的实施例的包括有源防护件的设备的示例的框图；
图6是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图；
图7是示出根据发明构思的实施例的接收电路的示例的框图；
图8A和图8B是示出根据发明构思的另一实施例的接收电路的示例的框图；
图9是示出根据发明构思的实施例的信号生成电路的示例的框图；
图10是示出根据发明构思的实施例的包括有源防护件的设备的示例的框图；
图11是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图；
图12是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图；
图13是示出根据发明构思的实施例的测试有源防护件的方法的示例的流程图；
图14是示出根据发明构思的实施例的保护设备免受侵入性攻击的方法的示例的流程图；
图15是示出根据发明构思的另一实施例的保护设备免受侵入性攻击的方法的示例的流程图；以及
图16是示出根据发明构思的另一实施例的保护设备免受侵入性攻击的方法的示例的流程图。
具体实施方式
图1是示意性地示出根据发明构思的实施例的设备的示图。如图1中所示，设备(例如，用于检测侵入性攻击的设备)10可包括发送(TX)电路12、信号生成电路11、安全关键电路14和接收(RX)电路13。在此，发送电路12、信号生成电路11、安全关键电路14和接收电路13可总称为集成电路，并且可与图1中不同地设置。此外，设备10可包括设置在集成电路上的多条导线WS，并且多条导线WS可电连接到发送电路12和接收电路13。在一些实施例中，设备10可以是通过半导体工艺制造的半导体装置，并且多条导线WS和/或集成电路可通过半导体工艺来形成。
在此，作为多条导线WS面向集成电路的方向的Z轴方向可被称为竖直方向，并且相对于其他组件设置在+Z方向上的组件可被称为在其他组件之上，并且相对于其他组件设置在-Z方向上的组件可被称为在其他组件之下。此外，组件的表面之中的在+Z方向上暴露的表面可被称为组件的顶表面，在-Z方向上暴露的表面可被称为组件的底表面。Y轴方向和X轴方向中的每个可被称为第一方向或第二方向，并且包括X轴和Y轴的平面可被称为水平面。为了便于说明，本说明书的附图可仅示出一些层。
安全关键电路14可存储或处理来自设备10的外部的可被称为将被保护的安全信息的信息。在一些实施例中，安全关键电路14可包括密码(cryptographic)电路，并且可存储将被保护的密钥或者可基于密钥执行加密操作/解密操作。在一些实施例中，安全关键电路14还可存储设备10的认证的用户的唯一信息(例如，支付信息等)。攻击者可对设备10发起侵入性攻击，以便从安全关键电路14提取信息。例如，攻击者可进行从设备10的顶表面沿-Z方向拆卸设备10，并且可在对拆卸的设备10供电之后探测(probe)安全关键电路14，从而尝试提取信息。该攻击可被称为主动探测。在一些实施例中，当设备10具有倒装芯片(flip chip)结构时，设备10的拆卸还可包括焊球的移除。为了保护安全关键电路14免受主动探测，设备10可包括作为用于检测侵入性攻击的防护件(shield)的有源防护件(activeshield)。
有源防护件可包括设置在安全关键电路14上的多条导线WS，以便检测设备10的拆卸，并且可检测在通过多条导线WS的信号中已经发生的异常，从而检测侵入性攻击。多条导线WS可以以各种形式延伸。在一些实施例中，如图1中所示，多条导线WS可沿X轴方向平行地延伸，并且在一些实施例中，多条导线WS可以是根据意大利面路线(spaghetti routing)的曲线。
在侵入性攻击中，通过多条导线WS的信号可被估计，或者具有相同电势的导线WS可通过使用跳线(jumper)彼此连接，使得多条导线WS中的一些导线WS可被排除。因此，可需要有源防护件通过在防止多条导线WS中的一些导线具有相同的电势的同时降低通过多条导线WS的信号的可预测性，来防止侵入性攻击。此外，可需要有源防护件具有高效率(例如，高灵活性、低功耗和小面积)，并且特别地，当设备10用于移动应用中时，有源防护件的效率可以是相当高的。在下文中，如将参照附图所述，根据发明构思的实施例的有源防护件可提供用于检测高级侵入性攻击的结构和功能，并且同时可提供高效率。
信号生成电路11可基于随机(或伪随机)数生成随机信号和选择信号。例如，信号生成电路11可包括至少一个随机数生成器，并且随机信号和选择信号的值可从随机数被取得。随机信号和/或选择信号可被提供给发送电路12和接收电路13，信号生成电路11的示例将在以下参照图9等进行描述。
发送电路12可电连接到多条导线WS，并且可从信号生成电路11接收随机信号和选择信号。发送电路12可根据基于随机数生成的选择信号从多条导线WS之中选择至少一条导线，并且可通过被选的至少一条导线输出随机信号。例如，如图1中的以粗体所示的，多条导线WS中的一些导线可通过发送电路12被选择，并且随机信号可通过被选导线被发送。如上所述，选择信号可基于随机数被生成，使得多条导线WS中的至少一条导线可被随机地选择，并且基于随机数生成的随机信号可通过被选导线被发送。因此，有源防护件的操作的可预测性可降低，并且两条或更多条导线可被防止具有相同的电势，并且对侵入性攻击的防御可被加强。此外，因为随机信号通过多条导线WS之中的一些被选导线被发送，所以由于有源防护件引起的功耗可降低。以下将参照图3等描述发送电路12的示例。
接收电路13可电连接到多条导线WS，并且可从信号生成电路11接收选择信号。类似于发送电路12，接收电路13可根据基于随机数生成的选择信号从多条导线WS之中选择至少一条导线，并且可通过被选的至少一条导线接收信号。在一些实施例中，发送电路12和接收电路13可共同接收选择信号。因此，多条导线WS之中的至少一条导线可被相同地选择。当没有发生侵入性攻击时，由接收电路13通过多条导线WS中的至少一条导线接收的信号可与由发送电路12输出的随机信号相同，而当发生侵入性攻击时，该信号可与随机信号不同。因此，接收电路13可基于通过至少一条导线接收的信号来检测侵入性攻击，接收电路13的示例将参照图3等来描述。在一些实施例中，发送电路12、信号生成电路11、接收电路13和多条导线WS可总称为有源防护件。
在一些实施例中，多条导线WS之中的未被选择信号选择的导线可保持与在先前被选状态下通过它们的随机信号对应的电势。例如，发送电路12和接收电路13可使未选导线浮置。在一些实施例中，多条导线WS之中的未被选择信号选择的导线可具有恒定的电势。例如，发送电路12和/或接收电路13可将恒定的电势(例如，地电势)或一致的电势施加到未选导线。因此，未选导线可具有与被选导线的电势不同的电势。结果，通过多条导线WS的信号的可预测性可降低。
当侵入性攻击已经被检测到时，安全关键电路14可执行防止安全信息的泄漏的操作。在一些实施例中，安全关键电路14可响应于检测到侵入性攻击而停止正在执行的操作。在一些实施例中，安全关键电路14可响应于检测到侵入性攻击而将至少一个图案或元件转变为不可逆状态，从而防止安全信息的泄漏。例如，安全关键电路14可将强的电信号施加到细小的图案(fine pattern)，从而使图案开路并防止信号通过短路图案传输。在一些实施例中，安全关键电路14可响应于检测到侵入性攻击而执行重新写入任意数据的操作。例如，安全关键电路14可将任意数据(例如，全零数据)重新写入到用于存储安全信息的存储器中，从而防止安全信息的泄漏。由安全关键电路14响应于检测到侵入性攻击而执行的操作不限于上述示例，并且有源防护件可在检测到侵入性攻击时触发安全关键电路14的用于防止安全信息的泄露的操作。
图2A和图2B是示出根据发明构思的实施例的多条导线的示例的示图。详细地，图2A和2B示出图1的设备10的切割成与包括Y轴和Z轴的平面平行的平面的一部分的横截面的示例。在下文中，将参照图1描述图2A和图2B，并且将省略图2A和图2B的重复描述。
参照图2A，设备20a可包括多条导线WS、以及在多条导线WS下方的布线层和前端制程(front-end-of-line，FEOL)。FEOL可表示在其中个别元件(例如，晶体管、电容器和电阻器)形成在基底上的设备10(例如，半导体装置)的一部分。例如，可通过平坦化和清洁晶片的操作、形成沟槽的操作、形成阱的操作、形成栅极线的操作以及形成源极和漏极的操作来形成FEOL。布线层可形成在FEOL上，并且可包括用于使FEOL的元件相互连接的导电图案。
多条导线WS可包括设置在多个层上的导线。例如，如图2A所示，多条导线WS可包括设置在第一层L1上的第一组导线和设置在第二层L2上的第二组导线。设置在第一层L1和第二层L2上的多条导线WS以及设置在布线层上的图案可总称为后端制程(back-end-of-line，BEOL)。可通过使栅极区、源极区和漏极区硅化的操作、添加介电材料的操作、平坦化的操作、形成孔的操作、添加金属层的操作、形成过孔的操作、以及形成钝化层的操作形成BEOL。
在一些实施例中，如图2A中所示，与设置在第二层L2上的第二组导线相比，设置在作为最顶层的第一层L1上的第一组导线可具有更大的宽度和间隔。例如，如图2A中所示，第一组导线可具有第一间隔S1，第二组导线可具有第二间隔S2，并且第一间隔S1和第二间隔S2可彼此不同。在一些实施例中，第一组导线和第二组导线可具有相同的节距(pitch)。例如，如图2A中所示，第一组导线可具有第一节距P1，第二组导线可具有第二节距P2，并且第一节距P1和第二节距P2可相同。在一些实施例中，第一组导线中的每条导线可设置在第二组导线的相邻的导线的中心。因此，当沿-Z方向观看多条导线WS时，如图2A中所示，第一组导线和第二组导线可具有一致的距离D0。
参照图2B，设备20b可包括多条导线WS、布线层和FEOL。多条导线WS可包括设置在第一层L1上的第一组导线WS、设置在第二层L2上的第二组导线WS以及设置在第三层L3上的第三组导线WS。在一些实施例中，第一组导线、第二组导线和第三组导线可具有一致的节距。例如，如图2B中所示，第一组导线可具有第一节距P1，第二组导线可具有第二节距P2，第三组导线可具有第三节距P3，并且第一节距P1、第二节距P2和第三节距P3可相同。
图3是示出根据发明构思的实施例的包括有源防护件的设备的示例的框图。类似于图1的设备10，图3的设备30可包括信号生成电路31、发送电路32和接收电路33，并且可包括多条导线WS1、WS2、……和WSn(其中，n是大于1的整数)。此外，设备30还可包括连接到发送电路32和接收电路33的多个导电图案35。
信号生成电路31可生成随机信号RS和选择信号SEL。例如，如以上参照图1所述，信号生成电路31可生成随机数，并且可基于随机数生成随机信号RS和选择信号SEL。如图3中所示，随机信号RS可以是作为多比特(或称为：位)信号的n比特信号，并且可被提供给发送电路32。选择信号SEL也可以是多比特信号，并且可被提供给发送电路32和接收电路33。在一些实施例中，随机信号RS和选择信号SEL可通过设置在多条导线WS1、WS2、……和WSn下方(例如，在图2A和图2B的布线层上)的导电图案被发送。
发送电路32可包括第一发送单元电路TX1至第n发送单元电路TXn。第一发送单元电路TX1至第n发送单元电路TXn中的每个可接收选择信号SEL，并且可基于选择信号SEL选择至少一条导线。此外，第一发送单元电路TX1至第n发送单元电路TXn中的每个可通过被选的至少一条导线输出随机信号RS的一个比特。例如，第一发送单元电路TX1可基于选择信号SEL从多条第一导线WS1之中选择一条第一导线，并且可通过被选的第一导线输出随机信号RS的第一比特RS[1]。此外，第二发送单元电路TX2可基于选择信号SEL从多条第二导线WS2之中选择一条第二导线，并且可通过被选的第二导线输出随机信号RS的第二比特RS[2]。此外，第n发送单元电路TXn可基于选择信号SEL从多条第n导线WSn之中选择一条第n导线，并且可通过被选的第n导线输出随机信号的第n比特RS[n]。在一些实施例中，第一导线WS1的数量、第二导线WS2的数量和第n导线WSn的数量可相同。
接收电路33可包括第一接收单元电路RX1至第n接收单元电路RXn。第一接收单元电路RX1至第n接收单元电路RXn中的每个可接收选择信号SEL，并且可基于选择信号SEL选择至少一条导线。例如，第一接收单元电路RX1可基于选择信号SEL从多条第一导线WS1之中选择一条第一导线，第二接收单元电路RX2可基于选择信号SEL从多条第二导线WS2之中选择一条第二导线，并且第n接收单元电路RXn可基于选择信号SEL从多条第n导线WSn之中选择一条第n导线。
在一些实施例中，发送电路32可通过多个导电图案35输出反相的随机信号/RS，并且接收电路33可通过多个导电图案35接收反相的随机信号/RS。此外，接收电路33可基于通过多条导线WS1、WS2、……和WSn之中的被选导线接收的信号和通过多个导电图案35接收的反相的随机信号/RS，来生成检测信号DET。例如，当通过多条导线WS1、WS2、……和WSn之中的被选导线接收的信号和反相的随机信号/RS逐位彼此没有不同时，接收电路33可生成指示已经发生侵入性攻击的激活的检测信号DET。如图3中所示，检测信号DET可包括第一检测信号DET1至第n检测信号DETn，并且第一接收单元电路RX1至第n接收单元电路RXn中的每个可生成第一检测信号DET1至第n检测信号DETn。
在一些实施例中，与图3中不同，发送电路32可通过多个导电图案35输出随机信号RS而不是反相的随机信号/RS，并且接收电路33可通过多个导电图案35接收随机信号RS。当通过多条导线WS1、WS2、……和WSn之中的被选导线接收的信号和通过多个导电图案35接收的随机信号RS逐位不同时，接收电路33可生成指示已经发生侵入性攻击的激活的检测信号DET。在下文中，如图3中所示，将主要描述接收电路33接收反相的随机信号/RS的示例。然而，将理解，发明构思的示例不限于此。
在一些实施例中，发送电路和接收电路可在多条导线WS1、WS2、……和WSn延伸的方向(例如，图1的X轴方向)上彼此面对。在一些实施例中，发送单元电路和接收单元电路可在与多条导线WS1、WS2、……和WSn延伸的方向垂直的方向(例如，图1的Y轴方向)上具有相同的长度。如以下将参照图4A和4B所述，因为发送单元电路和接收单元电路的对可独立地检测侵入性攻击，所以包括具有相同结构的发送单元电路和接收单元电路的对的有源防护件可提供高灵活性和高可扩展性。例如，根据设备30的尺寸或包括在设备30中的安全关键电路的尺寸，发送单元电路和接收单元电路的对可被容易地添加到有源防护件或从有源防护件移除。
图4A和图4B是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图。详细地，图4A和图4B的框图示出作为包括在图3的设备30中的发送单元电路和接收单元电路的对的第二发送单元电路TX2和第二接收单元电路RX2的示例。在下文中，在图4A和图4B的描述之中，将省略与图3的描述相同的图4A和图4B的描述。
参照图4A，设备40a可包括第二发送单元电路TX2和第二接收单元电路RX2，并且可包括各自与第二发送单元电路TX2具有相同的结构的发送单元电路以及各自与第二接收单元电路RX2具有相同的结构的接收单元电路。第二发送单元电路TX2可包括解复用器DEMUX和反相器G41。解复用器DEMUX可接收随机信号RS的第二比特RS[2]和选择信号SEL，并且可通过多条第二导线WS2之中的根据选择信号SEL选择的一条第二导线输出随机信号RS的第二比特RS[2]。此外，反相器G41可使随机信号RS的第二比特RS[2]反相，以便生成反相的随机信号/RS的反相的第二比特/RS[2]，并且通过导电图案45_1输出反相的第二比特/RS[2]。在一些实施例中，例如，多条第二导线WS2可形成在两个或更多个不同的层上，并且可交替地设置在两个不同的层(例如，图2A的L1和L2)上。
第二接收单元电路RX2可包括复用器MUX和异或(XOR)门G42。复用器MUX可接收选择信号SEL，并且可将通过多条第二导线WS2之中的根据选择信号SEL选择的一条第二导线接收的信号提供给XOR门G42。XOR门G42可通过导电图案45_1接收反相的随机信号/RS的反相的第二比特/RS[2]，可接收复用器MUX的输出信号，并且可生成第二检测信号DET2。因此，当反相的随机信号/RS的反相的第二比特/RS[2]和复用器MUX的输出信号彼此不同时(即，当反相的随机信号/RS的反相的第二比特/RS[2]与复用器MUX的输出信号的反相版本相同时)，第二检测信号DET2可具有高电平。另一方面，当反相的随机信号/RS的反相的第二比特/RS[2]和复用器MUX的输出信号相同时(即，当在多条第二导线WS2中已经发生诸如侵入性攻击的事件时)，第二检测信号DET2可具有低电平。在一些实施例中，与图4A中不同，反相器G41可从第二发送单元电路TX2被省略，并且随机信号RS的第二比特RS[2]可通过导电图案45_1提供给第二接收单元电路RX2。此外，在一些实施例中，与图4A中不同，第二接收单元电路RX2也可包括异或非(XNOR)门而不是XOR门G42。例如，当第二接收单元电路RX2接收随机信号RS的第二比特RS[2]而不是反相的随机信号/RS的反相的第二比特/RS[2]时，第二接收单元电路RX2可包括XNOR门而不是XOR门G42。
参照图4B，设备40b可包括第二发送单元电路TX2和第二接收单元电路RX2，并且可包括各自与第二发送单元电路TX2具有相同的结构的发送单元电路和各自与第二接收单元电路RX2具有相同的结构的接收单元电路。与图4A的第二发送单元电路TX2相比，第二发送单元电路TX2可通过多条第二导线WS2之中的一条第二导线输出随机信号RS的第二比特RS[2]的反相比特。例如，如图4A的第二发送单元电路TX2中的情况那样，第二发送单元电路TX2可包括第一解复用器DEMUX1和第一反相器G43，并且还可包括用于使随机信号RS的第二比特RS[2]反相的第二反相器G44和用于通过多条第二导线WS2之中的一条第二导线输出随机信号RS的第二比特RS[2]的反相比特的第二解复用器DEMUX2。因此，包括多条第二导线WS2的多条导线WS可包括反相信号所通过的导线的对，并且多条导线WS之中的具有相同电势的导线的发生可进一步减少。在一些实施例中，第一反相器G43可省被略，并且第二反相器G44的输出信号可通过导电图案45_2被输出。
与图4A的第二接收单元电路RX2相比，第二接收单元电路RX2可通过多条第二导线WS2之中的一条第二导线接收随机信号RS的第二比特RS[2]的反相比特。例如，与图4A的第二接收单元电路RX2中类似，第二接收单元电路RX2可包括第一复用器MUX1和第一XOR门G45，并且还可包括第二复用器MUX2，第二复用器MUX2通过多条第二导线WS2之中的一条第二导线接收随机信号RS的第二比特RS[2]的反相比特。此外，第二接收单元电路RX2还可包括用于使通过导电图案45_2接收的反相的随机信号/RS的反相的第二比特/RS[2]反相的第三反相器G46、第二XOR门G47和与(AND)门G48，并且第二检测信号DET2可对应于AND门G48的输出信号。在一些实施例中，如以上参照图4B所述，多条第二导线WS2可交替地设置在两个不同的层(例如，图2A的L1和L2)上。
图5是示出根据发明构思的实施例的包括有源防护件的设备的示例的框图。与图3的设备30中类似，图5的设备50可包括信号生成电路51、发送电路52和接收电路53，并且可包括多条导线WS1、WS2、……和WSn。与图3的设备30相比，图5的接收电路53可从信号生成电路51接收反相的随机信号/RS。在下文中，将省略图5的描述之中的图3的重复描述。
信号生成电路51可生成随机信号RS和选择信号SEL，并且可进一步生成反相的随机信号/RS。如图5中所示，信号生成电路51可将随机信号RS和选择信号SEL提供给发送电路52，并且可将反相的随机信号/RS和选择信号SEL提供给接收电路53。在一些实施例中，随机信号RS、反相的随机信号/RS和选择信号SEL可通过设置在多条导线WS1、WS2、……和WSn下方(例如，在图2A和图2B的布线层上)的导电图案被发送。
在一些实施例中，如以下将参照图9所述，信号生成电路51可包括分别生成第一随机数RN1、第二随机数RN2和第三随机数RN3的真随机数生成器、第一伪随机数生成器和至少一个第二伪随机数生成器，并且随机信号RS和选择信号SEL可从第三随机数RN3被生成。在这种情况下，信号生成电路51可包括共同接收第二随机数RN2并且具有相同结构的两个第二伪随机数生成器。两个第二伪随机数生成器中的一个可与发送电路52邻近地设置，两个第二伪随机数生成器中的另一个可与接收电路53邻近地设置，并且两个第二伪随机数生成器中的每个可生成相同的第三随机数。信号生成电路51可使由与接收电路53邻近设置的第二伪随机数生成器生成的第三随机数反相，从而将反相的随机信号/RS提供给接收电路53。在一些实施例中，与图5中不同，信号生成电路51可将随机信号RS而不是反相的随机信号/RS提供给接收电路53。例如，信号生成电路51可将由与接收电路53邻近设置的第二伪随机数生成器生成的第三随机数作为随机信号RS提供给接收电路53。
发送电路52可包括第一发送单元电路TX1至第n发送单元电路TXn。发送电路52可从信号生成电路51接收随机信号RS和选择信号SEL，并且可根据选择信号SEL通过多条导线WS1、WS2、……和WSn之中的导线输出随机信号RS。接收电路53可从信号生成电路51接收反相的随机信号/RS和选择信号SEL，并且可基于通过根据选择信号SEL从多条导线WS1、WS2、……和WSn之中选择的导线接收的信号和反相的随机信号/RS，来生成包括第一检测信号DET1至第n检测信号DETn的检测信号DET。
图6是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图。详细地，图6的框图示出作为包括在图5的设备50中的发送单元电路和接收单元电路的对的第二发送单元电路TX2和第二接收单元电路RX2的示例。如图6中所示，设备60可包括第二发送单元电路TX2和第二接收单元电路RX2，并且可包括各自与第二发送单元电路TX2具有相同的结构的发送单元电路以及各自与第二接收单元电路RX2具有相同的结构的接收单元电路。在下文中，将省略图6的描述之中的图5的重复描述。
第二发送单元电路TX2可包括解复用器DEMUX。解复用器DEMUX可接收随机信号RS的第二比特RS[2]和选择信号SEL，并且可通过多条第二导线WS2之中的根据选择信号SEL选择的第二导线输出随机信号RS的第二比特RS[2]。与图4A的第二发送单元电路TX2相比，反相器可从图6的第二发送单元电路TX2被省略，并且反相的随机信号/RS的反相的第二比特/RS[2]的输出可被省略。
第二接收单元电路RX2可包括复用器MUX和XNOR门G60。复用器MUX可接收选择信号SEL，并且可将通过多条第二导线WS2之中的根据选择信号SEL选择的一条第二导线接收的信号提供给XNOR门G60。XNOR门G60可从信号生成电路(例如，图5的51)接收反相的随机信号/RS的反相的第二比特/RS[2]，可接收复用器MUX的输出信号，并且可生成第二检测信号DET2。因此，当反相的随机信号/RS的反相的第二比特/RS[2]和复用器MUX的输出信号彼此不同时(即，当反相的随机信号/RS的反相的第二比特/RS[2]与复用器MUX的输出信号的反相版本相同时)，第二检测信号DET2可具有低电平。另一方面，当反相的随机信号/RS的反相的第二比特/RS[2]和复用器MUX的输出信号相同时(即，当在多条第二导线WS2中已经发生诸如侵入性攻击的事件时)，第二检测信号DET2可具有高电平。在一些实施例中，与图4A中不同，并且在一些实施例中，与图6中不同，第二接收单元电路RX2可包括XOR门而不是XNOR门G60。
图7是根据发明构思的实施例的接收电路的示例的框图。如图7中所示，接收电路70可包括第一接收单元电路RX1至第n接收单元电路RXn，并且还可包括与非(NAND)门G70。在下文中，在图7的描述中，假设图7的第一接收单元电路RX1至第n接收单元电路RXn中的每个可与图4A的第二接收单元电路RX2具有相同的结构。
接收电路70可连接到多条导线WS。例如，如图7中所示，第一接收单元电路RX1可连接到多条第一导线WS1，第二接收单元电路RX可连接到多条第二导线WS2，第n接收单元电路RXn可连接到多条第n导线WSn。如以上参照图4A所述，当在通过连接到第一接收单元电路RX1至第n接收单元电路RXn的导线的信号中已经发生异常时，第一接收单元电路RX1至第n接收单元电路RXn中的每个可生成具有低电平的检测信号。例如，当在通过多条第一导线WS1的信号中已经发生异常时，第一接收单元电路RX1可生成具有低电平的第一检测信号DET1。
如图7中所示，NAND门G70可接收第一检测信号DET1至第n检测信号DETn，并且可生成检测信号DET'。因此，当在通过多条导线WS之中的被选导线的信号中已经发生异常时，检测信号DET'可具有高电平。在一些实施例中，图1的安全关键电路14可基于图7的检测信号DET'来识别侵入性攻击的发生。在一些实施例中，与图7中不同，接收第一检测信号DET1至第n检测信号DETn的NAND门G70可包括在接收电路70(或者，图1的安全关键电路14)外部。此外，在一些实施例中，当第一接收单元电路RX1至第n接收单元电路RXn中的每个与图6的第二接收单元电路RX2具有相同的结构时，接收电路70可包括生成检测信号DET'的或(OR)门而不是NAND门G70。
图8A和图8B是根据发明构思的另一实施例的接收电路的示例的框图。与图7的接收电路70相比，图8A的接收电路80a和图8B的接收电路80b可生成作为由第一接收单元电路RX1至第n接收单元电路RXn顺序生成的累积检测信号(accumulated detection signal)的检测信号DET'。如以下将描述的那样，累积检测信号可由图8A和图8B的第一接收单元电路RX1至第n接收单元电路RXn传送。因此，当图8A和图8B的第一接收单元电路RX1至第n接收单元电路RXn与图7的接收电路70进行比较时，用于第一检测信号DET1至第n检测信号DETn的按路线发送(routing)的图案可减少。在下文中，将省略图8A和图8B的重复描述。
参照图8A，接收电路80a可包括第一接收单元电路RX1至第n接收单元电路RXn和反相器G83。第一接收单元电路RX1至第n接收单元电路RXn中的每个可生成累积检测信号。例如，第二接收单元电路RX2可包括复用器MUX、XOR门G81和AND门G82。复用器MUX可连接到多条第二导线WS2并且可接收选择信号SEL。XOR门G81可接收复用器MUX的输出信号和反相的随机信号/RS的反相的第二比特/RS[2]，并且可生成第二检测信号DET2。因此，如以上参照图4A所述，当在通过多条第二导线WS2的信号中已经发生异常时，第二检测信号DET2可具有低电平。AND门G82可接收第二检测信号DET2和从第一接收单元电路RX1提供的第一累积检测信号ACC1，并且可生成第二累积检测信号ACC2。如图8A中所示，因为在第一接收单元电路RX1中，第一累积检测信号ACC1由接收第一检测信号DET1和具有高电平的信号H的AND门生成，所以具有低电平的第二累积检测信号ACC2可指示在通过多条第一导线WS1的信号和/或通过多条第二导线WS2的信号中已经发生异常。类似地，第n接收单元电路RXn可生成第n累积检测信号ACCn，并且具有低电平的第n累积检测信号ACCn可指示在通过多条导线WS1、WS2、……和WSn的信号中已经发生异常。反相器G83可使第n累积检测信号ACCn反相，从而生成检测信号DET'。因此，具有高电平的检测信号DET'可指示在通过多条导线WS1、WS2、……和WSn的信号中已经发生异常。在一些实施例中，将理解，类似于图8A中示出的那样，即使当第一检测信号DET1至第n检测信号DETn被生成时(如以上参照图4B所述)，检测信号DET'也可被生成。
参照图8B，接收电路80b可包括第一接收单元电路RX1至第n接收单元电路RXn。第一接收单元电路RX1至第n接收单元电路RXn中的每个可生成累积检测信号。例如，第二接收单元电路RX2可包括复用器MUX、XNOR门G84和OR门G85。复用器MUX可连接到多条第二导线WS2并且可接收选择信号SEL。XNOR门G84可接收复用器MUX的输出信号和反相的随机信号/RS的反相的第二比特/RS[2]，并且可生成第二检测信号DET2。因此，如以上参照图6所述，当在通过多条第二导线WS2的信号中已经发生异常时，第二检测信号DET2可具有高电平。OR门G85可接收第二检测信号DET2和从第一接收单元电路RX1提供的第一累积检测信号ACC1，并且可生成第二累积检测信号ACC2。
如图8B中所示，因为在第一接收单元电路RX1中，第一累积检测信号ACC1由接收第一检测信号DET1和具有低电平的信号L的OR门生成，所以具有高电平的第二累积检测信号ACC2可指示在通过多条第一导线WS1的信号和通过多条第二导线WS2的信号中已经发生异常。类似地，第n接收单元电路RXn可生成第n累积检测信号ACCn，具有高电平的第n累积检测信号ACCn可指示在通过多条导线WS1、WS2、……和WSn的信号中已经发生异常，并且第n累积检测信号ACCn可被输出为检测信号DET'。
图9是示出根据发明构思的实施例的信号生成电路的示例的框图。在一些实施例中，信号生成电路90可生成作为随机数(即，第三随机数RN3)的一部分的随机信号RS，并且可生成作为第三随机数RN3的其他部分的选择信号SEL。如图9中所示，信号生成电路90可包括真随机数生成器TRNG 91、第一伪随机数生成器PRNG 92和至少一个第二伪随机数生成器93。在此，真随机数生成器TRNG 91和第一伪随机数生成器PRNG 92可分别被称为第一随机数生成器和第二随机数生成器，至少一个第二伪随机数生成器93可被称为至少一个第三随机数生成器。
真随机数生成器91可生成不可预测的第一随机数RN1。真随机数生成器91可具有用于生成不可预测的第一随机数RN1的任意结构。在一些实施例中，真随机数生成器91可周期性地生成第一随机数RN1，并且在一些实施例中，真随机数生成器91可响应于第一伪随机数生成器92的请求而生成第一随机数RN1。真随机数生成器91可消耗相对高的功率以便生成第一随机数RN1，并且可被需要以相对长的时间生成新的第一随机数RN1(即，更新第一随机数RN1)。因此，当随机信号RS和/或选择信号SEL被生成为通过真随机数生成器91生成的第一随机数RN1的一部分时，可能不容易保护安全关键电路(诸如，图1的14)免受高级侵入性攻击。因此，信号生成电路90还可包括使用第一随机数RN1作为种子的至少一个伪随机数生成器(例如，92)。
第一伪随机数生成器92可基于第一随机数RN1生成第二随机数RN2。在一些实施例中，第一伪随机数生成器92可根据具有与随机数的特性近似的特性的序列生成第二随机数RN2，并且可具有序列的起始点根据第一随机数RN1而变化的任意结构。例如，第一伪随机数生成器92可包括自循环(self-looped)代换-置换网络(substitution-permutationnetwork，SPN)，并且第一随机数RN1可被提供为SPN的初始输入。因此，第一伪随机数生成器92可以以可调节的周期生成第二随机数RN2(即，更新第二随机数RN2)。在一些实施例中，与以下将描述的至少一个第二伪随机数生成器93中不同，第一伪随机数生成器92可被设置为以固定的周期更新第二随机数RN2。此外，在一些实施例中，如以下将参照图11所述，第一伪随机数生成器92可以以根据从信号生成电路90的外部接收的信号而调节的周期来更新第二随机数RN2。
至少一个第二伪随机数生成器93可基于第二随机数RN2生成第三随机数RN3。例如，第二伪随机数生成器93_1可基于第二随机数RN2生成第三随机数RN31，并且第二伪随机数生成器93_k可基于第三随机数RN31生成第三随机数RN3k(例如，k是大于1的整数)。在一些实施例中，如以下将参照图10所述，通过两个或更多个第二伪随机数生成器93_1和93_k生成的第三随机数RN3k和RN31可用于不同的有源防护件，并且可具有不同的位宽。此外，在一些实施例中，第二伪随机数生成器93_1和第二伪随机数生成器93_k可接收第二随机数RN2的至少不同部分。在一些实施例中，至少一个第二伪随机数生成器93可通过使用第二随机数RN2的至少一部分作为种子来生成第三随机数RN3，并且可基于第二随机数RN2的至少一部分来调节第三随机数RN3的更新周期。
与图9中不同，至少一个第二伪随机数生成器93可被省略，并且随机信号RS和选择信号SEL可从第二随机数RN2被生成。此外，在一些实施例中，与图9中不同，信号生成电路90还可包括接收第三随机数RN3的附加伪随机数生成器，并且随机信号RS和选择信号SEL可从通过附加伪随机数生成器生成的随机数来生成。
图10是示出根据发明构思的实施例的包括有源防护件的设备的示例的框图。详细地，图10示出包括第一有源防护件AS1和第二有源防护件AS2的半导体芯片100。在一些实施例中，有源防护件可仅设置在半导体芯片100的安全关键电路位于的区域中。
参照图10，第一有源防护件AS1可包括真随机数生成器101、第一伪随机数生成器102和第二伪随机数生成器103。真随机数生成器101可将第一随机数RN1提供给第一伪随机数生成器102，并且第一伪随机数生成器102可基于第一随机数RN1生成第二随机数RN2。第一伪随机数生成器102可将第二随机数RN2提供给第二伪随机数生成器103和包括在第二有源防护件AS2中的第二伪随机数生成器104。第二伪随机数生成器103可生成第三随机数作为在第一有源防护件AS1中使用的随机信号和选择信号，而第二伪随机数生成器104可生成第三随机数作为在第二有源防护件AS2中使用的随机信号和选择信号。结果，第一有源防护件AS1和第二有源防护件AS2可共享真随机数生成器101和第一伪随机数生成器102。
图11是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图。详细地，图11的框图示出除了有源防护件以外还包括用于检测对设备110的攻击的另一结构(即，黑客攻击检测电路112)的设备110。如图11中所示，设备110可包括信号生成电路111和黑客攻击检测电路112。
信号生成电路111可包括真随机数生成器111_1、第一伪随机数生成器111_2和至少一个第二伪随机数生成器111_3，第一随机数RN1、第二随机数RN2和第三随机数RN3可被生成。如以上参照图9所述，伪随机数生成器(即，第一伪随机数生成器111_2和至少一个第二伪随机数生成器111_3)可以以可调节的周期生成第二随机数RN2和第三随机数RN3。
黑客攻击检测电路112可被称为攻击反措施，并且可以以任意方式检测对设备110的攻击，从而生成输出信号OUT。例如，黑客攻击检测电路112可包括独立于信号生成电路111的另外的有源防护件，并且还可包括用于感测在拆卸时流入设备110的光的光检测传感器(例如，光电二极管)。
当黑客攻击检测电路112检测到攻击时，包括信号生成电路111的有源防护件可增强对侵入性攻击的检测。在一些实施例中，当黑客攻击检测电路112没有检测到攻击时，信号生成电路111可提高随机数的更新速度。例如，如图11中所示，第一伪随机数生成器111_2可从黑客攻击检测电路112接收输出信号OUT，并且当输出信号OUT指示检测到攻击时，第一伪随机数生成器111_2可缩短第二随机数RN2的更新周期。此外，如图11中的虚线所示，至少一个第二伪随机数生成器111_3也可从黑客攻击检测电路112接收输出信号OUT，并且当输出信号OUT指示检测到攻击时，至少一个第二伪随机数生成器111_3可缩短第三随机数RN3的更新周期。因此，当在设备110的另外的区域中检测到攻击或以另外的方式检测到攻击时，包括信号生成电路111的有源防护件可增强对侵入性攻击的检测并且变得对侵入性攻击更敏感。
图12是示出根据发明构思的另一实施例的包括有源防护件的设备的示例的框图。如图12中所示，设备120可包括信号生成电路121、发送电路122、接收电路123和多条导线WS，并且还可包括测试电路126。将省略以上参照附图的描述之中的图12的重复描述。
信号生成电路121可基于随机数生成随机信号RS和选择信号SEL。例如，如以上参照图9所述，信号生成电路121可包括生成第一随机数RN1的真随机数生成器。如图12中所示，信号生成电路121可将随机信号RS提供给发送电路122，并且可将选择信号SEL提供给发送电路122和接收电路123。此外，信号生成电路121可将通过真随机数生成器生成的第一随机数RN1提供给测试电路126。发送电路122和接收电路123可通过多条导线WS彼此连接，并且接收电路123可生成指示在通过多条导线WS的信号中是否已经发生异常的检测信号DET。如图12中所示，检测信号DET也可被提供给测试电路126。
测试电路126可对有源防护件执行测试。例如，如图12中所示，测试电路126可响应于激活的使能信号ENA而启动测试，并且可生成指示测试有源防护件的结果的结果信号RES。在一些实施例中，使能信号ENA可被省略，并且测试电路126可在设备120被供电时启动有源屏蔽的测试。当结果信号RES指示有源防护件已经通过测试并且检测信号DET指示没有发生侵入性攻击时，有源防护件可启动检测侵入性攻击的操作。此外，在一些实施例中，使能信号ENA还可被周期性地激活。如图12中所示，测试电路126可接收用于测试有源防护件的第一随机数RN1，并且可将控制信号CTR提供给信号生成电路121。以下将参照图13描述通过使用测试电路126测试有源防护件的方法的示例。
图13是示出根据发明构思的实施例的测试有源防护件的方法的示例的流程图。在一些实施例中，图13的测试方法可由图12的测试电路126执行。如图13中所示，测试有源防护件的方法可包括多个操作S10至S19，在下文中，将参照图12描述图13。
在操作S10中，可执行用于进入测试模式的操作。例如，测试电路126可响应于激活的使能信号ENA而进入测试模式。在一些实施例中，使能信号ENA可在设备120的供电被启动时被激活，和/或使能信号ENA可在设备120被供电时被周期性地激活。此外，在一些实施例中，使能信号ENA可被省略，并且测试电路126也可在设备120的供电被启动时进入测试模式。在一些实施例中，测试电路126可生成例如指示有源防护件在测试模式期间未通过测试的未被激活的结果信号RES。
在操作S11中，可执行使信号生成电路121复位的操作。例如，测试电路126可根据控制信号CTR使信号生成电路121复位。包括在信号生成电路121中的随机数生成器(例如，真随机数生成器和伪随机数生成器)可响应于控制信号CTR而复位。因此，真随机数生成器可在与复位之前的状态不同的状态下生成第一随机数RN1。
在操作S12中，可执行收集第一随机数的操作，并且在操作S13中，可执行测量第一随机数的熵的操作。如以上参照图12所述，第一随机数RN1可通过包括在信号生成电路121中的真随机数生成器来生成，并且测试电路126可收集从信号生成电路121提供的第一随机数，从而测量第一随机数的熵。例如，测试电路126可计算第一随机数RN1的汉明权重(hamming weight)，并且可基于汉明权重的分布来测量第一随机数的熵，第一随机数的熵是包括在信号生成电路121中的真随机数生成器的熵。
在操作S14中，可执行将测量的熵与参考值进行比较的操作。如图13中所示，当第一随机数的熵大于参考值时，随后可执行操作S15，然而，当第一随机数的熵小于参考值时，在操作S11中，可再次执行使信号生成电路121复位的操作。当第一随机数的熵等于参考值时，可执行操作S15或可再次执行使信号生成电路121复位的操作。伪随机数生成器的熵可取决于种子的熵。因此，用作伪随机数生成器的种子的第一随机数的熵被验证，使得通过多条导线WS的信号的可预测性可降低。
在操作S15中，可执行更新有源防护件的状态的操作。例如，如以上参照图9所述，图12的信号生成电路121可包括真随机数生成器、第一伪随机数生成器和至少一个第二伪随机数生成器，测试电路126可在通过控制信号CTR更新第一伪随机数生成器(即，第二随机数RN2)之后更新至少一个第二伪随机数生成器(即，第三随机数RN3)。因此，从第三随机数RN3生成的随机信号RS和选择信号SEL可被更新，并且与更新的随机信号RS和选择信号SEL对应的检测信号DET可被生成。
在操作S16中，可执行确定是否已检测到攻击的操作。例如，测试电路126可基于从接收电路123提供的检测信号DET来确定是否已检测到攻击。如图13中所示，当已检测到攻击时(即，当在通过多条导线WS的信号中已经发生异常时)，在操作S17中，可确定测试失败，并且测试电路126可生成与测试失败对应的结果信号RES。另一方面，如图13中所示，当未检测到攻击时(即，当随机信号RS正常地通过多条导线WS并到达接收电路123时)，在操作S18中，可确定测试通过，并且测试电路126可生成与测试通过对应的结果信号RES。然后，在操作S19中，可执行释放测试模式的操作，并且可终止测试有源防护件的方法。
图14是示出根据发明构思的实施例的保护设备免受侵入性攻击的方法的示例的流程图。在一些实施例中，图14中示出的方法可由图1的设备10执行，并且还可被称为操作有源防护件的方法。如图14中所示，保护设备免受侵入性攻击的方法可包括多个操作S20、S40、S60和S80，在下文中，将参照图1描述图14。
在操作S20中，可执行生成随机信号和选择信号的操作。例如，信号生成电路11可生成随机数，并且可基于随机数生成随机信号和选择信号。以下将参照图15描述操作S20的示例。
在操作S40中，可执行选择至少一条导线的操作。例如，发送电路12和接收电路13可共同地接收选择信号，并且可基于选择信号从多条导线WS之中选择至少一条导线。如以上参照图3所述，发送电路12和接收电路13可包括发送单元电路和接收单元电路的多个对，并且发送单元电路和接收单元电路的对可基于选择信号从连接到它们自身的导线之中选择一条导线。多条导线WS的至少一部分可根据通过随机数生成的选择信号来选择，使得通过多条导线WS的信号的可预测性可降低，并且多条导线之中的具有相同电势的导线可被排除。因此，拆卸有源防护件的难度可增大。
在操作S60中，可执行通过至少一条导线输出随机信号的操作。例如，发送电路12可通过基于选择信号选择的至少一条导线输出随机信号。当没有发生侵入性攻击时，随机信号可正常地到达接收电路13，而当已经发生侵入性攻击并且多条导线WS中的至少一部分可能开路或短路时，随机信号可能不能正常地到达接收电路13。
在操作S80中，可执行检测侵入性攻击的操作。例如，接收电路13可接收反相的随机信号(或随机信号)，并且可基于反相的随机信号和通过从多条导线WS之中选择的至少一条导线接收的信号来生成检测信号。将参照图16描述操作S80的示例。
图15是示出根据发明构思的另一实施例的保护设备免受侵入性攻击的方法的示例的流程图。详细地，图15的流程图示出图14的操作S20的示例。如以上参照图14所述，在图15的操作S20'中，可执行生成随机信号和选择信号的操作。在一些实施例中，图15的操作S20'可由图9的信号生成电路90执行。如图15中所示，操作S20'可包括多个操作S22、S24和S26，在下文中，将参照图9描述图15。
在操作S22中，可执行周期性地生成第一随机数RN1的操作。例如，信号生成电路90的真随机数生成器91可周期性地生成第一随机数RN1。在一些实施例中，如以上参照图9所述，第一随机数RN1的更新周期可相对长。
在操作S24中，可执行基于第一随机数RN1生成第二随机数RN2的操作。例如，信号生成电路90的第一伪随机数生成器92可接收第一随机数RN1并且可使用第一随机数RN1作为种子，从而生成第二随机数RN2。在一些实施例中，如以上参照图9所述，第二随机数RN2的更新周期是可调节的。
在操作S26中，可执行基于第二随机数RN2生成随机信号和选择信号的操作。例如，信号生成电路90的至少一个第二伪随机数生成器93可接收第二随机数RN2，并且可使用第二随机数RN2的至少一部分作为种子，从而生成第三随机数RN3。随机信号和选择信号可由第三随机数RN3的不同部分构成。在一些实施例中，如以上参照图9所述，至少一个第二伪随机数生成器93可基于第二随机数RN2的至少一部分来调节第三随机数RN3的更新周期。
图16是示出根据发明构思的另一实施例的保护设备免受侵入性攻击的方法的示例的流程图。详细地，图16的流程图示出图14的操作S80的示例。如以上参照图14所述，在图16的操作S80'中，可执行检测侵入性攻击的操作。在一些实施例中，图16的操作S80'可由图3的接收电路33和图5的接收电路53执行。如图16中所示，操作S80'可包括多个操作S82、S84和S86，在下文中，将参照图3描述图16。
在操作S82中，可执行通过至少一条导线接收信号的操作。例如，接收电路33可与发送电路32共同地接收选择信号SEL，并且可通过基于选择信号SEL从多条导线WS之中选择的至少一条导线来接收信号。
在操作S84中，可执行接收反相的随机信号/RS的操作。例如，接收电路33可通过设置在多条导线WS下方的多个导电图案35从发送电路32接收反相的随机信号/RS。在一些实施例中，如以上参照图5所述，也可通过设置在多条导线WS下方的多个导电图案35从信号生成电路31接收反相的随机信号/RS。
在操作S86中，可执行生成检测信号DET的操作。例如，接收电路33可包括第一接收单元电路RX1至第n接收单元电路RXn，并且第一接收单元电路RX1至第n接收单元电路RXn中的每个可将通过被选的一条导线接收的信号与反相的随机信号/RS的一个比特进行比较，从而生成第一检测信号DET1至第n检测信号DETn中的每个。在一些实施例中，第一检测信号DET1至第n检测信号DETn可被直接提供给安全关键电路(例如，图1的14)。在一些实施例中，如以上参照图7、图8A和图8B所述，接收电路33可从第一检测信号DET1至第n检测信号DETn生成检测信号DET'，并且还可将检测信号DET'提供给安全关键电路(例如，图1的14)。
虽然已参照发明构思的实施例具体地示出和描述了发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种用于检测侵入性攻击的设备，包括：
集成电路，具有在所述集成电路上的多条导线，所述集成电路包括：
信号生成电路，被配置为：基于随机数或伪随机数生成随机信号和选择信号；
发送电路，被配置为：基于选择信号选择所述多条导线中的至少一条导线，并且经由所述多条导线中的被选的至少一条导线输出随机信号；以及
接收电路，被配置为：基于通过所述多条导线中的被选的至少一条导线接收的信号来检测对所述集成电路的侵入性攻击。
2.根据权利要求1所述的设备，其中，接收电路还被配置为：基于选择信号来选择所述多条导线中的所述至少一条导线。
3.根据权利要求1所述的设备，
其中，所述多条导线包括多条第一导线；
其中，发送电路包括第一发送单元电路，第一发送单元电路被配置为基于选择信号从所述多条第一导线之中选择一条第一导线，并且通过所述多条第一导线中的被选的第一导线输出随机信号的第一比特；并且
其中，接收电路包括第一接收单元电路，第一接收单元电路被配置为基于选择信号从所述多条第一导线之中选择一条第一导线，并且基于通过所述多条第一导线中的被选的第一导线接收的比特信号来检测侵入性攻击。
4.根据权利要求3所述的设备，
其中，所述多条导线包括多条第二导线；
其中，发送电路包括第二发送单元电路，第二发送单元电路被配置为基于选择信号从所述多条第二导线之中选择一条第二导线，并且通过所述多条第二导线中的被选的第二导线输出随机信号的第二比特；并且
其中，接收电路包括第二接收单元电路，第二接收单元电路被配置为基于选择信号从所述多条第二导线之中选择一条第二导线，并且基于通过所述多条第二导线中的被选的第二导线接收的比特信号来检测侵入性攻击。
5.根据权利要求4所述的设备，
其中，发送电路和接收电路在第一方向上彼此面对；并且
其中，第一发送单元电路、第一接收单元电路、第二发送单元电路和第二接收单元电路在与第一方向垂直的第二方向上具有相同的长度。
6.根据权利要求3所述的设备，其中，第一接收单元电路被配置为：接收与随机信号的第一比特对应的第一比特信号或通过使第一比特信号反相而生成的第一反相比特信号，并且通过将通过被选的第一导线接收的比特信号与第一比特信号或第一反相比特信号进行比较来生成第一检测信号。
7.根据权利要求6所述的设备，
其中，接收电路还包括第三接收单元电路和第四接收单元电路，第三接收单元电路和第四接收单元电路设置在第一接收单元电路的两侧使得第三接收单元电路与第一接收单元电路相邻并且第四接收单元电路与第一接收单元电路相邻，并且与第一接收单元电路具有相同的结构；并且
其中，第一接收单元电路被配置为：基于从第三接收单元电路接收的第一累积检测信号和第一检测信号来生成第二累积检测信号，并将第二累积检测信号提供给第四接收单元电路。
8.根据权利要求3所述的设备，
其中，第一发送单元电路被配置为：基于选择信号从所述多条第一导线之中选择另一条第一导线，并通过被选的另一条第一导线输出随机信号的第一比特的反相比特信号；并且
其中，第一接收单元电路被配置为：基于选择信号从所述多条第一导线之中选择另一条第一导线，并且还基于通过被选的另一条第一导线接收的比特信号来检测侵入性攻击。
9.根据权利要求1所述的设备，还包括：多个导电图案，所述多个导电图案在所述多条导线下方连接到发送电路和接收电路；并且其中，发送电路被配置为：通过所述多个导电图案输出随机信号或通过使随机信号反相而生成的反相的随机信号。
10.根据权利要求1所述的设备，其中，信号生成电路被配置为：将随机信号提供给发送电路，并且将随机信号或通过使随机信号反相而生成的反相的随机信号提供给接收电路。
11.根据权利要求1至权利要求10中的任意一项所述的设备，其中，信号生成电路包括第一随机数生成器和第二随机数生成器，第一随机数生成器被配置为周期性地生成第一随机数，第二随机数生成器被配置为基于第一随机数生成第二随机数；并且其中，随机信号和选择信号基于第二随机数被生成。
12.根据权利要求11所述的设备，其中，第一随机数生成器包括真随机数生成器；并且其中，第二随机数生成器包括伪随机数生成器，伪随机数生成器被配置为使用第一随机数作为种子。
13.根据权利要求11所述的设备，还包括：至少一个第三随机数生成器，所述至少一个第三随机数生成器被配置为通过使用第二随机数的至少一部分作为种子来生成第三随机数；并且其中，随机信号和选择信号中的每个利用第三随机数的不同比特。
14.根据权利要求13所述的设备，其中，所述至少一个第三随机数生成器被配置为基于第二随机数的至少一部分来调节第三随机数的更新周期。
15.根据权利要求1至权利要求10中的任意一项所述的设备，还包括：黑客攻击检测电路，黑客攻击检测电路被配置为：检测对所述集成电路的侵入性攻击；并且其中，信号生成电路被配置为：基于黑客攻击检测电路的输出信号来调节随机信号和/或选择信号的更新周期。
16.根据权利要求1至权利要求10中的任意一项所述的设备，其中，所述集成电路还包括测试电路，测试电路被配置为：当在测试模式下接收电路未检测到侵入性攻击时释放测试模式。
17.根据权利要求1至权利要求10中的任意一项所述的设备，
其中，所述多条导线包括设置在第一层上的第一组导线和设置在第二层上的第二组导线；
其中，第一组导线和第二组导线具有相同的节距；并且
其中，第一组导线设置在第二组导线的相邻导线的中心。
18.根据权利要求1至权利要求10中的任意一项所述的设备，其中，发送电路被配置为：使所述多条导线之中的未选导线浮置，或者将一致的电势施加到未选导线。
19.一种用于检测侵入性攻击的设备，包括：
集成电路，具有设置在在所述集成电路上的多条导线，所述集成电路包括：
信号生成电路，被配置为基于随机数或伪随机数生成随机信号和选择信号；
发送电路，具有在发送电路中的多个解复用器，所述多个解复用器各自被配置为基于选择信号从所述多条导线之中选择一条导线，并通过被选导线输出随机信号的一个比特；以及
接收电路，包括多个复用器，所述多个复用器各自被配置为从所述多条导线之中选择一条导线，并输出通过所述多条导线中的被选导线接收的信号，所述接收电路被配置为基于所述多个复用器的输出信号检测对所述集成电路的侵入性攻击。
20.一种用于使用设置在集成电路上的多条导线来检测侵入性攻击的方法，所述方法包括：
基于随机数或伪随机数生成随机信号和选择信号；
基于选择信号从所述多条导线之中选择至少一条导线；
通过被选的至少一条导线输出随机信号；以及
基于通过所述至少一条导线接收的信号来检测侵入性攻击。
CN202010964948.4A 2020-01-09 2020-09-15 用于检测对集成电路的侵入性攻击的设备和方法 Pending CN113111394A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200003185A KR20210089960A (ko) 2020-01-09 2020-01-09 침습성 공격을 검출하기 위한 장치 및 방법
KR10-2020-0003185 2020-01-09

Publications (1)

Publication Number Publication Date
CN113111394A true CN113111394A (zh) 2021-07-13

Family

ID=76708965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010964948.4A Pending CN113111394A (zh) 2020-01-09 2020-09-15 用于检测对集成电路的侵入性攻击的设备和方法

Country Status (3)

Country Link
US (1) US11651071B2 (zh)
KR (1) KR20210089960A (zh)
CN (1) CN113111394A (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861662A (en) 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
DE50013937D1 (de) 2000-08-21 2007-02-15 Infineon Technologies Ag Vorrichtung zum Schutz einer integrierten Schaltung
DE10223176B3 (de) 2002-05-24 2004-01-22 Infineon Technologies Ag Integrierte Schaltung mit sicherheitskritischen Schaltungskomponenten
KR20060119410A (ko) * 2005-05-20 2006-11-24 한국전자통신연구원 가변 정전압을 발생하는 장치 및 방법
US7352203B1 (en) 2006-12-26 2008-04-01 Atmel Corporation Method to reduce power in active shield circuits that use complementary traces
KR101299602B1 (ko) 2007-03-27 2013-08-26 삼성전자주식회사 리버스 엔지니어링을 보호하는 집적회로
US9634835B2 (en) * 2010-10-08 2017-04-25 Id Quantique Sa Apparatus and method for the detection of attacks taking control of the single photon detectors of a quantum cryptography apparatus by randomly changing their efficiency
US10678951B2 (en) * 2011-10-24 2020-06-09 Maxim Integrated Products, Inc. Tamper detection countermeasures to deter physical attack on a security ASIC
US8901954B2 (en) 2011-11-18 2014-12-02 Tubitak Active shield with electrically configurable interconnections
FR2986632B1 (fr) 2012-02-06 2016-02-12 Altis Semiconductor Snc Protection d'un circuit integre contre des attaques invasives
US9330255B2 (en) * 2012-05-03 2016-05-03 Cisco Technology, Inc. Method and system for monitoring a computer system
US9280678B2 (en) * 2013-12-02 2016-03-08 Fortinet, Inc. Secure cloud storage distribution and aggregation
US9813232B2 (en) * 2015-03-17 2017-11-07 Cypress Semiconductor Corporation Device and method for resisting non-invasive attacks
KR101809076B1 (ko) 2016-07-05 2017-12-15 고려대학교 산학협력단 역설계 방지 집적회로칩
US10069805B1 (en) * 2016-09-14 2018-09-04 Cipherloc Corporation Polymorphic one time pad matrix
US10530567B2 (en) * 2016-10-05 2020-01-07 Megachips Corporation Encryption device and memory device
US9946899B1 (en) * 2016-10-14 2018-04-17 Google Llc Active ASIC intrusion shield
EP3542261B1 (en) * 2016-11-15 2020-04-08 Telefonaktiebolaget LM Ericsson (PUBL) Method for performing a trustworthiness test on a random number generator
US10573605B2 (en) * 2016-12-13 2020-02-25 University Of Florida Research Foundation, Incorporated Layout-driven method to assess vulnerability of ICs to microprobing attacks
US11419046B2 (en) * 2018-04-13 2022-08-16 Telefonaktiebolaget Lm Ericsson (Publ) Methods and systems for performing multi-domain network slice selection and approval
KR102245773B1 (ko) * 2019-06-11 2021-04-27 연세대학교 산학협력단 침투 공격에 대해 검출 및 보호가 가능한 온칩 보안 회로
US11436383B2 (en) * 2019-10-29 2022-09-06 Nxp B.V. Active shielding device and method of active shielding

Also Published As

Publication number Publication date
US20210216626A1 (en) 2021-07-15
KR20210089960A (ko) 2021-07-19
US11651071B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
US20200349295A1 (en) Tamper detection countermeasures to deter physical attack on a security asic
US7345497B2 (en) Protection circuit for semiconductor device and semiconductor device including the same
TW507307B (en) Device to protect an integrated circuit formed in a substrate
US20090024890A1 (en) Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US10289840B2 (en) Integrated circuit with tamper protection and method therefor
US7812428B2 (en) Secure connector grid array package
US9946899B1 (en) Active ASIC intrusion shield
US9003559B2 (en) Continuity check monitoring for microchip exploitation detection
US9455233B1 (en) System for preventing tampering with integrated circuit
US9323957B2 (en) Anti-tamper system based on dual random bits generators for integrated circuits
US11480614B2 (en) Side-channel signature based PCB authentication using JTAG architecture and a challenge-response mechanism
WO2011155114A1 (ja) 保護回路と半導体装置及び電子機器
CN109214174B (zh) 用于无线微控制器中的电磁脉冲检测的集成接收器电路
US20100001757A1 (en) Integrated circuit and method of protecting a circuit part to be protected of an integrated circuit
CN113111394A (zh) 用于检测对集成电路的侵入性攻击的设备和方法
US8332659B2 (en) Signal quality monitoring to defeat microchip exploitation
JP2001244414A (ja) 半導体集積回路
Iyengar et al. Hardware trojans and piracy of PCBs
Nagata et al. On-chip physical attack protection circuits for hardware security
JP2008293144A (ja) 半導体集積回路及びｉｃカード
CN210403694U (zh) 一种芯片的防攻击保护结构
Yi et al. Practical silicon-backside-protection method for abnormally detection
KR20210052145A (ko) 실리콘 후면 보호 장치 및 그 동작 방법
Desai et al. Anti-counterfeit integrated circuits using fuse and tamper-resistant time-stamp circuitry
KR20030055745A (ko) 전자칩의 외부공격 탐지장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination