CN113111300A - 具有优化资源消耗的定点fft实现架构 - Google Patents

具有优化资源消耗的定点fft实现架构 Download PDF

Info

Publication number
CN113111300A
CN113111300A CN202010031509.8A CN202010031509A CN113111300A CN 113111300 A CN113111300 A CN 113111300A CN 202010031509 A CN202010031509 A CN 202010031509A CN 113111300 A CN113111300 A CN 113111300A
Authority
CN
China
Prior art keywords
butterfly operation
stage
data
module
butterfly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010031509.8A
Other languages
English (en)
Other versions
CN113111300B (zh
Inventor
崔文倩
曹姗
张舜卿
徐树公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN202010031509.8A priority Critical patent/CN113111300B/zh
Publication of CN113111300A publication Critical patent/CN113111300A/zh
Application granted granted Critical
Publication of CN113111300B publication Critical patent/CN113111300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

一种具有优化资源消耗的定点FFT实现架构，包括：log2 N级蝶形运算模块及其存储模块，每级的蝶形运算由各自的蝶形运算模块及其对应的存储模块配合实现，每级的蝶形运算模块计算该级的全部
Figure DDA0002364472780000011
次蝶形运算，在此基础上通过流水线插入使得处理连续的输入序列时，整个处理器的计算周期大大减少。本发明基于对运算单元的数量优化以及蝶形运算架构，通过基‑2FFT的算法在利用旋转因子的对称性以及在不损失计算结果精度的情况下尽可能减小每一级蝶形运算的字长，利用这两种方法来减少定点FFT运算的资源消耗。

Description

具有优化资源消耗的定点FFT实现架构
技术领域
本发明涉及的是一种计算机领域的技术，具体是一种具有优化资源消耗的定点快速傅里叶变换(FFT)实现架构。
背景技术
现有的FFT结构包括基于存储的、流水的、阵列的和缓存结构的，在高实时性低资源消耗系统中，流水结构的定点FFT经常被采用，利用旋转因子的对称性可以进一步减小FFT的资源占用。现有技术采用基-4蝶形算法实现FFT能够减少级数，达到减少计算量的效果。但该算法只能支持点数为4的整数次幂的序列，如果点数不是4的整数次幂的序列，则需要将序列扩展再计算，运算量反而增加；现有技术也有采用浮点的FFT计算，并具有结果误差小的优点。但在实际应用过程中，由于浮点数运算带尺度问题，使得运算以及控制变复杂；现有技术还有通过并行架构对FFT进行计算以提高运算速度，但是采用的并行运算，还需要对数据进行重排以及需要根据并行度对FFT进行分解，在此基础上又会增加额外的逻辑电路开销。
发明内容
本发明针对现有技术的上述缺陷和不足，提出一种具有优化资源消耗的定点FFT实现架构，基于对运算单元的数量优化以及蝶形运算架构，通过基-2FFT的算法在利用旋转因子的对称性以及在不损失计算结果精度的情况下尽可能减小每一级蝶形运算的字长，利用这两种方法来减少定点FFT运算的资源消耗。
本发明是通过以下技术方案实现的：
本发明涉及一种具有优化资源消耗的定点FFT实现架构，包括：log2 N级蝶形运算模块及其存储模块，其中：每级的蝶形运算由各自的蝶形运算模块及其对应的存储模块配合实现，每级的蝶形运算模块重复进行
Figure BDA0002364472760000011
次蝶形运算得到该级的全部蝶形运算结果，在此基础上通过流水线插入使得处理连续的输入序列时，整个处理器的计算周期大大减少。
所述的流水线插入是指：第一级存储模块接收N点输入数据，第一级蝶形运算相应进行其中
Figure BDA0002364472760000012
点的蝶形运算并将计算得到的上下节点结果根据地址规律存入第二级存储模块，当第二级存储模块接收到
Figure BDA0002364472760000013
点输入数据，第二级蝶形运算模块相应输出剩余部分中的
Figure BDA0002364472760000014
点的运算结果，直至最后级存储模块接收到上一级的前2点输入数据并由最后级蝶形运算模块输出最后剩余的2点的运算结果并组合得到全部N点的DFT。
所述的定点FFT实现架构中进一步设有输入截短模块和输出扩充模块，其中：输入截短模块按原字长接收输入数据并存储后将输入数据的实虚部截断；输出扩充模块将收到的数据的最低位扩展。
技术效果
本发明整体解决了现有FFT运算资源消耗较高且实时性较低的问题。
与现有技术相比，本发明利用旋转因子的对称性，减少旋转因子的存储；在不损失FFT计算正确性的前提下，综合考虑了信噪比之后，得到每一级蝶形运算的最小字长。本发明通过观察1024点计算过程，复用前级空闲资源。
附图说明
图1为流水线运算示意图；
图2为旋转因子的对称图；
图3为生成新的读Rom地址模块流程图；
图4为防溢出移位截断示意图；
图5为每一级最少字长示意图；
图6为存数据时序图；
图7为蝶形运算模块时序图；
图8为取数据的上下节点地址示意图；
图9为经对称性之后生成新的读ROM地址示意图。
具体实施方式
本实施例涉及的蝶形运算为按频率抽取(Decimation in Frequency，DIF)的基本蝶形单元实现，由于离散傅里叶变换(DFT)为：
Figure BDA0002364472760000021
其中：x(n)为长为N的序列，X(k)为x(n)的频域表示，由于直接计算DFT的计算量非常大，故分别对两个N/2点短序列进行DFT运算：将序列x(n)按时间n的奇偶分组分解为两个点数为N/2的短序列：
Figure BDA0002364472760000022
从而将x(n)的DFT分解简化为：
Figure BDA0002364472760000023
进一步得到
Figure BDA0002364472760000024
Figure BDA0002364472760000025
其中：X1(k)和X2(k)分别为x1(m)和x2(m)的DFT。当计算出X1(k)和X2(k)，便可以组合得到全部N点的DFT。
本实施例涉及的一种具有优化资源消耗的定点FFT实现架构，包括：十级蝶形运算模块及其存储模块，其中：每级的蝶形运算由各自的蝶形运算模块及其对应的存储模块配合实现，每级蝶形运算模块重复进行N/2次蝶形运算得到该级的全部蝶形运算结果，在此基础上通过流水线插入使得处理连续的输入序列时，整个处理器的计算周期大大减少，速度提高了log2 N倍。
如图1所示，所述的流水线插入是指：第一级存储模块接收1024点输入数据，第一级蝶形运算相应进行其中512次的蝶形运算并将计算得到的上下节点结果根据地址规律存入第二级存储模块，当第二级存储模块接收到512点输入数据，第二级蝶形运算模块相应开始进行第一次蝶形运算。当第二级完成256点的运算，那么就可以开始第三级的第一次蝶形运算，以此类推……，直至第十级存储模块接收到上一级的前2点输入数据并由第十级蝶形运算模块计算出全部1024点运算结果后再倒序输出即可以得到全部1024点FFT计算结果。
由于基本蝶形运算模块是多拍完成的，优选利用控制逻辑提前将下一次蝶形运算的数据取出，那么此时又能对下一组的数据进行运算。
数据通过每一级的蝶形运算最终产生输出，同种所示的模式选择既是扩展点数的模式选择，该种架构更有利于FFT处理器的点数扩张和移植，针对不同点数的FFT所需要的蝶形运算模块的级数是不同的，例如32点需要5级，64点需要6级，那么可以在设计中预留一部分的蝶形运算模块，当需要点数扩充的时候，则可以通过模式的选择来增加蝶形运算模块的级数，同理当需要减小点数时则可以通过这种方法来缩小蝶形运算模块的级数，由于这种方式需要数量较多的蝶形运算模块，所以该方法更适用于大点数序列以及实时性要求较高的FFT变换。
如图2所示，所述的蝶形运算模块采用DIF蝶形计算方式，从存储模块中根据地址规律生成相应的上下节点以及旋转因子的地址值读取数据，通过三个加法器、三个减法器和四个乘法器分别计算上下节点实虚部，并将蝶形运算结果存储至存储模块的相同地址。
所述的旋转因子，优选利用其实虚部对称性，将部分信息预存于存储模块中，并在蝶形运算过程中利用象限转换恢复得到，具体如图3所示，包括：
步骤一：将N/8的旋转因子值根据定点方式转换为二进制数，将转换完成的定点数预存在存储模块的只读单元中。
步骤二：根据对称性对每一级的原地址值进行判断并产生不同的标志位，然后根据标志位对原地址值转换至[0,N/8]并得到更新地址，进一步用于从存储模块的只读单元中读取。
如图2所示，所述的实虚部对称性是指：将旋转因子按照对称性将象限划分为A～H八个区域，其中α为1/8划分范围内的参考角度值，β是其他划分范围内的任意角度值；运用欧拉公式将旋转因子
Figure BDA0002364472760000031
的实虚部区分开(
Figure BDA0002364472760000033
为旋转角度)，利用从实虚部的正余弦对称关系，将N/8的数据存在存储模块的只读单元中，在硬件实现时可以利用标志位区分对应象限，转换得出其他旋转因子的值，这大大减少存储的资源消耗，特别是在大点数的计算中可以体现，其具体信号如图9所示。
由于流水线架构的FFT设计每一级运算都需要将数据存储下来，那么级与级之间的数据存储需要占用大量资源，那么在不损失计算结果精度的情况下能够减少运算字长，就能够有效的减少存储资源的使用，如图5所示，所述的定点FFT实现架构进一步通过设置输入截短模块和输出扩充模块，实现减少运算字长的方式进行简化运算，具体为：
步骤一：输入截短模块按原字长接收输入数据并存储后将输入数据的实虚部截断，即：实部和虚部分别舍弃低位的7bit的数据后输入第一级蝶形运算模块，第二级蝶形运算模块和第三级蝶形运算模块依次将来自前级存储模块的实部和虚部的8bit数据进行防溢出移位后再进行蝶形运算。
所述的防溢出移位是指：由于固定比特数的定点二进制数表示范围有限，为了防止每一级运算之后运算数据超过该定标下的最大数据表示范围，优选运用移位截断操作，即保持前一级的数据的符号位的同时，将其他位向右移一位，以次高位的数值为符号位的扩展并舍弃最低位，使数据字长不变但数值表示范围扩大以便防止计算时的数据溢出，如图4所示，具体为：
①将来自前一级的蝶形运算的上下节点数保存于存储模块的随机单元中。
②将该上下节点数的符号位保留在最高位并将符号位扩展一位。
③将该上下节点数的整体右移一位舍弃原本数据的最低位的同时保留原有数据的[N-1:1]的值，并以该更新后的数据进行蝶形运算。
步骤二：第三级蝶形运算模块在蝶形运算结果的实部和虚部分别进行最低位扩展1位后输出至本级存储模块，自第四级开始顺次进行蝶形运算至第八级。
步骤三：第九级和第十级蝶形运算模块分别将各自的蝶形运算的结果的实部和虚部分别进行最低位扩展1位后输出，输出扩充模块将收到的数据的最低位扩展5位，将实部和虚部分别数据扩展至16bit。
所述的最低位扩展是指：将蝶形运算最低位的右侧补上若干bit的数据“0”。
本实施例在实际计算1024点FFT，具体包括以下步骤：
步骤a)输入实虚部数据先预处理在[-1，1)之间，将数据进行Q14定标。
步骤b)输入实虚部数据存储至双端口的存储模块的随机单元中，使用双端口的原因是能够让上下节点的数据同时输入输出，加快写入读取的速度。
步骤c)待数据写完后，随机单元的storeData_done信号置高，如图6所示。此时表明可以根据地址生成规律读取随机单元和只读单元中相应的数据，因为使用的是存储模块的随机单元，所以读出会有一拍的寄存，当读出数据时data_valid_o信号会置高，此时启动三拍蝶形运算。
如图7所示，所述的三拍蝶形运算，在第二拍完成之后就可以更新成新的数据，然后做下一级蝶形运算，完成每一级蝶形运算都要将数据存进下一级存储模块的随机单元中。根据蝶形运算流图可知，存储结果的地址值应与取出它们的地址值相同。
如图8所示，步骤c)中，data_valid_o信号置高将同步使存储模块的计数器不断加一使得存储模块产生新的上下节点以及旋转因子的地址从而生成新数据供下一次蝶形运算进行计算。
步骤d)由于第二级第一级蝶形运算的索引号为0和256，故第一级第256个蝶形运算完成且存储完毕后启动相同流程的第二级蝶形运算，第二级第128个蝶形运算完成且存储完毕后启动第三级蝶形运算，第三级第64个蝶形运算完成且存储完毕后启动第四级蝶形运算，以此类推，直至第九级第1个蝶形运算完成且存储完毕后启动第十级蝶形运算。
优选地，将第七级蝶形运算结果存储到第一级存储模块的随机单元中以减少存储消耗。
本实施例通过vivado综合之后，与xilinx公司的IP核在相同FPGA型号相比，LUT与寄存器资源都更少。设计复杂度低，逻辑控制简单。体现在以下几个方面：1)基-2蝶形运算模块数据读写控制简单；2)流水线架构既能保证运算的实时性还能够减少数据调用的复杂性。本设计的最大时钟频率能够达到200MHz左右。如下表所示
Figure BDA0002364472760000051
设计复杂度低，逻辑控制简单。体现在以下几个方面：1)基-2蝶形运算模块数据读写控制简单；2)流水线架构既能保证运算的实时性还能够减少数据调用的复杂性。
上述具体实施可由本领域技术人员在不背离本发明原理和宗旨的前提下以不同的方式对其进行局部调整，本发明的保护范围以权利要求书为准且不由上述具体实施所限，在其范围内的各个实现方案均受本发明之约束。

Claims (10)

1.一种具有优化资源消耗的定点FFT实现架构，其特征在于，包括：log2N级蝶形运算模块及其存储模块，其中：每级的蝶形运算由各自的蝶形运算模块及其对应的存储模块配合实现，每级的蝶形运算模块计算该级的全部
Figure FDA0002364472750000011
次蝶形运算，在此基础上通过流水线插入使得处理连续的输入序列时，整个处理器的计算周期大大减少；
所述的流水线插入是指：第一级存储模块接收N点输入数据，第一级蝶形运算相应进行其中
Figure FDA0002364472750000012
点的蝶形运算并将计算得到的上下节点结果根据地址规律存入第二级存储模块，当第二级存储模块接收到
Figure FDA0002364472750000013
点输入数据，第二级蝶形运算模块相应输出剩余部分中的
Figure FDA0002364472750000014
点的运算结果，直至最后级存储模块接收到上一级的前2点输入数据并由最后级蝶形运算模块输出最后剩余的2点的运算结果并组合得到全部N点的DFT。
2.根据权利要求1所述的定点FFT实现架构，其特征是，所述的定点FFT实现架构中进一步设有输入截短模块和输出扩充模块，其中：输入截短模块按原字长接收输入数据并存储后将输入数据的实虚部截断；输出扩充模块将收到的数据的最低位扩展。
3.根据权利要求1所述的定点FFT实现架构，其特征是，所述的蝶形运算模块采用DIF蝶形计算方式，从存储模块中根据地址规律生成相应的上下节点以及旋转因子的地址值读取数据，通过三个加法器、三个减法器和四个乘法器分别计算上下节点实虚部，并将蝶形运算结果存储至存储模块的相同地址；
所述的旋转因子，利用其实虚部对称性，将部分信息预存于存储模块中，并在蝶形运算过程中利用象限转换恢复得到。
4.根据权利要求3所述的定点FFT实现架构，其特征是，所述的旋转因子，通过以下方式得到：
步骤一：将N/8的旋转因子值根据定点方式转换为二进制数，将转换完成的定点数预存在存储模块的只读单元中；
步骤二：根据对称性对每一级的原地址值进行判断并产生不同的标志位，然后根据标志位对原地址值转换至[0,N/8]并得到更新地址，进一步用于从存储模块的只读单元中读取。
5.根据权利要求1所述的定点FFT实现架构，其特征是，进一步设有输入截短模块和输出扩充模块，在1024点快速傅里叶变换时通过减少运算字长的方式实现简化，其中：输入截短模块按原字长接收输入数据并存储后将输入数据的实虚部截断，即：实部和虚部分别舍弃低位的7bit的数据后输入第一级蝶形运算模块，第二级蝶形运算模块和第三级蝶形运算模块依次将来自前级存储模块的实部和虚部的8bit数据进行防溢出移位后再进行蝶形运算；第三级蝶形运算模块在蝶形运算结果的实部和虚部分别进行最低位扩展1位后输出至本级存储模块，自第四级开始顺次进行蝶形运算至第八级；第九级和第十级蝶形运算模块分别将各自的蝶形运算的结果的实部和虚部分别进行最低位扩展1位后输出，输出扩充模块将收到的数据的最低位扩展5位，将实部和虚部的数据分别扩展至16bit。
6.根据权利要求5所述的定点FFT实现架构，其特征是，所述的防溢出移位是指：运用移位截断操作，即保持前一级的数据的符号位的同时，将其他位向右移一位，以次高位的数值为符号位的扩展并舍弃最低位，使数据字长不变但数值表示范围扩大以便防止计算时的数据溢出。
7.根据权利要求5所述的定点FFT实现架构，其特征是，所述的最低位扩展是指：将蝶形运算最低位的右侧补上若干bit的数据0。
8.一种基于上述任一权利要求所述架构的1024点快速傅里叶变换方法，其特征在于，包括以下步骤：
步骤a)输入实虚部数据先预处理在[-1，1)之间，将数据进行Q14定标；
步骤b)输入时序部数据存储至双端口的存储模块的随机单元中；
步骤c)待数据写完后，随机单元的storeData_done信号置高，当读出数据时data_valid_o信号会置高，此时启动三拍蝶形运算；
所述的三拍蝶形运算，在第二拍完成之后就可以更新成新的数据，然后做下一级蝶形运算，完成每一级蝶形运算都要将数据存进下一级存储模块的随机单元中，存储地址与前级的读取地址相同；
步骤d)由于第二级第一级蝶形运算的索引号为0和256，故第一级第256个蝶形运算完成且存储完毕后启动相同流程的第二级蝶形运算，第二级第128个蝶形运算完成且存储完毕后启动第三级蝶形运算，第三级第64个蝶形运算完成且存储完毕后启动第四级蝶形运算，以此类推，直至第九级第1个蝶形运算完成且存储完毕后启动第十级蝶形运算。
9.根据权利要求8所述的方法，其特征是，所述的步骤c)中，data_valid_o信号置高将同步使存储模块的计数器不断加一使得存储模块产生新的上下节点以及旋转因子的地址从而生成新数据供下一次蝶形运算进行计算。
10.根据权利要求8所述的方法，其特征是，将第七级蝶形运算结果存储到第一级存储模块的随机单元中以减少存储消耗。
CN202010031509.8A 2020-01-13 2020-01-13 具有优化资源消耗的定点fft实现系统 Active CN113111300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010031509.8A CN113111300B (zh) 2020-01-13 2020-01-13 具有优化资源消耗的定点fft实现系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010031509.8A CN113111300B (zh) 2020-01-13 2020-01-13 具有优化资源消耗的定点fft实现系统

Publications (2)

Publication Number Publication Date
CN113111300A true CN113111300A (zh) 2021-07-13
CN113111300B CN113111300B (zh) 2022-06-03

Family

ID=76709081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010031509.8A Active CN113111300B (zh) 2020-01-13 2020-01-13 具有优化资源消耗的定点fft实现系统

Country Status (1)

Country Link
CN (1) CN113111300B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113779499A (zh) * 2021-08-06 2021-12-10 中山大学 一种基于高层次综合工具的快速傅里叶算法优化方法及系统
CN115391727A (zh) * 2022-08-18 2022-11-25 上海燧原科技有限公司 一种神经网络模型的计算方法、装置、设备及存储介质

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091875A (en) * 1990-03-23 1992-02-25 Texas Instruments Incorporated Fast fourier transform (FFT) addressing apparatus and method
US6081821A (en) * 1993-08-05 2000-06-27 The Mitre Corporation Pipelined, high-precision fast fourier transform processor
US20060010188A1 (en) * 2004-07-08 2006-01-12 Doron Solomon Method of and apparatus for implementing fast orthogonal transforms of variable size
WO2006014528A1 (en) * 2004-07-08 2006-02-09 Asocs Ltd. A method of and apparatus for implementing fast orthogonal transforms of variable size
CN101290613A (zh) * 2007-04-16 2008-10-22 卓胜微电子（上海）有限公司 Fft处理器的数据存储系统和方法
CN101553808A (zh) * 2006-04-04 2009-10-07 高通股份有限公司 流水线fft架构和方法
US20090313314A1 (en) * 2008-06-17 2009-12-17 Mundarath Jayakrishnan C Techniques for performing discrete fourier transforms on radix-2 platforms
CN101894096A (zh) * 2010-06-24 2010-11-24 复旦大学 一种适用于cmmb和dvb-h/t的fft运算电路结构
CN101937423A (zh) * 2009-07-01 2011-01-05 中兴通讯股份有限公司 一种流水式fft/ifft的处理系统
US8001171B1 (en) * 2006-05-31 2011-08-16 Xilinx, Inc. Pipeline FFT architecture for a programmable device
CN102298570A (zh) * 2011-09-13 2011-12-28 浙江大学 一种点数可变的混合基 fft/ifft实现装置及其方法
CN103226543A (zh) * 2013-04-26 2013-07-31 中国科学院微电子研究所 一种流水线结构的fft处理器
CN103970718A (zh) * 2014-05-26 2014-08-06 苏州威士达信息科技有限公司 一种快速傅里叶变换实现装置及方法
CN104679720A (zh) * 2015-03-17 2015-06-03 成都金本华科技股份有限公司 一种实现fft的运算方法
CN104679721A (zh) * 2015-03-17 2015-06-03 成都金本华科技股份有限公司 一种fft处理器的运算方法
CN105893326A (zh) * 2016-03-29 2016-08-24 西安科技大学 基于fpga实现65536点fft的装置和方法
CN106484658A (zh) * 2016-09-26 2017-03-08 西安电子科技大学 基于fpga实现65536点脉冲压缩的装置及方法
CN108021781A (zh) * 2018-01-31 2018-05-11 中国电子科技集团公司第五十四研究所 一种可参数化的fft ip核设计和优化方法
US20180165250A1 (en) * 2015-06-29 2018-06-14 Sanechips Technology Co., Ltd. Data Processing Method and Processor based on 3072-Point Fast Fourier Transformation, and Storage Medium
US20190073337A1 (en) * 2017-09-05 2019-03-07 Mediatek Singapore Pte. Ltd. Apparatuses capable of providing composite instructions in the instruction set architecture of a processor
CN110069746A (zh) * 2019-04-23 2019-07-30 苏州博联科技有限公司 一种应用于td-lte中点数可变的ifft处理装置

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091875A (en) * 1990-03-23 1992-02-25 Texas Instruments Incorporated Fast fourier transform (FFT) addressing apparatus and method
US6081821A (en) * 1993-08-05 2000-06-27 The Mitre Corporation Pipelined, high-precision fast fourier transform processor
US20060010188A1 (en) * 2004-07-08 2006-01-12 Doron Solomon Method of and apparatus for implementing fast orthogonal transforms of variable size
WO2006014528A1 (en) * 2004-07-08 2006-02-09 Asocs Ltd. A method of and apparatus for implementing fast orthogonal transforms of variable size
CN101553808A (zh) * 2006-04-04 2009-10-07 高通股份有限公司 流水线fft架构和方法
US8001171B1 (en) * 2006-05-31 2011-08-16 Xilinx, Inc. Pipeline FFT architecture for a programmable device
CN101290613A (zh) * 2007-04-16 2008-10-22 卓胜微电子（上海）有限公司 Fft处理器的数据存储系统和方法
US20090313314A1 (en) * 2008-06-17 2009-12-17 Mundarath Jayakrishnan C Techniques for performing discrete fourier transforms on radix-2 platforms
CN101937423A (zh) * 2009-07-01 2011-01-05 中兴通讯股份有限公司 一种流水式fft/ifft的处理系统
CN101894096A (zh) * 2010-06-24 2010-11-24 复旦大学 一种适用于cmmb和dvb-h/t的fft运算电路结构
CN102298570A (zh) * 2011-09-13 2011-12-28 浙江大学 一种点数可变的混合基 fft/ifft实现装置及其方法
CN103226543A (zh) * 2013-04-26 2013-07-31 中国科学院微电子研究所 一种流水线结构的fft处理器
CN103970718A (zh) * 2014-05-26 2014-08-06 苏州威士达信息科技有限公司 一种快速傅里叶变换实现装置及方法
CN104679720A (zh) * 2015-03-17 2015-06-03 成都金本华科技股份有限公司 一种实现fft的运算方法
CN104679721A (zh) * 2015-03-17 2015-06-03 成都金本华科技股份有限公司 一种fft处理器的运算方法
US20180165250A1 (en) * 2015-06-29 2018-06-14 Sanechips Technology Co., Ltd. Data Processing Method and Processor based on 3072-Point Fast Fourier Transformation, and Storage Medium
CN105893326A (zh) * 2016-03-29 2016-08-24 西安科技大学 基于fpga实现65536点fft的装置和方法
CN106484658A (zh) * 2016-09-26 2017-03-08 西安电子科技大学 基于fpga实现65536点脉冲压缩的装置及方法
US20190073337A1 (en) * 2017-09-05 2019-03-07 Mediatek Singapore Pte. Ltd. Apparatuses capable of providing composite instructions in the instruction set architecture of a processor
CN108021781A (zh) * 2018-01-31 2018-05-11 中国电子科技集团公司第五十四研究所 一种可参数化的fft ip核设计和优化方法
CN110069746A (zh) * 2019-04-23 2019-07-30 苏州博联科技有限公司 一种应用于td-lte中点数可变的ifft处理装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SHENG ZHOU 等: "Design and Implementation of a 1024-point High-speed FFT Processor Based on the FPGA", 《2013 6TH INTERNATIONAL CONGRESS ON IMAGE AND SIGNAL PROCESSING (CISP 2013)》 *
谢辉辉: "基于FFT的雷达信号处理动目标检测的设计与实现", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 *
赵国亮: "基于FPGA的1024点流水线结构FFT算法的研究与实现", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113779499A (zh) * 2021-08-06 2021-12-10 中山大学 一种基于高层次综合工具的快速傅里叶算法优化方法及系统
CN115391727A (zh) * 2022-08-18 2022-11-25 上海燧原科技有限公司 一种神经网络模型的计算方法、装置、设备及存储介质
CN115391727B (zh) * 2022-08-18 2023-08-18 上海燧原科技有限公司 一种神经网络模型的计算方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN113111300B (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
CN101847986B (zh) 一种实现fft/ifft变换的电路及方法
US6366936B1 (en) Pipelined fast fourier transform (FFT) processor having convergent block floating point (CBFP) algorithm
CN109977347B (zh) 一种支持多模式配置的可重构fft处理器
CN113111300B (zh) 具有优化资源消耗的定点fft实现系统
CN103870438A (zh) 一种利用数论变换计算循环卷积的电路结构
US9262378B2 (en) Methods and devices for multi-granularity parallel FFT butterfly computation
CN113377332B (zh) 一种基于线性分段的softmax硬件实现方法
CN114996638A (zh) 一种顺序架构的可配置快速傅里叶变换电路
Lenart et al. A 2048 complex point FFT processor using a novel data scaling approach
JP2005196787A (ja) 処理速度の向上した高速フーリエ変換装置およびその処理方法
US9268744B2 (en) Parallel bit reversal devices and methods
US6728742B1 (en) Data storage patterns for fast fourier transforms
CN102541813B (zh) 一种多粒度并行fft蝶形计算的方法及相应的装置
CN116578819A (zh) 一种稀疏分数傅里叶变换fpga实现方法及系统
Cui-xiang et al. Some new parallel fast Fourier transform algorithms
CN112835073B (zh) 一种用于卫星信号捕获的fft处理器
Malashri et al. Low power and memory efficient FFT architecture using modified CORDIC algorithm
Jones A Comparison of Two Recent Approaches, Exploiting Pipelined FFT and Memory-Based FHT Architectures, for Resource-Efficient Parallel Computation of Real-Data DFT
CN112149046A (zh) 一种基于并行时分复用技术的fft处理器及处理方法
Dawwd et al. Reduced Area and Low Power Implementation of FFT/IFFT Processor.
Li et al. The implementation of high-speed FFT processor based on FPGA
Jones Design for Resource-Efficient Parallel Solution to Real-Data Sparse FFT
CN104572578B (zh) 用于显著改进微控制器中fft性能的新颖方法
Vishwanath Efficient Hardware Architecture for Ultra-High Sampling Rate FFT Analysis of Acoustic Emission Signals
CN117670644A (zh) 一种基于sram存内计算的二维fft硬件加速器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant