CN113111017A - 一种信息处理方法和电子设备 - Google Patents

一种信息处理方法和电子设备 Download PDF

Info

Publication number
CN113111017A
CN113111017A CN202110315899.6A CN202110315899A CN113111017A CN 113111017 A CN113111017 A CN 113111017A CN 202110315899 A CN202110315899 A CN 202110315899A CN 113111017 A CN113111017 A CN 113111017A
Authority
CN
China
Prior art keywords
programmable logic
logic chip
chip
access request
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110315899.6A
Other languages
English (en)
Inventor
何士贵
吴会军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN202110315899.6A priority Critical patent/CN113111017A/zh
Publication of CN113111017A publication Critical patent/CN113111017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本申请实施例公开了一种信息处理方法，该方法包括：如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域；通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理。本申请的实施例同时还公开了一种电子设备。

Description

一种信息处理方法和电子设备
技术领域
本申请涉及但不限于计算机技术领域，尤其涉及一种信息处理方法和电子设备。
背景技术
目前，电子设备中的多个子系统共用一个串行外设接口(Serial PeripheralInterface，SPI)芯片，虽然约定了各个子系统的访问空间；但是目前在实际访问的过程中，存在不按照约定的访问空间进行访问的现象，必然引起安全问题和崩溃故障。
发明内容
本申请实施例期望提供一种信息处理方法和电子设备。
本申请的技术方案是这样实现的：
一种信息处理方法，所述方法包括：
如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过所述可编程逻辑芯片缓存所述访问请求至所述可编程逻辑芯片的内部存储区域；
通过所述可编程逻辑芯片确定所述访问请求对应的访问权限，并基于所述访问权限对所述访问请求进行处理。
一种电子设备，所述电子设备包括：可编程逻辑芯片和串行外设接口芯片；其中，
所述可编程逻辑芯片与所述串行外设接口芯片连接；
所述可编程逻辑芯片，用于如果接收到对所述串行外设接口芯片的访问请求，缓存所述访问请求至所述可编程逻辑芯片的内部存储区域；
所述可编程逻辑芯片，用于确定所述访问请求对应的访问权限，并基于所述访问权限对所述访问请求进行处理。
一种电子设备，所述电子设备包括：可编程逻辑芯片和存储器；
所述可编程逻辑芯片用于执行存储器中存储的信息处理程序，以实现上述的信息处理方法的步骤。
一种计算机存储介质，所述计算机存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如上述的信息处理方法的步骤。
本申请实施例所提供的信息处理方法和电子设备，其中，信息处理方法包括：如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域；通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理；也就是说，本申请提供的信息处理方法，通过可编程逻辑芯片对接收到的访问请求先缓存，进一步判定访问请求的访问权限，最终基于判定结果对访问请求执行相应的处理，从而规范化了对串行外设接口芯片的访问，一定程度上避免了潜在的安全问题和崩溃故障。
附图说明
图1为本申请的实施例提供的一种信息处理方法的流程示意图；
图2为本申请的实施例提供的另一种信息处理方法的流程示意图；
图3为本申请的实施例提供的电子设备对访问请求处理的场景示意图；
图4为本申请的实施例提供的又一种信息处理方法的流程示意图；
图5为本申请的另一实施例提供的一种信息处理方法的流程示意图；
图6为本申请的实施例提供的电子设备定位故障的场景示意图；
图7为本申请的实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
本申请的实施例提供一种信息处理方法，应用于电子设备，参照图1所示，该方法包括以下步骤：
步骤101、如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域。
本申请实施例中，可编程逻辑芯片包括但不限于现场可编程逻辑门阵列(FieldProgrammable Gate Array，FPGA)芯片、专用集成电路(Application SpecificIntegrated Circuit，ASIC)芯片、高级精简指令集处理器(Advanced RISC Machines，ARM)芯片。
电子设备包括可以包括诸如手机、平板电脑、笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、相机等移动终端设备，诸如台式计算机等固定终端设备，以及服务器。电子设备包括可编程逻辑芯片、与可编程逻辑芯片连接的串行外设接口(Serial Peripheral Interface，SPI)芯片，以及与串行外设接口芯片连接的至少两个子系统，子系统还与可编程逻辑芯片连接。可以理解的，电子设备的各子系统之间可以相互辅助/交互，子系统也可以辅助操作系统，子系统和可编程逻辑芯片之间也可以相互辅助/交互，以实现本申请提供的信息处理方法。
本申请实施例中，子系统向可编程逻辑芯片发送对串行外设接口芯片的访问请求，电子设备通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域，以便通过可编程逻辑芯片对访问请求进行判定，如判定访问请求是否为合法请求。
步骤102、通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理。
本申请实施例中，在可编程逻辑芯片将访问请求缓存至可编程逻辑芯片的内部存储区域的情况下，通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理。
示例性的，第一子系统向可编程逻辑芯片发送对串行外设接口芯片的第一访问请求，第二子系统向可编程逻辑芯片发送对串行外设接口芯片的第二访问请求。进一步的，如果通过可编程逻辑芯片判定第一访问请求为合法读写请求，并确定第一访问请求对应第一访问权限，则将第一访问请求发送至串行外设接口芯片，以使串行外设接口芯片响应第一访问请求。如果通过可编程逻辑芯片判定第二访问请求不是合法读写请求，并确定第二访问请求不具有访问权限，则禁止串行外设接口芯片响应第二访问请求。从而实现通过可编程逻辑芯片确定该请求的发送方是否具有串行外设接口芯片的访问权限，有则允许访问，没有则拒绝访问；可见，本申请在可编程逻辑芯片接收到访问请求后，并非直接响应访问请求，而是根据对访问请求的校验结果，正确处理访问请求，从而避免了潜在的安全问题和崩溃故障，同时实现了合法请求的正确访问。
本申请实施例提供的信息处理方法，如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域；通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理；也就是说，本申请提供的信息处理方法，通过可编程逻辑芯片对接收到的访问请求先缓存，进一步判定访问请求的访问权限，最终基于判定结果对访问请求执行相应的处理，从而规范化了对串行外设接口芯片的访问，一定程度上避免了潜在的安全问题和崩溃故障。
本申请的实施例提供一种信息处理方法，应用于电子设备，参照图2所示，该方法包括以下步骤：
步骤201、如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域。
步骤202、通过可编程逻辑芯片解析访问请求，得到寻址地址和片选信号。
其中，片选信号用于指示与串行外设接口芯片连接的多个子系统中，发送访问请求的子系统。
本申请实施例中，多个子系统包括但不限于：基板管理控制器(BaseboardManager Controller，BMC)，嵌入式控制器(Embed Controller，EC)，基本输入输出系统(Basic Input Output System，BIOS)，以及南桥(Platform Controller Hub，PCH)。
步骤203、通过可编程逻辑芯片确定片选信号指示的子系统，对寻址地址映射的串行外设接口芯片上的地址空间的访问权限。
这里，用户A可以对串行外设接口芯片上的不同的地址空间进行存储规划，以确定各个子系统可以访问的地址空间。存储规划的地址空间可以是预先设置好的，存储规划的地址空间也可以是实时设置的。
本申请实施例中，通过可编程逻辑芯片解析访问请求，得到寻址地址和片选信号后，通过可编程逻辑芯片确定片选信号指示的子系统，即发送访问请求的子系统，对寻址地址映射的串行外设接口芯片上的地址空间的访问权限。这里，访问权限包括但不限于：允许访问、禁止访问、特定操作的访问权限。特定操作的访问权限包括但不限于：只读、只写以及读写。
在一种可实现场景中，以可编程逻辑芯片实施为FPGA芯片为例，利用FPGA纳秒级响应的特点即几乎实时响应的特点，通过FPGA监测各子系统发送的访问请求。FGPA根据配置好的存储规划，结合寻址地址和片选(Chip Select，CS)信号，将各个子系统寻址映射到各个子系统对应的SPI chip(芯片)的存储空间，从而达到安全，各自独立并可自由访问的目的。相关技术中，为了避免多个子系统共用一个SPI chip时，不按照约定的访问空间进行访问的现象，为各个子系统单独设置SPI Chip存储，即一个子系统对应一个SPI Chip，这种方案消耗额外的电子设备中印制电路板(Printed Circuit Board，PCB)的空间，随着电子设备持续小型化设计需求，这种方式面临越来越大的挑战。然而本申请通过对SPI chip上的不同的地址空间进行存储规划，并通过可编程逻辑芯片控制与可编程逻辑芯片连接的各个子系统对SPI Chip的访问，不再为每一子系统单独设置一个SPI Chip，所以在布线时减少了PCB单板上布线数量、布线面积和布线层数，因此可以减少由于单板布线带来的信号间的串扰和噪声，提高信号质量，同时还实现了安全隔离非法请求或者攻击，节省了电子设备的内部空间的占用。
步骤204、基于访问权限对访问请求进行处理。
本申请实施例中，步骤204基于访问权限对访问请求进行处理，存在如下两种处理方式：
方式一、如果可编程逻辑芯片确定出片选信号指示的子系统，具有访问地址空间的访问权限，通过可编程逻辑芯片打开多路复用器，将访问请求发送至串行外设接口芯片，以使串行外设接口芯片响应访问请求。
这里，可编程逻辑芯片确定发送访问请求的子系统具有访问权限，则控制复用器导通该子系统与SPI chip之间的通信连接，将访问请求送达SPI chip，以使SPI chip对访问请求进行响应。
方式二、如果可编程逻辑芯片确定出片选信号指示的子系统，不具有访问地址空间的权限，通过可编程逻辑芯片控制多路复用器关闭，以禁止串行外设接口芯片响应访问请求。
这里，可编程逻辑芯片确定发送访问请求的子系统不具有访问权限，则控制复用器断开该子系统与SPI chip之间的通信连接，从而安全隔离非法请求。也就是说，可编程逻辑芯片发现子系统错误的寻址到别人的空间，可编程逻辑芯片将关闭多路复用器，从而安全隔离非法请求或者攻击。
在一些实际应用场景中，用户B发现SPI chip有些地方没有保护，如果未采用本申请提供的信息处理方法，那么，用户B恶意在SPI chip中写一些恶意代码，便可以窃取信息。然而，通过本申请提供的信息处理方法，一方面在SPI chip中实现了各子系统对应的地址空间的物理隔离，另一方面实现了各子系统对SPI chip的合法访问，不仅安全隔离非法请求或者攻击，而且提升了访问的安全性。
图3为本申请的实施例提供的电子设备对访问请求处理的场景示意图，为了便于说明，这里对电子设备30的结构进行介绍，参见图3所示，电子设备30包括可编程逻辑芯片31、多路复用器32、串行外设接口芯片33、嵌入式控制器34、基板管理控制器35、南桥36；其中，嵌入式控制器34、基板管理控制器35、南桥36均与可编程逻辑芯片31连接，嵌入式控制器34、基板管理控制器35、南桥36分别通过多路复用器32与串行外设接口芯片33连接，可编程逻辑芯片31通过多路复用器32与串行外设接口芯片33连接；在实际应用中，嵌入式控制器34、基板管理控制器35以及南桥36需要访问串行外设接口芯片33上的地址空间时，向可编程逻辑芯片31发送访问请求，该访问请求包含寻址地址和用于指示发送访问请求的片选信号。示例性的，串行外设接口芯片33中在不同的地址空间中写入南桥对应的镜像#1、嵌入式控制器对应的镜像#2、基板管理控制器对应的镜像#3等。示例性的，如果嵌入式控制器34发送的访问请求包含的寻址地址映射的串行外设接口芯片33上的地址空间是嵌入式控制器对应的镜像#2对应的地址空间，则可编程逻辑芯片31打开多路复用器32，将所述访问请求发送至所述串行外设接口芯片33，以使所述串行外设接口芯片33响应所述访问请求。示例性的，如果基板管理控制器35发送的访问请求包含的寻址地址映射的串行外设接口芯片33上的地址空间是嵌入式控制器对应的镜像#2对应的地址空间，则可编程逻辑芯片31控制多路复用器32关闭，此时，访问请求无法送达串行外设接口芯片33，避免了潜在的安全问题和崩溃故障。
需要说明的是，本实施例中与其它实施例中相同步骤和相同内容的说明，可以参照其它实施例中的描述，此处不再赘述。
本申请的实施例提供一种信息处理方法，应用于电子设备，参照图4所示，该方法包括以下步骤：
步骤401、在开机过程中，通过可编程逻辑芯片记录引导操作系统启动的子系统，在引导和自检阶段输出的检查点信息和内存配置信息。
这里，引导操作系统启动的子系统可以称为引导系统，引导系统包括但不限于BIOS，统一的可扩展固件接口系统(Unified Extensible Firmware Interface，UEFI)、可扩展固件接口系统(Extensible Firmware Interface，EFI)。
当前电子设备的开机流程依次包括：按电源键、引导系统运行、进入操作系统。然而，通常引导系统启动过程中出现意外如死机，黑屏时，由于引导系统已经没法响应，所以无法定位问题及排除故障。本申请利用可编程逻辑芯片实时响应特性，及时得记录引导系统在引导和自检阶段输出的检查点信息和内存配置信息，将其作为定位问题及排除故障的参考因素。
步骤402、如果引导操作系统启动的子系统出现开机故障，通过可编程逻辑芯片基于记录的检查点信息和/或内存配置信息确定故障诊断结果。
在一些实施例中，如果引导系统不再输出检查点(checkpoint)信息，则确定引导操作系统启动的子系统出现开机故障。一旦引导操作系统启动的子系统出现开机故障，通过可编程逻辑芯片基于记录的检查点信息和/或内存配置信息确定故障诊断结果，以实现准确定位故障。
本申请实施例中，步骤402如果引导操作系统启动的子系统出现开机故障，通过可编程逻辑芯片基于记录的检查点信息和/或内存配置信息确定故障诊断结果，可以通过如图5所示的步骤实现：
步骤4021、如果引导操作系统启动的子系统出现开机故障，通过可编程逻辑芯片对比检查点信息与预存的检查点信息，和/或通过可编程逻辑芯片对比内存配置信息与预存的内存配置信息，得到对比结果。
其中，预存的检查点信息和预存的内存配置信息存储在内部存储区域中。预存的检查点信息和预存的内存配置信息包括预先设置的检查点信息和预先设置的内存配置信息；和/或，最近一次成功启动的检查点信息和内存配置信息。
本申请实施例中，通过可编程逻辑芯片定位故障的过程中，采用检查点信息和内存配置信息中至少一个信息，作为故障定位的参考因素，将这些实时检测到的信息与预存的信息进行比对。这里，在对比时，可编程逻辑芯片可以根据实时获得的引导系统输出的信息，与预设正常启动情况下应该输出的信息或最近一次成功启动的信息进行比对，得到故障诊断结果。
步骤4022、通过可编程逻辑芯片基于对比结果，确定故障诊断结果。
在第一种可实现的场景中，在步骤4022通过可编程逻辑芯片基于对比结果，确定故障诊断结果之后，还可以执行如下步骤：通过可编程逻辑芯片对故障诊断结果关联的故障进行修复。
也就是说，通过可编程逻辑芯片定位出故障时，可以通过可编程逻辑芯片对故障诊断结果关联的故障进行修复，实现自动地、快速地修复故障。
在第二种可实现的场景中，在步骤402如果引导操作系统启动的子系统出现开机故障，通过可编程逻辑芯片基于记录的检查点信息和/或内存配置信息确定故障诊断结果之后，还可以执行如下步骤：
首先，通过与可编程逻辑芯片连接的输出装置输出故障诊断结果。
这里，输出装置输出不同的故障诊断结果时的输出状态不同。
其次，获得对故障诊断结果关联的故障的修复事件，并基于修复事件修复故障。
可编程逻辑芯片外接输出装置，能输出故障诊断结果，以便于用户知悉故障，进而手动修复故障。示例性的，输出装置包括但不限于显示模组、发光二极管(Light EmittingDiode，LED)。进一步地，当输出装置为LED时，还可以设置多个不同颜色的LED，当不同颜色的LED亮起，对应不同的故障，具有特定颜色的LED与故障之间的对应关系可以预先设置。当输出装置为显示模组时，可以通过显示模组展示故障诊断结果，示例性的，该故障诊断结果以日志(Log)的形式记录。
步骤403、如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域。
步骤404、通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理。
需要说明的是，本实施例中与其它实施例中相同步骤和相同内容的说明，可以参照其它实施例中的描述，此处不再赘述。
图6为本申请的实施例提供的电子设备定位故障的场景示意图，为了便于说明，这里对电子设备50的结构进行介绍，参见图6所示，电子设备50包括可编程逻辑芯片51、处理器52、存储器53、发光二极管54、队列串行外围接口55；其中，可编程逻辑芯片51分别与处理器52、存储器53、发光二极管54、以及队列串行外围接口55连接；在实际应用中，在开机过程中，可编程逻辑芯片51实时监测处理器52输出的checkpoint信息和内存配置信息。处理器52可通过系统管理总线(System Management Bus，SMBus)提供checkpoint信息，可编程逻辑芯片51透过SMBus获取并记录引导操作系统启动的子系统，在引导和自检阶段输出的检查点信息和内存配置信息，从而监测系统的启动过程；如果所述引导操作系统启动的子系统出现开机故障，例如引导系统不再输出checkpoint信息，通过所述可编程逻辑芯片51基于记录的所述检查点信息和/或所述内存配置信息确定故障诊断结果；例如，可编程逻辑芯片51根据实时获得的数据，与预期或最近一次成功启动的数据进行分析比对，得出故障诊断结果。进一步地，通过与可编程逻辑芯片51连接的发光二极管54输出故障诊断结果，例如发光二极管54为多个，点亮其中两个表明开机过程中电子设备的显卡发生故障。
本申请的实施例提供一种电子设备，该电子设备可以应用于图1、2、4对应的实施例提供的一种信息处理方法中，参照图7所示，该电子设备60包括：
可编程逻辑芯片61和串行外设接口芯片62；其中，
可编程逻辑芯片61与串行外设接口芯片62连接；
可编程逻辑芯片61，用于如果接收到对串行外设接口芯片62的访问请求，缓存访问请求至可编程逻辑芯片62的内部存储区域；
可编程逻辑芯片61，还用于确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理。
在本申请其他实施例中，电子设备还包括与可编程逻辑芯片61连接的多个子系统(图6中未示出)，可编程逻辑芯片61，还用于解析访问请求，得到寻址地址和片选信号；其中，片选信号用于指示与串行外设接口芯片连接的多个子系统中，发送访问请求的子系统；确定片选信号指示的子系统，对寻址地址映射的串行外设接口芯片上的地址空间的访问权限。
在本申请其他实施例中，可编程逻辑芯片61，还用于如果可编程逻辑芯片确定出片选信号指示的子系统，具有访问地址空间的访问权限，打开多路复用器，将访问请求发送至串行外设接口芯片，以使串行外设接口芯片响应访问请求。
在本申请其他实施例中，可编程逻辑芯片61，还用于如果可编程逻辑芯片确定出片选信号指示的子系统，不具有访问地址空间的权限，控制多路复用器关闭，以禁止串行外设接口芯片响应访问请求。
在本申请其他实施例中，可编程逻辑芯片61，还用于在开机过程中，记录引导操作系统启动的子系统，在引导和自检阶段输出的检查点信息和内存配置信息；如果引导操作系统启动的子系统出现开机故障，基于记录的检查点信息和/或内存配置信息确定故障诊断结果。
在本申请其他实施例中，可编程逻辑芯片61，还用于如果引导操作系统启动的子系统出现开机故障，对比检查点信息与预存的检查点信息，和/或对比内存配置信息与预存的内存配置信息，得到对比结果；其中，预存的检查点信息和预存的内存配置信息存储在内部存储区域中；
可编程逻辑芯片61，还用于基于对比结果，确定故障诊断结果。
在本申请其他实施例中，可编程逻辑芯片61，还用于对故障诊断结果关联的故障进行修复。
在本申请其他实施例中，电子设备还包括输出装置(图6中未示出)，输出装置与可编程逻辑芯片连接；可编程逻辑芯片61，还用于通过输出装置输出故障诊断结果；获得对故障诊断结果关联的故障的修复事件，并基于修复事件修复故障。
在本申请其他实施例中，输出装置输出不同的故障诊断结果时的输出状态不同。
本申请实施例提供的电子设备，如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域；通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理；也就是说，本申请提供的信息处理方法，通过可编程逻辑芯片对接收到的访问请求先缓存，进一步判定访问请求的访问权限，最终基于判定结果对访问请求执行相应的处理，从而规范化了对串行外设接口芯片的访问，一定程度上避免了潜在的安全问题和崩溃故障。
需要说明的是，本申请实施例中，电子设备30、电子设备50以及电子设备60相对应，均代表本申请提供的电子设备。可编程逻辑芯片31、可编程逻辑芯片51以及可编程逻辑芯片61相对应，均代表本申请提供的可编程逻辑芯片。串行外设接口芯片33和串行外设接口芯片62相对应，均代表本申请提供的串行外设接口芯片。
以上设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。
需要说明的是，本申请实施例中，如果以软件功能模块的形式实现上述的信息处理方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台终端设备执行本申请各个实施例方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本申请实施例不限制于任何特定的硬件和软件结合。
本申请实施例提供一种计算机可读存储介质，该计算机可读存储介质存储有一个或者多个程序，该一个或者多个程序可被一个或者多个处理器执行，以实现以下步骤：
如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域；
通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理。
在本申请的其他实施例中，该一个或者多个程序可被一个或者多个处理器执行，还可以实现以下步骤：
通过可编程逻辑芯片解析访问请求，得到寻址地址和片选信号；其中，片选信号用于指示与串行外设接口芯片连接的多个子系统中，发送访问请求的子系统；
通过可编程逻辑芯片确定片选信号指示的子系统，对寻址地址映射的串行外设接口芯片上的地址空间的访问权限。
在本申请的其他实施例中，该一个或者多个程序可被一个或者多个处理器执行，还可以实现以下步骤：
如果可编程逻辑芯片确定出片选信号指示的子系统，具有访问地址空间的访问权限，通过可编程逻辑芯片打开多路复用器，将访问请求发送至串行外设接口芯片，以使串行外设接口芯片响应访问请求。
在本申请的其他实施例中，该一个或者多个程序可被一个或者多个处理器执行，还可以实现以下步骤：
如果可编程逻辑芯片确定出片选信号指示的子系统，不具有访问地址空间的权限，通过可编程逻辑芯片控制多路复用器关闭，以禁止串行外设接口芯片响应访问请求。
在本申请的其他实施例中，该一个或者多个程序可被一个或者多个处理器执行，还可以实现以下步骤：
在开机过程中，通过可编程逻辑芯片记录引导操作系统启动的子系统，在引导和自检阶段输出的检查点信息和内存配置信息；
如果引导操作系统启动的子系统出现开机故障，通过可编程逻辑芯片基于记录的检查点信息和/或内存配置信息确定故障诊断结果。
在本申请的其他实施例中，该一个或者多个程序可被一个或者多个处理器执行，还可以实现以下步骤：
如果引导操作系统启动的子系统出现开机故障，通过可编程逻辑芯片对比检查点信息与预存的检查点信息，和/或通过可编程逻辑芯片对比内存配置信息与预存的内存配置信息，得到对比结果；其中，预存的检查点信息和预存的内存配置信息存储在内部存储区域中；
通过可编程逻辑芯片基于对比结果，确定故障诊断结果。
在本申请的其他实施例中，该一个或者多个程序可被一个或者多个处理器执行，还可以实现以下步骤：
通过可编程逻辑芯片对故障诊断结果关联的故障进行修复。
在本申请的其他实施例中，该一个或者多个程序可被一个或者多个处理器执行，还可以实现以下步骤：
通过与可编程逻辑芯片连接的输出装置输出故障诊断结果；
获得对故障诊断结果关联的故障的修复事件，并基于修复事件修复故障。
在本申请的其他实施例中，输出装置输出不同的故障诊断结果时的输出状态不同。
本申请实施例提供的计算机可读存储介质，如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过可编程逻辑芯片缓存访问请求至可编程逻辑芯片的内部存储区域；通过可编程逻辑芯片确定访问请求对应的访问权限，并基于访问权限对访问请求进行处理；也就是说，本申请提供的信息处理方法，通过可编程逻辑芯片对接收到的访问请求先缓存，进一步判定访问请求的访问权限，最终基于判定结果对访问请求执行相应的处理，从而规范化了对串行外设接口芯片的访问，一定程度上避免了潜在的安全问题和崩溃故障。
这里需要指出的是：以上存储介质和设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请存储介质和设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。
上述计算机存储介质/存储器可以是只读存储器(Read Only Memory，ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、磁性随机存取存储器(Ferromagnetic Random Access Memory，FRAM)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(Compact Disc Read-Only Memory，CD-ROM)等存储器；也可以是包括上述存储器之一或任意组合的各种终端，如移动电话、计算机、平板设备、个人数字助理等。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”或“本申请实施例”或“前述实施例”或“一些实施例”或“一些实施方式”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”或“本申请实施例”或“前述实施例”或“一些实施例”或“一些实施方式”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本申请各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例或新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。
或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。
值得注意的是，本申请实施例中的附图只是为了说明各个器件在终端设备上的示意位置，并不代表在终端设备中的真实位置，各器件或各个区域的真实位置可根据实际情况(例如，终端设备的结构)作出相应改变或偏移，并且，图中的终端设备中不同部分的比例并不代表真实的比例。
以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种信息处理方法，所述方法包括：
如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过所述可编程逻辑芯片缓存所述访问请求至所述可编程逻辑芯片的内部存储区域；
通过所述可编程逻辑芯片确定所述访问请求对应的访问权限，并基于所述访问权限对所述访问请求进行处理。
2.根据权利要求1所述的方法，所述通过所述可编程逻辑芯片确定所述访问请求对应的访问权限，包括：
通过所述可编程逻辑芯片解析所述访问请求，得到寻址地址和片选信号；其中，所述片选信号用于指示与所述串行外设接口芯片连接的多个子系统中，发送所述访问请求的子系统；
通过所述可编程逻辑芯片确定所述片选信号指示的所述子系统，对所述寻址地址映射的所述串行外设接口芯片上的地址空间的访问权限。
3.根据权利要求2所述的方法，所述基于所述访问权限对所述访问请求进行处理，包括：
如果所述可编程逻辑芯片确定出所述片选信号指示的所述子系统，具有访问所述地址空间的访问权限，通过所述可编程逻辑芯片打开多路复用器，将所述访问请求发送至所述串行外设接口芯片，以使所述串行外设接口芯片响应所述访问请求。
4.根据权利要求2所述的方法，所述基于所述访问权限对所述访问请求进行处理，包括：
如果所述可编程逻辑芯片确定出所述片选信号指示的所述子系统，不具有访问所述地址空间的权限，通过所述可编程逻辑芯片控制多路复用器关闭，以禁止所述串行外设接口芯片响应所述访问请求。
5.根据权利要求1所述的方法，所述如果可编程逻辑芯片接收到对串行外设接口芯片的访问请求，通过所述可编程逻辑芯片缓存所述访问请求至所述可编程逻辑芯片的内部存储区域之前，包括：
在开机过程中，通过所述可编程逻辑芯片记录引导操作系统启动的子系统，在引导和自检阶段输出的检查点信息和内存配置信息；
如果所述引导操作系统启动的子系统出现开机故障，通过所述可编程逻辑芯片基于记录的所述检查点信息和/或所述内存配置信息确定故障诊断结果。
6.根据权利要求5所述的方法，所述如果所述引导操作系统启动的子系统出现开机故障，通过所述可编程逻辑芯片基于记录的所述检查点信息和/或所述内存配置信息确定故障诊断结果，包括：
如果所述引导操作系统启动的子系统出现开机故障，通过所述可编程逻辑芯片对比所述检查点信息与预存的检查点信息，和/或通过所述可编程逻辑芯片对比所述内存配置信息与预存的内存配置信息，得到对比结果；其中，所述预存的检查点信息和所述预存的内存配置信息存储在所述内部存储区域中；
通过所述可编程逻辑芯片基于所述对比结果，确定故障诊断结果。
7.根据权利要求6所述的方法，所述通过所述可编程逻辑芯片基于所述对比结果，确定故障诊断结果之后，所述方法包括：
通过所述可编程逻辑芯片对所述故障诊断结果关联的故障进行修复。
8.根据权利要求5所述的方法，所述如果所述引导操作系统启动的子系统出现开机故障，通过所述可编程逻辑芯片基于记录的所述检查点信息和/或所述内存配置信息确定故障诊断结果之后，所述方法包括：
通过与所述可编程逻辑芯片连接的输出装置输出所述故障诊断结果；
获得对所述故障诊断结果关联的故障的修复事件，并基于修复事件修复所述故障。
9.根据权利要求8所述的方法，所述输出装置输出不同的故障诊断结果时的输出状态不同。
10.一种电子设备，所述电子设备包括：可编程逻辑芯片和串行外设接口芯片；其中，
所述可编程逻辑芯片与所述串行外设接口芯片连接；
所述可编程逻辑芯片，用于如果接收到对所述串行外设接口芯片的访问请求，缓存所述访问请求至所述可编程逻辑芯片的内部存储区域；
所述可编程逻辑芯片，用于确定所述访问请求对应的访问权限，并基于所述访问权限对所述访问请求进行处理。
CN202110315899.6A 2021-03-24 2021-03-24 一种信息处理方法和电子设备 Pending CN113111017A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110315899.6A CN113111017A (zh) 2021-03-24 2021-03-24 一种信息处理方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110315899.6A CN113111017A (zh) 2021-03-24 2021-03-24 一种信息处理方法和电子设备

Publications (1)

Publication Number Publication Date
CN113111017A true CN113111017A (zh) 2021-07-13

Family

ID=76710668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110315899.6A Pending CN113111017A (zh) 2021-03-24 2021-03-24 一种信息处理方法和电子设备

Country Status (1)

Country Link
CN (1) CN113111017A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115455397A (zh) * 2022-10-28 2022-12-09 湖北芯擎科技有限公司 一种输入输出接口控制方法及系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617559A (en) * 1994-08-31 1997-04-01 Motorola Inc. Modular chip select control circuit and method for performing pipelined memory accesses
CN1567362A (zh) * 2003-06-10 2005-01-19 大唐微电子技术有限公司 动态逻辑分区并控制访问权限的ic智能卡及其实现方法
CN1720512A (zh) * 2002-12-09 2006-01-11 英特尔公司 子系统接口上的音频
US7640370B1 (en) * 2003-11-25 2009-12-29 Marvell International Ltd. Method and apparatus for controlling data transfer between EEPROM and a physical layer device
CN101937407A (zh) * 2009-06-30 2011-01-05 联想(北京)有限公司 一种虚拟机系统及被动硬件设备访问方法
CN102819505A (zh) * 2011-06-01 2012-12-12 国际商业机器公司 光纤信道输入/输出数据路由系统和方法
CN105938466A (zh) * 2015-03-04 2016-09-14 吉林克斯公司 用于处理器间通信的电路和方法
CN106663061A (zh) * 2014-08-18 2017-05-10 赛灵思公司 用于可编程逻辑的存储器的虚拟化
CN111506528A (zh) * 2020-06-01 2020-08-07 上海中广核工程科技有限公司 一种存储数据访问方法、通信设备
CN112165455A (zh) * 2020-09-04 2021-01-01 杭州安恒信息技术股份有限公司 数据访问控制方法、装置、计算机设备和存储介质

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617559A (en) * 1994-08-31 1997-04-01 Motorola Inc. Modular chip select control circuit and method for performing pipelined memory accesses
CN1720512A (zh) * 2002-12-09 2006-01-11 英特尔公司 子系统接口上的音频
CN1567362A (zh) * 2003-06-10 2005-01-19 大唐微电子技术有限公司 动态逻辑分区并控制访问权限的ic智能卡及其实现方法
US7640370B1 (en) * 2003-11-25 2009-12-29 Marvell International Ltd. Method and apparatus for controlling data transfer between EEPROM and a physical layer device
CN101937407A (zh) * 2009-06-30 2011-01-05 联想(北京)有限公司 一种虚拟机系统及被动硬件设备访问方法
CN102819505A (zh) * 2011-06-01 2012-12-12 国际商业机器公司 光纤信道输入/输出数据路由系统和方法
CN106663061A (zh) * 2014-08-18 2017-05-10 赛灵思公司 用于可编程逻辑的存储器的虚拟化
CN105938466A (zh) * 2015-03-04 2016-09-14 吉林克斯公司 用于处理器间通信的电路和方法
CN111506528A (zh) * 2020-06-01 2020-08-07 上海中广核工程科技有限公司 一种存储数据访问方法、通信设备
CN112165455A (zh) * 2020-09-04 2021-01-01 杭州安恒信息技术股份有限公司 数据访问控制方法、装置、计算机设备和存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115455397A (zh) * 2022-10-28 2022-12-09 湖北芯擎科技有限公司 一种输入输出接口控制方法及系统

Similar Documents

Publication Publication Date Title
CN111008379B (zh) 电子设备的固件安全检测方法及相关设备
US9292302B2 (en) Allowing bypassing of boot validation in a computer system having secure boot enabled by default only under certain circumstances
CN103718165B (zh) Bios闪存攻击保护和通知
JP5362767B2 (ja) リモートサーバからデータ記憶装置の安全性を検査する方法および装置
CN1029336C (zh) 保护个人计算机中系统应用程序的装置
KR100271404B1 (ko) 웹바이오스를 통한 전자시스템의 기술적 서포트를 제공하기 위한 시스템 및 방법
US5214695A (en) Apparatus and method for loading a system reference diskette image from a system partition in a personal computer system
EP3522059B1 (en) Perform security action based on inventory comparison
CN107665308B (zh) 用于构建和保持可信运行环境的tpcm系统以及相应方法
JP2017091497A (ja) ハイパーバイザモードにおけるコードの安全な実行システムおよび方法
JP2024050647A (ja) ファームウェアのセキュアな検証
US9245122B1 (en) Anti-malware support for firmware
CN111352702A (zh) 虚拟数据中心可信状态确定方法、装置、设备及存储介质
EP3514720B1 (en) Data structure measurement comparison
CN110674494B (zh) 进程的保护方法、系统及数据处理方法
CN113111017A (zh) 一种信息处理方法和电子设备
CN110096882B (zh) 一种设备运行过程中的安全度量方法
CN113239362A (zh) 数据访问方法、装置及计算机可读存储介质
US11861011B2 (en) Secure boot process
CN113419905A (zh) 一种实现可信验证的方法及装置和安全模块
CN110413351B (zh) 一种可信免疫力检测方法
KR101013419B1 (ko) 시스템 보호 장치 및 방법
US20200342109A1 (en) Baseboard management controller to convey data
CN115421793A (zh) 一种启动状态的显示方法及计算设备
CN114510751A (zh) 一种基于处理器安全核的硬件防替换装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination