CN113098820B - 一种基于vpx架构多载波信号处理装置及方法 - Google Patents
一种基于vpx架构多载波信号处理装置及方法 Download PDFInfo
- Publication number
- CN113098820B CN113098820B CN202110361318.2A CN202110361318A CN113098820B CN 113098820 B CN113098820 B CN 113098820B CN 202110361318 A CN202110361318 A CN 202110361318A CN 113098820 B CN113098820 B CN 113098820B
- Authority
- CN
- China
- Prior art keywords
- board
- signal processing
- connector
- master control
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/02—Constructional details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/02—Constructional details
- H04Q1/10—Exchange station construction
Abstract
本发明公开了一种基于VPX架构多载波信号处理装置及方法,所述VPX机箱为强制风冷的加固机箱,承载背板、前插板和后插板;所述前插板包括电源板、主控交换板、信号处理板,所有前插板之间通过背板的VPX总线互联,实现SRIO和以太网交换,前插板无对外接口;所述后插板包括主控尾板和采样板,前插板和后插板之间一一对应,通过背板通道实现前插板对后插板的独立控制,后插板作为装置的对外接口,实现装置的后出线,其中主控尾板对外RJ45网口、QSFP光口和调试串口,采样板对外输入和输出中频SMA接口。本发明将VPX总线技术应用到卫星通信多载波处理中,大幅提高卫星通信的效率。
Description
技术领域
本发明涉及基于VPX架构多载波信号处理装置,属于卫星通信领域。
背景技术
卫星通信具有覆盖区域大、通信距离远、机动灵活等优点,应用场景主要是公网移动通信覆盖不全面的航空、海上、偏远农村、牧区、沙漠等。这些地区用户分布多样,通信的随机性高。传统卫星通信的多载波信号处理方式一般采用总线并行化设计或堆叠独立硬件的方式,来覆盖更多区域,实现更高带宽。在用户数量少、分布随机的情况存在很大的硬件资源冗余,由于集成度低,造成设备占用空间大、扩展能力不足,并且很难实一个波束下的局部地区大量用户的通信需求。然而航空、航海和沙漠等地区自然环境恶劣,公网移动通信中大多采用的ATCA电信架构也很难满足高可靠的多载波通信处理要求。
发明内容
发明目的:提供一种基于VPX架构多载波信号处理装置及方法,以解决上述问题。
技术方案:一种基于VPX架构多载波信号处理装置,所述VPX机箱为加固机箱,承载背板、前插板和后插板;
背板包括VPX总线串联所有前插板,所述前插板包括主控交换板,主控交换板对SRIO传输协议和以太网采用单星型交换结构,前插板和后插板之间全部通过连接器P0、连接器P1和连接器P2与背板进行连接;
所述前插板无对外接口,所述后插板作为装置的对外接口,实现装置的后出线;
所述后插板包括主控尾板,主控尾板对外接RJ45网口、QSFP光口和调试串口;还包括采样板对外输入和输出接中频SMA接口。
根据本发明的一个方面,所述前插板中的主控交换板实现机箱内各前插板之间的SRIO和以太网数据交换,系统协议处理和参数配置,以及对所述后插板中的主控尾板进行控制;
所述主控交换板的以太网和SRIO交换端口通过连接器P1接入背板,实现与其他前插板,以及主控尾板之间进行数据交换,通过连接器P0对板卡供电并提供系统参考时钟,连接器P2为单端并行接口,串口和扩展IO与连接器P2连接,主控交换板上挂载SPI Flash用于存储SoC芯片程序和配置参数,挂载UART、JTAG、ETH PHY为板卡调试使用与所述主控交换板连接。
根据本发明的一个方面,所述后插板中的主控尾板与主控交换板配合使用,作为主控交换板的外部接口扩展,其中连接器P0外接参考时钟和GPS/Beidou同步信号,连接器P1通过背板与主控交换板的SRIO交换芯片、以太网交换芯片端口连接,外部扩展为QSFP光口和RJ45网口,实现高速数据的外接,连接器P2通过背板与主控交换板的串口和扩展IO口连接。
根据本发明的一个方面,所述后插板包括采样板,采样板与信号处理板搭配使用,包括对外两个SMA接口,采样板设计符合VPX的ANSI/VITA46.0/VITA65标准。
根据本发明的一个方面,所述背板为6槽标准结构,符合VPX总线单星拓扑结构;
背板与连接器P0、连接器P1、连接器P2三组连线,其中连接器P0将电源板供电与其他槽位板卡相连,提供12V,5V,3.3V电源,连接器P0将主控交换板槽位的时钟线与信号处理板相连,主控交换板可以通过背板向信号处理板提供系统时钟;连接器P1将主控交换板槽位的SRIO、以太网交换芯片与信号处理板的相连,实现SRIO和以太网的星型交换结构,主控交换板的槽位引出SRIO和以太网交换芯片的一个端口,连接至主控尾板,实现高速接口外部扩展;背板槽位的连接器P2实现主控交换板、信号处理板与对应的后插尾板之间进行通信,其中主控交换板的槽位进行主控尾板UART和扩展IO接口外部扩展,信号处理板的槽位实现AD/DA芯片数据线前插板和后插板的互通。
根据本发明的一个方面,所述前插板包括电源板,电源板为主控交换板、交换尾板、信号处理板和采样板提供电源。
一种基于VPX架构的多个采样板多载波信号处理方法,5个采样板分别接收和发送少量载波,适合大带宽覆盖范围的载波且每个采样板波束下的载波数量小的情况,具体步骤包括:
采样板分别接收和发送少量载波;
采样板通过连接器P2与其对应的信号处理板互通,每个信号处理板都具备中频变频处理和基带处理,对外接收或产生信息bit流;
采样板经过连接器P1将 SRIO协议交换至主控接口板,主控接口板通过连接器P1的以太网协议对各板卡参数进行配置,例如分配处理的载波数量,载波频点和带宽信息;
主控交换板通过交换芯片接收和发送信号处理板的bit信息流,并在ZYNQ芯片上进行协议处理,通过主控尾板与装置外的上层设备进行通信。
根据本发明的一个方面,每个槽位的信号处理板和对应的采样板功能相似,均实现中频和基带功能,与主控交换板交互的是基带解调译码后的bit信息流,区别在于通过以太网配置不同槽位处理的载波数量、频点、带宽等参数不同。
一种基于VPX架构的单个采样板多载波信号处理方法,只有1个采样板进行工作,适合对应波束中载波集中并且用户数量较大的情况,具体步骤包括;
根据主控交换板的参数配置,信号处理板1加载多载波中频处理程序,控制采样尾板并进行数字变频的信号预处理,信号处理板2~5加载基带处理程序,完成多载波信号的定时同步、调制解调、编码译码的功能;
采样板1通过连接器P2与信号处理板1互通,信号处理板1进行多载波数字变频,对外接收或产生基带IQ数据;
采样板1经过连接器P1将SRIO协议交换至信号处理板2、信号处理板3、信号处理板4和信号处理板5,信号处理板2、信号处理板3、信号处理板4和信号处理板5根据主控交换板以太网参数的配置,分别处理不同的基带波形,接收和发送信息bit流;
信号处理板2、信号处理板3、信号处理板4和信号处理板5将信息bit流通过SRIO协议交换至主控交换板,ZYNQ芯片对接收和发送的信息bit进行协议处理,通过主控尾板与装置外的上层设备进行通信。
有益效果:本发明解决传统多载波ATCA通信架构不适用外部自然环境恶劣的条件下使用的问题;集成度高,可扩展性强;多载波处理调度灵活。
附图说明
图1是本发明的多载波收发处理装置的总体架构图。
图2是本发明的主控交换板与主控尾板架构图。
图3是本发明的信号处理板与采样板架构图。
图4是本发明的背板拓扑图。
图5是本发明的一种基于VPX架构的多个采样板多载波信号处理方法的流程图。
图6是本发明的一种基于VPX架构的单个采样板多载波信号处理方法的流程图。
具体实施方式
实施例1
如图1所示,一种基于VPX架构的多载波信号处理装置,包括电源板,电源板为主控交换板、交换尾板、信号处理板和采样板提供电源;
如图2所示,包括主控交换板,主控交换板实现机箱内各前插板之间的SRIO和以太网数据交换,系统协议处理和参数配置,以及对所述后插板中的主控尾板进行控制;
所述主控交换板的以太网和SRIO交换端口通过连接器P1接入背板,实现与其他前插板,以及主控尾板之间进行数据交换,通过连接器P0对板卡供电并提供系统参考时钟,连接器P2为单端并行接口,串口和扩展IO与连接器P2连接,主控交换板上挂载SPI Flash用于存储SoC芯片程序和配置参数,挂载UART、JTAG、ETH PHY为板卡调试使用与所述主控交换板连接;
包括主控尾板,与主控交换板配合使用,作为主控交换板的外部接口扩展,其中连接器P0外接参考时钟和GPS/Beidou同步信号,连接器P1通过背板与主控交换板的SRIO交换芯片、以太网交换芯片端口连接,外部扩展为QSFP光口和RJ45网口,实现高速数据的外接,连接器P2通过背板与主控交换板的串口和扩展IO口连接;
如图3所示,包括信号处理板,实现多载波数字信号收发处理功能,包括数字上下变频信号预处理功能,定时同步、调制解调和编码译码等基带功能,信号处理板采用大规模FPGA作为波形核心算法的处理芯片,优选型号为Xilinx V7-690T,FPGA,通过P0接口实现板卡供电,连接器P0的接口提供系统同步时钟;FPGA两路高速Serders引脚与连接器P1的接口相连接,分别实现SGMII协议和SRIO接口协议,可以通过背板连线与其他前插板进行数据交互;
包括采样板,实现中频数字信号与模拟信号的互相转换功能,和信号处理板搭配使用,对外两个SMA接口,采样板设计符合VPX的ANSI/VITA46.0/VITA65标准,包括1个AD芯片、1个DA芯片,优选型号为ADI公司的AD9268和AD9779,实现中频模拟信号的数据接收和发送;与AD芯片和DA芯片连接的放大器,实现增益控制,连接器P0为采样板提供电源和时钟;连接器P2与背板直连,AD芯片和DA芯片的数据线和控制线通过连接器P2的接口与信号处理板的FPGA进行连接;
如图4所示,包括背板,背板符合VPX总线单星拓扑结构,背板分别与连接器P0、连接器P1、连接器P2连线,其中连接器P 0将电源板供电与其他槽位板卡相连,提供12V,5V,3.3V电源,连接器P0将主控交换板槽位的时钟线与信号处理板相连,主控交换板可以通过背板向信号处理板提供系统时钟;连接器P1将主控交换板槽位的SRIO、以太网交换芯片与信号处理板的相连,实现SRIO和以太网的星型交换结构,主控交换板的槽位引出SRIO和以太网交换芯片的一个端口,连接至主控尾板,实现高速接口外部扩展;背板槽位的连接器P2实现主控交换板、信号处理板与对应的后插尾板之间进行通信,其中主控交换板的槽位进行主控尾板UART和扩展IO接口外部扩展,信号处理板的槽位实现AD/DA芯片数据线前插板和后插板的互通。
在进一步的实施例中,使用多个采样板进行载波信号的传输,5个采样板分别接收和发送少量载波,适合大带宽覆盖范围的载波且每个采样板波束下的载波数量小的情况,每个槽位的信号处理板和对应的采样板功能相似,均实现中频和基带功能,与主控交换板交互的是基带解调译码后的bit信息流,区别在于通过以太网配置不同槽位处理的载波数量、频点、带宽等参数不同。
如图5所示,一种基于VPX架构的多个采样板多载波信号处理方法,具体步骤包括:
采样板分别接收和发送少量载波;
采样板通过连接器P2与其对应的信号处理板互通,每个信号处理板都具备中频变频处理和基带处理,对外接收或产生信息bit流;
采样板经过连接器P1将 SRIO协议交换至主控接口板,主控接口板通过连接器P1的以太网协议对各板卡参数进行配置,例如分配处理的载波数量,载波频点和带宽信息;
主控交换板通过交换芯片接收和发送信号处理板的bit信息流,并在ZYNQ芯片上进行协议处理,通过主控尾板与装置外的上层设备进行通信。
根据本发明的一个方面,
实施例2
如图1所示,一种基于VPX架构的多载波信号处理装置,包括电源板,电源板为主控交换板、交换尾板、信号处理板和采样板提供电源;
如图2所示,包括主控交换板,主控交换板实现机箱内各前插板之间的SRIO和以太网数据交换,系统协议处理和参数配置,以及对所述后插板中的主控尾板进行控制;
所述主控交换板的以太网和SRIO交换端口通过连接器P1接入背板,实现与其他前插板,以及主控尾板之间进行数据交换,通过连接器P0对板卡供电并提供系统参考时钟,连接器P2为单端并行接口,串口和扩展IO与连接器P2连接,主控交换板上挂载SPI Flash用于存储SoC芯片程序和配置参数,挂载UART、JTAG、ETH PHY为板卡调试使用与所述主控交换板连接;
包括主控尾板,与主控交换板配合使用,作为主控交换板的外部接口扩展,其中连接器P0外接参考时钟和GPS/Beidou同步信号,连接器P1通过背板与主控交换板的SRIO交换芯片、以太网交换芯片端口连接,外部扩展为QSFP光口和RJ45网口,实现高速数据的外接,连接器P2通过背板与主控交换板的串口和扩展IO口连接;
如图3所示,包括信号处理板,实现多载波数字信号收发处理功能,包括数字上下变频信号预处理功能,定时同步、调制解调和编码译码等基带功能,信号处理板采用大规模FPGA作为波形核心算法的处理芯片,优选型号为Xilinx V7-690T,FPGA,通过P0接口实现板卡供电,连接器P0的接口提供系统同步时钟;FPGA两路高速Serders引脚与连接器P1的接口相连接,分别实现SGMII协议和SRIO接口协议,可以通过背板连线与其他前插板进行数据交互;
包括采样板,实现中频数字信号与模拟信号的互相转换功能,和信号处理板搭配使用,对外两个SMA接口,采样板设计符合VPX的ANSI/VITA46.0/VITA65标准,包括1个AD芯片、1个DA芯片,优选型号为ADI公司的AD9268和AD9779,实现中频模拟信号的数据接收和发送;与AD芯片和DA芯片连接的放大器,实现增益控制,连接器P0为采样板提供电源和时钟;连接器P2与背板直连,AD芯片和DA芯片的数据线和控制线通过连接器P2的接口与信号处理板的FPGA进行连接;
如图4所示,包括背板,背板符合VPX总线单星拓扑结构,背板分别与连接器P0、连接器P1、连接器P2连线,其中连接器P 0将电源板供电与其他槽位板卡相连,提供12V,5V,3.3V电源,连接器P0将主控交换板槽位的时钟线与信号处理板相连,主控交换板可以通过背板向信号处理板提供系统时钟;连接器P1将主控交换板槽位的SRIO、以太网交换芯片与信号处理板的相连,实现SRIO和以太网的星型交换结构,主控交换板的槽位引出SRIO和以太网交换芯片的一个端口,连接至主控尾板,实现高速接口外部扩展;背板槽位的连接器P2实现主控交换板、信号处理板与对应的后插尾板之间进行通信,其中主控交换板的槽位进行主控尾板UART和扩展IO接口外部扩展,信号处理板的槽位实现AD/DA芯片数据线前插板和后插板的互通。
在进一步的实施例中,采用单个采样板进行载波信号的传输,只有1个采样板进行工作,适合对应波束中载波集中并且用户数量较大的情况。
如图6所示,一种基于VPX架构的单个采样板多载波信号处理方法,具体步骤包括;
根据主控交换板的参数配置,信号处理板1加载多载波中频处理程序,控制采样尾板并进行数字变频的信号预处理,信号处理板2~5加载基带处理程序,完成多载波信号的定时同步、调制解调、编码译码的功能;
采样板1通过连接器P2与信号处理板1互通,信号处理板1进行多载波数字变频,对外接收或产生基带IQ数据;
采样板1经过连接器P1将SRIO协议交换至信号处理板2、信号处理板3、信号处理板4和信号处理板5,信号处理板2、信号处理板3、信号处理板4和信号处理板5根据主控交换板以太网参数的配置,分别处理不同的基带波形,接收和发送信息bit流;
信号处理板2、信号处理板3、信号处理板4和信号处理板5将信息bit流通过SRIO协议交换至主控交换板,ZYNQ芯片对接收和发送的信息bit进行协议处理,通过主控尾板与装置外的上层设备进行通信。
总之,本发明具有以下优点:
1、解决传统多载波ATCA通信架构不适用外部自然环境恶劣的条件下使用的问题,基于VPX架构,前插板和后插板均由背板承载,稳定可靠性高,采用后出线方式,设备上架布线更整洁、方便。
2、集成度高,可扩展性强,主控交换板和信号处理板采用SRIO和以太网双交换,实现板卡间高速数据互通,各板卡可独立拆除升级,不需要独立硬件堆叠实现系统扩容。
3、多载波处理调度灵活,每个信号处理板后插采样板,可根据主控板参数配置,加载不同的波形算法程序,结合板卡间高速数据交换功能,灵活调度各板卡信号处理载波数和波形功能。在多载波、大覆盖范围、用户分布随机的情况下,可以动态切换和分配每个板卡的处理载波数,以及处理的波形体制。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,用于通过任何合适的方式进行组合。为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
Claims (9)
1.一种基于VPX架构多载波信号处理装置,其特征在于,包括VPX机箱;
所述VPX机箱为加固机箱,所述VPX机箱包括承载背板、前插板和后插板;
所述背板包括VPX总线串联所有前插板,所述前插板包括主控交换板,主控交换板对SRIO传输协议和以太网采用单星型交换结构,前插板和后插板之间全部通过连接器P0、连接器P1和连接器P2与背板进行连接;
所述前插板无对外接口,所述后插板作为装置的对外接口,实现装置的后出线;
所述后插板包括主控尾板,主控尾板对外接RJ45网口、QSFP光口和调试串口,所述后插板还包括采样板对外输入和输出接中频SMA接口。
2.根据权利要求1所述的一种基于VPX架构多载波信号处理装置,其特征在于,所述前插板中的主控交换板实现机箱内各前插板之间的SRIO和以太网数据交换,系统协议处理和参数配置,以及对所述后插板中的主控尾板进行控制;
所述主控交换板的以太网和SRIO交换端口通过连接器P1接入背板,实现与其他前插板,以及主控尾板之间进行数据交换,通过连接器P0对板卡供电并提供系统参考时钟,连接器P2为单端并行接口,串口和扩展IO与连接器P2连接,主控交换板上挂载SPI Flash用于存储SoC芯片程序和配置参数,挂载UART、JTAG、ETH PHY为板卡调试使用与所述主控交换板连接。
3.根据权利要求1所述的一种基于VPX架构多载波信号处理装置,其特征在于,所述后插板中的主控尾板与主控交换板配合使用,作为主控交换板的外部接口扩展,其中连接器P0外接参考时钟和GPS/Beidou同步信号,连接器P1通过背板与主控交换板的SRIO交换芯片、以太网交换芯片端口连接,外部扩展为QSFP光口和RJ45网口,实现高速数据的外接,连接器P2通过背板与主控交换板的串口和扩展IO口连接。
4.根据权利要求1所述的一种基于VPX架构多载波信号处理装置,其特征在于,所述后插板包括采样板,采样板与信号处理板搭配使用,包括对外两个SMA接口,采样板设计符合VPX的ANSI/VITA46.0/VITA65标准。
5.根据权利要求1所述的一种基于VPX架构多载波信号处理装置,其特征在于,所述背板符合VPX总线单星拓扑结构;
背板与连接器P0、连接器P1、连接器P2三组连线,其中连接器P0将电源板供电与其他槽位板卡相连,提供12V,5V,3.3V电源,连接器P0将主控交换板槽位的时钟线与信号处理板相连,主控交换板通过背板向信号处理板提供系统时钟;连接器P1将主控交换板槽位的SRIO、以太网交换芯片与信号处理板的相连,实现SRIO和以太网的星型交换结构,主控交换板的槽位引出SRIO和以太网交换芯片的一个端口,连接至主控尾板,实现高速接口外部扩展;背板槽位的连接器P2实现主控交换板、信号处理板与对应的后插尾板之间进行通信,其中主控交换板的槽位进行主控尾板UART和扩展IO接口外部扩展, 信号处理板的槽位实现AD/DA芯片数据线前插板和后插板的互通。
6.根据权利要求1所述的一种基于VPX架构多载波信号处理装置,其特征在于,所述前插板包括电源板,电源板为主控交换板、交换尾板、信号处理板和采样板提供电源。
7.一种基于VPX架构的多个采样板多载波信号处理方法,其特征在于,针对多路大宽带信号,5个采样板独立工作,完成多个宽带信号接收和发送处理,具体步骤包括:
采样板分别接收和发送少量载波;
采样板通过连接器P2与其对应的信号处理板互通,每个信号处理板都具备中频变频处理和基带处理,对外接收或产生信息bit流;
采样板经过连接器P1将 SRIO协议交换至主控接口板,主控接口板通过连接器P1的以太网协议对各板卡参数进行配置,参数包括分配处理的载波数量,载波频点和带宽信息;
主控交换板通过交换芯片接收和发送信号处理板的bit信息流,并在ZYNQ芯片上进行协议处理,通过主控尾板与装置外的上层设备进行通信。
8.根据权利要求7所述的一种基于VPX架构的多个采样板多载波信号处理方法,其特征在于,每个槽位的信号处理板和对应的采样板用于实现中频和基带功能,与主控交换板交互的是基带解调译码后的bit信息流,信号处理板通过以太网配置不同槽位处理的载波数量、频点、带宽参数不同。
9.一种基于VPX架构的单个采样板多载波信号处理方法,其特征在于,只有1个采样板进行工作,适合对应波束中载波集中并且用户数量较大的情况,具体步骤包括:
根据主控交换板的参数配置,信号处理板1加载多载波中频处理程序,控制采样尾板并进行数字变频的信号预处理,信号处理板2~5加载基带处理程序,完成多载波信号的定时同步、调制解调、编码译码的功能;
采样板1通过连接器P2与信号处理板1互通,信号处理板1进行多载波数字变频,对外接收或产生基带IQ数据;
采样板1经过连接器P1将SRIO协议交换至信号处理板2、信号处理板3、信号处理板4和信号处理板5,信号处理板2、信号处理板3、信号处理板4和信号处理板5根据主控交换板以太网参数的配置,分别处理不同的基带波形,接收和发送信息bit流;
信号处理板2、信号处理板3、信号处理板4和信号处理板5将信息bit流通过SRIO协议交换至主控交换板,ZYNQ芯片对接收和发送的信息bit进行协议处理,通过主控尾板与装置外的上层设备进行通信。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110361318.2A CN113098820B (zh) | 2021-04-02 | 2021-04-02 | 一种基于vpx架构多载波信号处理装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110361318.2A CN113098820B (zh) | 2021-04-02 | 2021-04-02 | 一种基于vpx架构多载波信号处理装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113098820A CN113098820A (zh) | 2021-07-09 |
CN113098820B true CN113098820B (zh) | 2022-12-06 |
Family
ID=76673870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110361318.2A Active CN113098820B (zh) | 2021-04-02 | 2021-04-02 | 一种基于vpx架构多载波信号处理装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113098820B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114567899B (zh) * | 2022-03-14 | 2023-12-19 | 中科南京移动通信与计算创新研究院 | 基于vpx架构的终端检测装置及信号处理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107861898A (zh) * | 2017-10-18 | 2018-03-30 | 湖北三江航天险峰电子信息有限公司 | 一种基于OpenVPX架构的高速背板 |
CN109189714B (zh) * | 2018-07-10 | 2021-08-17 | 北京理工大学 | 一种基于Arria10 FPGA的双处理节点的信号处理系统 |
CN109408425A (zh) * | 2018-12-27 | 2019-03-01 | 中科院计算技术研究所南京移动通信与计算创新研究院 | 一种基于VPX的高速海量Flash存储模块 |
CN110109102B (zh) * | 2019-04-04 | 2022-05-03 | 电子科技大学 | 一种sar运动目标检测与速度估计的方法 |
CN111581153A (zh) * | 2020-06-09 | 2020-08-25 | 中国空气动力研究与发展中心计算空气动力研究所 | 一种基于Open VPX的雷达信号处理装置 |
-
2021
- 2021-04-02 CN CN202110361318.2A patent/CN113098820B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113098820A (zh) | 2021-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111736517A (zh) | 一种基于多通道adc和fpga的同步采集处理卡系统 | |
CN100384169C (zh) | 接入设备中的主从框级联系统 | |
CN113098820B (zh) | 一种基于vpx架构多载波信号处理装置及方法 | |
CN108337577A (zh) | 一种新型的vpx集成背板 | |
CN107919903B (zh) | 一种基于vpx架构的多模式卫星通信装置 | |
CN1996993B (zh) | 一种提高背板业务总线利用率的方法和系统 | |
KR100976728B1 (ko) | 다중 안테나를 이용한 고속 무선통신 시스템용 송신 및 수신 장치 | |
CN201699992U (zh) | 一种无线接入点共享基站带宽的系统 | |
EP0963080A2 (en) | Network transceiver having media independent interface | |
CN109729025B (zh) | 一种处理灵活以太网的数据的方法及相关设备 | |
CN105262598A (zh) | 一种以太网速率转换方法 | |
CN101217380B (zh) | 一种atca机框及机框系统 | |
CN103716258A (zh) | 高密度线卡、交换设备、集群系统及电信号类型配置方法 | |
CN101404609A (zh) | 一种数据交换方法、装置和系统 | |
CN114567899B (zh) | 基于vpx架构的终端检测装置及信号处理方法 | |
CN113794737A (zh) | 一种非标准终端节点设备数据交互系统 | |
CN208316743U (zh) | 一种phy卡及网络传输装置 | |
CN102244936A (zh) | 一种无线接入点共享基站带宽的方法及系统 | |
CN112153066A (zh) | 一种无线宽带自组网通信信息处理系统 | |
CN201821374U (zh) | 光隔离半双工串行通信总线 | |
CN110830754A (zh) | 一种基于网络的异构视频会议装置 | |
CN210725091U (zh) | 一种基于网络的异构视频会议装置 | |
CN215222189U (zh) | 一种短波专网信息终端 | |
CN205450874U (zh) | 一种基于atca架构的融合调度系统 | |
CN2899293Y (zh) | 计算机装置的整合式无线发射/接收模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 211100 floor 1-3, auxiliary building, building 6, artificial intelligence Industrial Park, Nanjing, Jiangsu Province Applicant after: Zhongke Nanjing mobile communication and computing Innovation Research Institute Address before: 211100 floor 1-3, auxiliary building, building 6, artificial intelligence Industrial Park, Nanjing, Jiangsu Province Applicant before: INSTITUTE OF COMPUTING TECHNOLOGY, CHINESE ACADEMY OF SCIENCES, NANJING INSTITUTE OF MOBILE COMMUNICATIONS AND COMPUTING INNOVATION |
|
GR01 | Patent grant | ||
GR01 | Patent grant |