CN113098764A - 一种基于arm处理器的分立式以太网管理系统 - Google Patents
一种基于arm处理器的分立式以太网管理系统 Download PDFInfo
- Publication number
- CN113098764A CN113098764A CN202110309298.4A CN202110309298A CN113098764A CN 113098764 A CN113098764 A CN 113098764A CN 202110309298 A CN202110309298 A CN 202110309298A CN 113098764 A CN113098764 A CN 113098764A
- Authority
- CN
- China
- Prior art keywords
- module
- interface
- management system
- arm processor
- arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002452 interceptive effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供一种基于ARM处理器的分立式以太网管理系统，涉及网关技术领域，以解决传统的网关是将交换(swich)模块和CPU模块放置于同一网关装置上，其具有成本高、灵活性差、散热集中以及串口数据扩展性能差的问题，包括网关主体；所述网关主体主体为弧状结构，网关主体内腔左右两端中分别内置有两个相互独立的CPU模块和Swich模块；所述CPU模块包括有ARM微处理器，ARM微处理器上分别具有以太网接口、CAN总线接口。本发明由于CPU模块和Swich模块空间独立，并采用RGMII/RMII协议将两个模块的数据交互连接，通过两个模块的分开避免了热能集中处理的问题，部件更换以及更新更加灵活，将CPU模块分开后的ARM处理器能兼容更多的串口，提升了网关的业务扩展范围。
Description
技术领域
本发明涉及网关技术领域，更具体地说，特别涉及一种基于ARM处理器的分立式以太网管理系统。
背景技术
网络管理系统是一种通过结合软件和硬件用来对网络状态进行调整的系统，以保障网络系统能够正常、高效运行，使网络系统中的资源得到更好的利用，是在网络管理平台的基础上实现各种网络管理功能的集。
如专利申请书CN202010208687.3中一种基于ARM和FPGA的网关通讯模块及DCS控制系统，包括两个相连的网关通讯单元，分别作为主网关通讯单元和从网关通讯单元；所述网关通讯单元包括FPGA单元和ARM单元；所述FPGA单元和所述ARM单元通过总线相连；所述FPGA单元包括FPGA处理器，以及均与所述FPGA处理器相连的RS-485通讯接口、10M/100M自适应网口、Profibus现场总线接口和RAM；所述ARM单元包括ARM单片机，以及均与所述ARM单片机相连的RS-485通讯接口、RS-232串口、GPRS接口、VGA显示接口、HART通讯接口、CAN接口、FLASH和SDRAM；所述ARM单片机包含有10M/100M/1000M自适应网口。本发明的基于ARM和FPGA的网关通讯模块及DCS控制系统基于ARM和FPGA的冗余配置架构，实现了网关通讯模块的实效性、稳定性、可扩展性。
传统的网关是将交换(swich)模块和CPU模块放置于同一网关装置上，其具有成本高、灵活性差、散热集中以及串口数据扩展性能差的问题。
于是，有鉴于此，针对现有的结构及缺失予以研究改良，提供一种基于ARM处理器的分立式以太网管理系统，以期达到更具有更加实用价值性的目的。
发明内容
为了解决上述技术问题，本发明提供一种基于ARM处理器的分立式以太网管理系统，以解决传统的网关是将交换(swich)模块和CPU模块放置于同一网关装置上，其具有成本高、灵活性差、散热集中以及串口数据扩展性能差的问题。
本发明基于ARM处理器的分立式以太网管理系统的目的与功效，由以下具体技术手段所达成：
一种基于ARM处理器的分立式以太网管理系统，包括网关主体；所述网关主体主体为弧状结构，网关主体内腔左右两端中分别内置有两个相互独立的CPU模块和Swich模块；所述CPU模块包括有ARM微处理器，ARM微处理器上分别具有以太网接口、CAN总线接口，键盘、LCD显示、时钟、复位、RS接口、RS接口、USB接口,而ARM微处理器的总线输入端上又串联有FLASH程序存储器和SDRAM数据存储器。
进一步的，所述CPU模块还包括DMA，DMA集成在CPU模块中。
进一步的，所述Swich模块包括MAC和PHY，MAC集成在Swich模块上，PHY留在Swich模块外，PHY通过MII接口与MAC连接。
进一步的，所述CPU模块和Swich模块空间独立，并采用RGMII/RMII协议将两个模块的数据交互连接。
进一步的，所述RGMII/RMII协议将两个模块的数据交互连接的上层与应用层协议接口层互联，并且与计时模块互联，最终融合了以太网帧处理模块。
进一步的，所述MII接口即媒体独立接口，MII接口是MAC与PHY连接的标准接口。
进一步的，系统采用DC5V稳压电源进行供电，电源输入后经稳压芯片ATC17-33和ATC17-25分别产生3.3V和2.5V电压,给S3C44B0X及其外围电路供电。
进一步的，10MHz有源晶振为系统提供工作时钟,通过片内PLL电路倍频为50MHz作为微处理器的工作时钟。
与现有技术相比，本发明具有如下有益效果：
本发明由于CPU模块和Swich模块空间独立，并采用RGMII/RMII协议将两个模块的数据交互连接，通过两个模块的分开避免了热能集中处理的问题，部件更换以及更新更加灵活，将CPU模块分开后的ARM处理器能兼容更多的串口，提升了网关的业务扩展范围。
本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
图1是本发明的以太网网关主体左前轴视结构示意图。
图2是本发明的以太网网关主体右前轴视结构示意图。
图3是本发明的系统框图。
图4是本发明的ARM微处理器接口连接框图。
图5是本发明的Swich模块和CPU模块连接转换框图。
图中，部件名称与附图编号的对应关系为：
1、网关主体；2、CPU模块；201、ARM微处理器；202、DMA；3、Swich模块；301、MAC；302、PHY。
具体实施方式
下面结合附图和实施例对本发明的实施方式作进一步详细描述。以下实施例用于说明本发明，但不能用来限制本发明的范围。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例：
如附图1至附图5所示：
本发明提供一种基于ARM处理器的分立式以太网管理系统，包括网关主体；网关主体主体为弧状结构，网关主体内腔左右两端中分别内置有两个相互独立的CPU模块和Swich模块；CPU模块包括有ARM微处理器，ARM微处理器上分别具有以太网接口、CAN总线接口，键盘、LCD显示、时钟、复位、RS接口、RS接口、USB接口,而ARM微处理器的总线输入端上又串联有FLASH程序存储器和SDRAM数据存储器。
其中，CPU模块还包括DMA，DMA集成在CPU模块中，相互独立。
其中，Swich模块包括MAC和PHY，MAC集成在Swich模块上，PHY留在Swich模块外，PHY通过MII接口与MAC连接，避免芯片面积及模拟/数字混合架构影响。
其中，CPU模块和Swich模块空间独立，并采用RGMII/RMII协议将两个模块的数据交互连接，通过两个模块的分开避免了热能集中处理的问题，部件更换以及更新更加灵活，将CPU模块分开后的ARM处理器能兼容更多的串口，提升了网关的业务扩展范围。
其中，RGMII/RMII协议将两个模块的数据交互连接的上层与应用层协议接口层互联，并且与计时模块互联，最终融合了以太网帧处理模块。
其中，MII接口即媒体独立接口，MII接口是MAC与PHY连接的标准接口，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。"媒体独立"表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。
其中，系统采用DC5V稳压电源进行供电，电源输入后经稳压芯片ATC17-33和ATC17-25分别产生3.3V和2.5V电压,给S3C44B0X及其外围电路供电。
其中，10MHz有源晶振为系统提供工作时钟,通过片内PLL电路倍频为50MHz作为微处理器的工作时钟。
本实施例的具体使用方式与作用：
MAC301从PCI总线收到IP数据包(或者其他网络层协议的数据包)后，将之拆分并重新打包成最大1518Byte、最小64Byte的帧。这个帧里面包括了目标MAC地址、自己的源MAC地址和数据包里面的协议类型(比如IP数据包的类型用80表示，最后还有一个DWORD(4Byte)的CRC码，第一次传送某个目的IP地址的数据的时候，先会发出一个ARP包，其MAC的目标地址是广播地址，所有这个局域网的主机都收到了这个ARP请求。收到请求的主机将这个IP地址和自己的相比较，如果不相同就不予理会，如果相同就发出ARP响应包，这个包里面就包括了他的MAC地址。以后的给这个IP地址的帧的目标MAC地址就被确定了。
本发明的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
Claims (8)
1.一种基于ARM处理器的分立式以太网管理系统，其特征在于：包括网关主体(1)；
网关主体(1)主体为弧状结构，网关主体(1)内腔左右两端中分别内置有两个相互独立的CPU模块(2)和Swich模块(3)；
CPU模块(2)包括有ARM微处理器(201)，ARM微处理器(201)上分别具有以太网接口、CAN总线接口，键盘、LCD显示、时钟、复位、RS232接口、RS485接口、USB接口,而ARM微处理器(201)的总线输入端上又串联有FLASH程序存储器和SDRAM数据存储器。
2.如权利要求1所述基于ARM处理器的分立式以太网管理系统，其特征在于：所述CPU模块(2)还包括DMA(202)，
DMA(202)集成在CPU模块(2)中。
3.如权利要求1所述基于ARM处理器的分立式以太网管理系统，其特征在于：所述Swich模块(3)包括MAC(301)和PHY(302)，
MAC(301)集成在Swich模块(3)上，PHY(302)留在Swich模块(3)外，PHY(302)通过MII接口与MAC(301)连接。
4.如权利要求1所述基于ARM处理器的分立式以太网管理系统，其特征在于：所述CPU模块(2)和Swich模块(3)空间独立，并采用RGMII/RMII协议将两个模块的数据交互连接。
5.如权利要求4所述基于ARM处理器的分立式以太网管理系统，其特征在于：所述RGMII/RMII协议将两个模块的数据交互连接的上层与应用层协议接口层互联，并且与计时模块互联，最终融合了以太网帧处理模块。
6.如权利要求3所述基于ARM处理器的分立式以太网管理系统，其特征在于：所述MII接口即媒体独立接口，MII接口是MAC与PHY连接的标准接口。
7.如权利要求1所述基于ARM处理器的分立式以太网管理系统，其特征在于：系统采用DC5V稳压电源进行供电，电源输入后经稳压芯片ATC17-33和ATC17-25分别产生3.3V和2.5V电压,给S3C44B0X及其外围电路供电。
8.如权利要求7所述基于ARM处理器的分立式以太网管理系统，其特征在于：10MHz有源晶振为系统提供工作时钟,通过片内PLL电路倍频为50MHz作为微处理器的工作时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110309298.4A CN113098764A (zh) | 2021-03-23 | 2021-03-23 | 一种基于arm处理器的分立式以太网管理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110309298.4A CN113098764A (zh) | 2021-03-23 | 2021-03-23 | 一种基于arm处理器的分立式以太网管理系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113098764A true CN113098764A (zh) | 2021-07-09 |
Family
ID=76669048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110309298.4A Pending CN113098764A (zh) | 2021-03-23 | 2021-03-23 | 一种基于arm处理器的分立式以太网管理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113098764A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103152188A (zh) * | 2011-12-06 | 2013-06-12 | 沈阳中科博微自动化技术有限公司 | 一种基于国际工业无线标准的网络管理设备 |
| WO2014067050A1 (en) * | 2012-10-29 | 2014-05-08 | Qualcomm Incorporated | Ethernet over usb interfaces with full-duplex differential pairs |
| CN104993982A (zh) * | 2015-05-19 | 2015-10-21 | 南京国电南自电网自动化有限公司 | 一种fpga芯片内置phy收发器功能的以太网实现系统 |
| CN206775530U (zh) * | 2017-06-09 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种基于arm+fpga架构的路由器 |
| CN208316744U (zh) * | 2018-05-30 | 2019-01-01 | 奥维飞越通信有限公司 | 一种基于区域宽带无线网络的背负通信系统 |
-
2021
- 2021-03-23 CN CN202110309298.4A patent/CN113098764A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103152188A (zh) * | 2011-12-06 | 2013-06-12 | 沈阳中科博微自动化技术有限公司 | 一种基于国际工业无线标准的网络管理设备 |
| WO2014067050A1 (en) * | 2012-10-29 | 2014-05-08 | Qualcomm Incorporated | Ethernet over usb interfaces with full-duplex differential pairs |
| CN104993982A (zh) * | 2015-05-19 | 2015-10-21 | 南京国电南自电网自动化有限公司 | 一种fpga芯片内置phy收发器功能的以太网实现系统 |
| CN206775530U (zh) * | 2017-06-09 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种基于arm+fpga架构的路由器 |
| CN208316744U (zh) * | 2018-05-30 | 2019-01-01 | 奥维飞越通信有限公司 | 一种基于区域宽带无线网络的背负通信系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882839B2 (en) | Zero-latency network on chip (NoC) | |
| US6662254B1 (en) | System architecture | |
| EP1806653B1 (en) | A method and apparatus for dynamically configuring hardware resources by a generic CPU management interface | |
| US6405247B1 (en) | Method and apparatus for operating the internet protocol over a high-speed serial bus | |
| US7451335B2 (en) | Selectively disabling a portion of ASF operations when ASF device is powered by auxiliary power | |
| JP4571671B2 (ja) | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 | |
| US11695708B2 (en) | Deterministic real time multi protocol heterogeneous packet based transport | |
| KR20180112668A (ko) | 베이스보드 관리 컨트롤러(BMC)를 사용하여 NVMe-oF 디바이스를 구성하는 시스템 및 방법 | |
| US20030235216A1 (en) | Clock synchronizing method over fault-tolerant Ethernet | |
| JP2008508826A (ja) | ＦｌｅｘＲａｙ通信モジュール | |
| US20030055900A1 (en) | Network and associated network subscriber having message route management between a microprocessor interface and ports of the network subscriber | |
| US11500901B2 (en) | Apparatuses and methods involving synchronization using data in the data/address field of a communications protocol | |
| CN112929117B (zh) | 一种兼容可定义确定性通信以太网 | |
| TWI566548B (zh) | 通訊網路之模組化交換網路節點 | |
| US20070116023A1 (en) | Method and apparatus for dynamically configuring a generic processing module | |
| JP2008509463A (ja) | メッセージをメッセージメモリに記憶する方法およびメッセージメモリ | |
| KR100257712B1 (ko) | 인터넷을 이용한 프로세스 간의 정보교환 장치 | |
| US20230388251A1 (en) | Tightly-Coupled, Loosely Connected Heterogeneous Packet Based Transport | |
| US6178180B1 (en) | Communications adapter for processing ATM and ISDN data | |
| CN113098764A (zh) | 一种基于arm处理器的分立式以太网管理系统 | |
| JP2008187711A (ja) | ２つのエンティティ間の通信ゲートウェイ | |
| EP2460278B1 (en) | Transaction terminator | |
| US7404020B2 (en) | Integrated fibre channel fabric controller | |
| WO2022198880A1 (zh) | 一种任意字节读写用户侧逻辑控制器 | |
| US20070153781A1 (en) | Method and apparatus for dynamically configuring registers by a generic CPU management interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210709 |