CN113098514A - 电容网络失配的校正方法、装置、电子设备及存储介质 - Google Patents
电容网络失配的校正方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN113098514A CN113098514A CN202110359767.3A CN202110359767A CN113098514A CN 113098514 A CN113098514 A CN 113098514A CN 202110359767 A CN202110359767 A CN 202110359767A CN 113098514 A CN113098514 A CN 113098514A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- capacitors
- voltage
- common
- digital code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种电容网络失配的校正方法、装置、电子设备及存储介质,方法包括:步骤1,将待校正ADC的预定数字码的多个电容分为多个电容组;步骤2,对多个电容组进行组合,均分为第一和第二部分电容,将第一部分电容自由端连接第一参考电压,将第二部分电容自由端连接第二参考电压,第一和第二部分电容公共端均连接共模电压;步骤3,将第一和第二部分电容公共端与共模电压断开,将第一和第二部分电容的自由端均改变为与共模电压连接;步骤4,获取各电容组合在步骤2和3的公共端电压,根据各电容组合在步骤2和3的公共端电压之间的电压差校正预定数字码的电容网络失配;步骤5,对待校正ADC中每个数字码依据从高位到低位顺序,执行步骤1‑4。
Description
技术领域
本发明涉及模数转换器设计领域,具体涉及一种电容网络失配的校正方法、装置、电子设备及存储介质。
背景技术
Pipeline ADC(流水线模数转换器)是由很多级ADC组成流水线构成的。除最后一级之外,每一级都包含一个ADC、一个DAC(数模转换器)、一个减法器和一个残差放大器,最后一级只需要有一个ADC,其中ADC和DAC经常使用SAR(Successive ApproximationRegister,逐次比较型)结构。
在芯片制造过程中,SAR ADC电容分压网络的比配程度在很大程度上影响了ADC的精度,而且制造完成之后由于电容值难以测量,因而为了达到高精度,需要改进电路结构或者采用校准技术。
目前,提高ADC精度主要有以下几种方式:
(1)使用激光调修技术,使得权电容或权电阻网络的匹配性更好。然而,使用激光调修需要增加额外的工艺成本。
(2)在版图设计时,除了设计单位电容之外,再设计很多小电容或电阻,在单位电容附近,根据ADC的测试结果决定是否将这些电容连入网络中,即用这些小电容或电阻微调权电容或电阻网络。然而,该技术增加了版图设计的复杂程度,而且由于制造精度的限制,难以制造非常小的电容来弥补误差(COMS工艺下电容的标准差一般在1%以下)。
(3)在校准时,测量二进制权电容网络中的每个电容的实际权重,并数字化保存在寄存器中。进行模数转化时,将ADC的原始数字码按照实际权重重新加权求和得到校正后的数字码并输出。然而,为了保证ADC输出位数一定,必须对重新加权后的数字码进行截断,此时会产生阶段误差,导致差分非线性度在经过矫正之后也会产生1LSB的误差。此外,在矫正过程中,后级的Sub ADC充当前级SubADC的误差的量化器。因此,测量出的权重是一个定点数,而非真实权重,也会有截断误差,并且该误差会在求和时累积。且由于后级SubADC的线性度、增益误差等问题,测量出的权重会与真实权重有一定偏差。
发明内容
有鉴于此,本发明提供一种电容网络失配的校正方法、装置、电子设备及存储介质,以解决上述提及的至少一个问题。
根据本发明的第一方面,提供一种电容网络失配的校正方法,所述方法包括:
步骤1,将待校正模数转换器ADC的预定数字码的多个电容分为多个电容组,每个电容一端为自由端、另一端为公共端,自由端可连接第一参考电压、第二参考电压或者共模电压,公共端可连接共模电压,所述共模电压值为第一参考电压和第二参考电压之和的一半;
步骤2,对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压Vcm;
步骤3,将第一部分电容和第二部分电容的公共端与共模电压Vcm断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压Vcm连接;
步骤4,通过预定方式获取各电容组合在步骤2和步骤3的公共端电压,并根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配;
步骤5,对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,执行所述步骤1至步骤4,以此来校正所述待校正ADC的电容网络的失配。
根据本发明的第二方面,提供一种电容网络失配的校正装置,所述装置包括:
电容组生成单元,用于将待校正模数转换器ADC的预定数字码的多个电容分为多个电容组,每个电容一端为自由端、另一端为公共端,自由端可连接第一参考电压、第二参考电压或者共模电压,公共端可连接共模电压,所述共模电压值为第一参考电压和第二参考电压之和的一半;
电容组组合充电单元,用于对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压Vcm;
连接控制单元,用于将第一部分电容和第二部分电容的公共端与共模电压Vcm断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压Vcm连接;
校正单元,用于通过预定方式获取各电容组合在步骤2和步骤3的公共端电压,并根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配;
控制单元,用于对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,执行所述电容组生成单元、电容组组合充电单元、连接控制单元和校正单元,以此来校正所述待校正ADC的电容网络的失配。
根据本发明的第三方面,提供一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现上述方法的步骤。
根据本发明的第四方面,提供一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现上述方法的步骤。
由上述技术方案可知,通过对待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,对于某个预定数字码,将该预定数字码的多个电容先分为多个电容组,之后对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压,充电完成后,将第一部分电容和第二部分电容的公共端与共模电压断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压连接,之后,根据各电容组合在步骤102和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配,这样就可以校正ADC的电容网络失配,从而可以提高ADC的精度。相比于现有技术,本校正方案成本较低,且无需增加ADC制造过程的复杂度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的
图2是根据本发明实施例的各数字码的电容示意图;
图3是根据本发明实施例的各数字码的电容排列组合示意图;
图4是根据本发明实施例的|Δi|和|Δj|的坐标示意图;
图5是根据本发明实施例的电容阵列结构示意图;
图6是根据本发明实施例的图5电容阵列的核心示意图;
图7是根据本发明实施例的Δ1组合在各流程的电路连接示意图;
图8是根据本发明实施例的电容网络失配校正装置的结构框图;
图9为本发明实施例的电子设备600的系统构成的示意框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
由于SAR ADC在制造完成之后,较难测试电容值,并且,目前提高ADC精度的技术存在成本高、制造过程复杂等问题,基于此,本发明实施例提出一种无需测量电容值就可以校正电容网络失配的方案,该方案通过电容重排技术来校准电容网络的失配,从而提高ADC的精度。以下结合附图来详细描述本发明实施例。
图1是根据本发明实施例的电容网络失配校正方法的流程图,如图1所示,该方法包括:
步骤101,将待校正模数转换器ADC的预定数字码的多个电容分为多个电容组,每个电容一端为自由端、另一端为公共端,自由端可连接第一参考电压、第二参考电压或者共模电压,公共端可连接共模电压,所述共模电压值为第一参考电压和第二参考电压之和的一半。
步骤102,对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压Vcm。
步骤103,将第一部分电容和第二部分电容的公共端与共模电压断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压连接;
步骤104,通过预定方式获取各电容组合在步骤102和步骤103的公共端电压,并根据各电容组合在步骤102和步骤103的公共端电压之间的电压差校正所述预定数字码的电容网络失配。
这里的预定方式可以是现有技术中的测量电容组电压的方法,本发明对此不作限制。
在一个实施例中,根据各电容组合在步骤102和步骤103的公共端电压之间的电压差校正所述预定数字码的电容网络失配可以包括:将在步骤102和步骤103的公共端电压之间的最小电压差对应的电容组合确定为所述预定数字码的电容,以此校正所述预定数字码的电容网络失配。
具体地,先获取各电容组合在步骤102和步骤103的公共端电压之间的电压差;之后根据最大线性无关组原理,确定各电容组合的电压差中的最小电压差。电压差越大,就说明电容网络的失配程度越大,因此,电压差最小的那组电容组合的匹配程度最好,从而,可以将该组电容确定为所述预定数字码的电容。
在另一个实施例中,还可以基于作差法(在后续将详细描述)根据各电容组合在步骤102和步骤103的公共端电压之间的电压差、与共模电压值校正所述预定数字码的电容网络失配。
需要说明的是,如果电容的比例是完全匹配的,则各电容组合在步骤102和步骤103的公共端电压之间的电压差应为0,即各电容组合在步骤102的电压等于在步骤103的电压。然而,由于电容网络的失配,电容的公共端将会产生电压差,且电容网络的匹配程度越差,电压差会越大。因而,在本发明实施例中,选择电压差最小的电容组合,即可知该电容组合的匹配程度最好。也就是说,电容公共端的电压差的大小反映了电容阵列的匹配程度。
步骤105,对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,执行所述步骤101至步骤104,以此来校正所述待校正ADC的电容网络的失配。
在具体实施过程中,对于待校正ADC,从高位数字码到低位数字码进行校正,例如,校正顺序为MSB(最高有效位),MSB-1,MSB-2,……,LSB(最低有效位)。
通过对待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,对于某个预定数字码,将该预定数字码的多个电容先分为多个电容组,之后对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压,充电完成后,将第一部分电容和第二部分电容的公共端与共模电压断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压连接,之后,根据各电容组合在步骤102(即,充电完成后)和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配,这样就可以校正ADC的电容网络失配,从而可以提高ADC的精度。相比于现有技术,本校正方案成本较低,且无需增加ADC制造过程的复杂度。
一般来说,待校正ADC的总电容数量为2n个,MSB的电容数量为2n-1个,MSB-1的电容数量为2n-2个,以此类推,即,下层数字码的电容数量为上层数字码电容数量的一半。
随着n的增大,电容数量呈指数增长,而排列组合的复杂度增长的比电容数量更快,此情况下的电容组合问题是NP(Non-deterministic Polynomial Complete,多项式复杂程度的非确定性)难问题。因此,如果想得到最优解,重排就会非常耗时。在本发明实施例中,对于n>3的情况,可以先将每层的电容分为8组,如图2所示,图中每个正方形方框表示一组电容(在图3中用数字1,2,……,8表示每组电容)。对于总电容,每组包含2n-3个电容,然后再将这8组分为两部分(其中一部分作为下层数字码的电容),图中虚线方框表示对应层数字码的电容,这些电容需要进行排列组合。
对于MSB层(或者其他层),这8组电容,如图3所示,总共有35种排列组合,选择在步骤102和步骤103的公共端电压之间的最小电压差对应的电容组合确定为MSB的电容。例如,第一组电容排列1,2,3,4为第一部分电容,5,6,7,8为第二部分电容,该组在步骤102和步骤103的公共端电压之间的电压差最小,则选择该组作为MSB层的电容排列,之后,MSB-1层可以选择1,2,3,4或者5,6,7,8中的一组作为MSB-1层的电容。假设MSB-1层选择5,6,7,8,将5,6,7,8分为8组电容,之后对这8组电容执行上述步骤101-104的流程。
以此类推,为ADC中各层数字码进行电容重排,这样,在不改变工艺且不测量电容值的情况下,可以得到匹配程度较好的权电容网络。
具体而言,基于图3所示,8组电容有35种组合方式,假设8个元素组分别为X1…X8,35种排列情况中每种情况的组合差值为Δi,i=1,2…35。那么Δi可以用X1…X8表示(其中,一部分连接正参考电压,另一部分连接负参考电压)。例如:
Δ1=(X1+X2+X3+X4)-(X5+X6+X7+X8)
Δ2=(X1+X2+X3+X5)-(X4+X6+X7+X8)
……
Δ34=(X1+X5+X7+X8)-(X2+X3+X4+X6)
Δ35=(X1+X6+X7+X8)-(X2+X3+X4+X5)
写成通式为:
其中aij的取值只能是1或-1。
从35种分组情况中选出匹配情况最好的方法有以下三种操作方式:
(2)遍历最大线性无关组所对应的分组,并测量最大线性无关组对应的Δi(j)得j代表某种分组情况在最大线性无关组中的变化,i(j)表示在35种分组中的编号。然后,利用得到所有然后选出绝对值最小的选出了最小差的那个组合,该组合即为最好的组合。
以下以8个电容分组为例解释使用最大线性无关组求所有的Δi的方法。
矩阵A是35行,8列的向量矩阵。将矩阵的每一行作为一个向量αi,则:
由线性代数中的定理,矩阵A的秩不超过8(行数和列数中较小的一个数),因此向量组αi的秩也不超过8。这里只能知道秩的范围,不能知道具体是多大。设秩为r=rank(A)。然后从αi中找到极大线性无关组,设极大线性无关组为αindex(1)…αindex(r),这r个向量依然是αi中的。由于向量组中的其他向量是可以由线性无关组线性标出的,则可得:
把公式(4)带入公式(3),可得:
再将公式(5)带入公式(2),可得:
首先分析矩阵B,矩阵B是通过矩阵A得到的。矩阵A是只与排列顺序相关的,与无关,因此矩阵A是一个固定矩阵,所以矩阵B也是一个固定矩阵。因此只要测量出Δindex(1)…Δindex(r),再通过公式(6)即可得到所有的Δi。
矩阵计算在计算机的辅助下是可以以很快的速度进行,但是测量的过程是要硬件实现的,需要花费大量时间。使用本文的方法,测量的次数从35次压缩到不到8次。对于更多的分组,压缩的比例更大,因此,通过本发明实施例可以大幅提升速度,对比如下表1所示:
表1
(3)基于作差法,比较|Δi|和|Δj|。作差法直接比较|Δi|和|Δj|,i不等于j。如果能作差并知道差的正负性(|Δi|-|Δj|大于0还是小于0),就可以使用冒泡排序算法求出最小的|Δi|和与之对应的i。
对于上述方式(3),有以下两种数学算法:
算法1:对|Δi|-|Δj|进行恒等变换
算法1的流程为:
(1)比较Δi与0的大小关系。
(2)比较Δj与0的大小关系。
(3)根据公式(7),比较|Δi|-|Δj|与0的大小关系。
算法2:线性规划
图4为|Δi|和|Δj|的坐标示意图,图中横轴为Δi,纵轴为Δj,绿线为Δi+Δj=0,红线为-Δi+Δj=0,|Δi|-|Δj|<0的区域为阴影区域。容易验证,|Δi|-|Δj|<0等价于-Δi+Δj和Δi+Δj同号,即,Δi、Δj同时大于零或者小于零。
算法2的流程为:
(1)比较-Δi+Δj与0的大小关系。
(2)比较Δi+Δj与0的大小关系。
(3)根据两次比较的结果判断大小。
从算法1和算法2的流程中可以得知,需要实现5个式子与0的比较。其中分别是:Δi,Δj,Δi-Δj,-Δi-Δj,-Δi+Δj,Δi+Δj。带入公式(1),则五个式子的通式可写为:
其中,k为1到5,表示五个式子。容易验证,bkijt等于0,或正负1,或正负2。这里由于使用的是电容,因此用C(电容符号)代替X。
为了更好地理解本发明,以下以ADC中的MSB层为例,来详细描述电容校正过程。
图5是电容阵列结构示意图,如图5所示,将MSB层中的多个电容分为8组电容,每一组中是由多个单位电容共同组成的,C0表示的是电容阵列中余下的不需要分组的电容的和,其中,Vcm为共模电压,Vrefp为正参考电压,Vrefn为负参考电压,Vsum为公共端电压,Vcm为正参考电压和负参考电压之和的一半。
图6是图5电容阵列的核心示意图,如图6所示,电容C0到C8的自由端电压分别为V0到V8,公共端电压为Vsum。设初始状态下V0到V8分别为V00到V80,公共端电压Vsum0。如果某一个电容自由端的电压产生变化,那么公共端电压必然会产生变化。以C0为例,如果V0从V00变到V01(ΔV0=V01-V00),而其他电容自由端的电压没有改变,那么公共端电压将会变化到Vsum1,公共端的电压变化量为(特别要注意的是这个点的电压虽然产生了,但是它的驱动能力很弱,如果想对这个点的电压进行模数转换,必须通过有源器件将这个电压转化为一个强驱动能力电压,或者进行隔离)。进而得到更一般的结论,如果每个电容的自由端的电压都有变化,那么公共端的电压变化为:
由上述公式可知,通过电容值,将公共端电压与自由端电压联系在一起。根据这个关系,进一步地,可以通过合理的控制自由端和公共端的初始电压和自由端的电压改变量,让Vsum1与Δi建立关系。
实现步骤(单端电容阵列)如下:
步骤1、将电容公共端接Vcm,自由端根据公式(8)的bkijt接不同的电压,C0自由端接Vcm。
步骤2、首先断开电容公共端与Vcm之间的开关,此时,公共端存储的电荷量将不会再变化,然后自由端根据bkijt接不同的电压,C0自由端接Vcm,自由端所接电压与bkijt的关系如下表2所示:
b<sub>kijt</sub> | 在步骤1中 | 在步骤2中 |
0 | V<sub>cm</sub> | V<sub>cm</sub> |
1 | V<sub>refn</sub> | V<sub>cm</sub> |
2 | V<sub>refn</sub> | V<sub>refp</sub> |
-1 | V<sub>refp</sub> | V<sub>cm</sub> |
-2 | V<sub>refp</sub> | V<sub>refn</sub> |
表2这两步操作之后,公共端电压为:
步骤3、待公共端电压稳定后通过比较器,比较公共端电压Vsum与Vcm(共模电压)。若公共端电压更高,则Skij>0,若公共端电压更低则Skij<0。
在一个实例中,以计算差值Δ1为例,Δ1=(C1+C2+C3+C4)-(C5+C6+C7+C8)
根据Δ1,可知bkijt的值,其中,k=1,i=1,j任意取值,则,Δ1对应的电容组合的自由端电压如下表3所示:
电容序号t | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
b<sub>kijt</sub> | 1 | 1 | 1 | 1 | -1 | -1 | -1 | -1 |
自由端初始电压 | Vrefn | Vrefn | Vrefn | Vrefn | Vrefp | Vrefp | Vrefp | Vrefp |
自由端变化到的电压 | Vcm | Vcm | Vcm | Vcm | Vcm | Vcm | Vcm | Vcm |
表3
上表3中第三行和第四行通过第二行得到的,图7示出了Δ1组合在各流程的电路连接。这样,公共端的电压就为:
根据公式(11)可知,要选出绝对值最小的即,选择绝对值最小通过运算就可以得到同理可得这样虽然不能得到但是由于分母相同,因此并不影响比较绝对值的大小,也不影响线性性(不影响线性性的意思是可以通过最大线性无关组的得到所有的)。
根据上述作差法的算法2可知,只要比较Δi+Δj,-Δi+Δj与0的大小即可。根据公式(10),可以得到:
根据上述公式(12)和(13)可知,比较Δi+Δj,-Δi+Δj与0的大小,故而等价于比较Vsum(Δi+Δj),Vsum(-Δi+Δj)与Vcm(共模电压)的大小,该比较过程可以通过比较器完成。
需要说明的是,由于无需引入模数转换器,因而可以减少引入模数转换器带来的误差,因而,通过比较器比较电压差,可以得到准确的比较结果,准确地校正电容网络,从而可以提高ADC的精度。
对于Pipeline ADC而言,一个ADC中的数字码电压差在电路中产生的位置和PipelineADC中每一级ADC中数字码电压差产生的位置相同,因此,可以直接使用PipelineADC中的放大器和后级ADC对该误差进行放大并量化。
在具体实施过程中,可以从最后一级开始电容重排,从后向前进行电容重排,这样可以最大程度的保证在对前级进行校正时,对前级误差进行量化的ADC的精度。
基于相似的发明构思,本发明实施例还提供一种电容网络失配的校正装置,优选地,该装置可用于实现上述方法实施例的流程。
图8是该电容网络失配校正装置的结构框图,如图8所示,该装置包括:电容组生成单元1、电容组组合充电单元2、连接控制单元3、校正单元4和控制单元5,其中:
电容组生成单元1,用于将待校正模数转换器ADC的预定数字码的多个电容分为多个电容组,每个电容一端为自由端、另一端为公共端,自由端可连接第一参考电压、第二参考电压或者共模电压,公共端可连接共模电压,所述共模电压值为第一参考电压和第二参考电压之和的一半。
电容组组合充电单元2,用于对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压Vcm。
连接控制单元3,用于将第一部分电容和第二部分电容的公共端与共模电压Vcm断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压Vcm连接。
校正单元4,用于通过预定方式获取各电容组合在步骤2和步骤3的公共端电压,并根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配。
控制单元5,用于对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,执行所述电容组生成单元、电容组组合充电单元、连接控制单元和校正单元,以此来校正所述待校正ADC的电容网络的失配。
通过控制单元对待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,对于某个预定数字码,电容组生成单元1将该预定数字码的多个电容先分为多个电容组,之后电容组组合充电单元2对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压,充电完成后,连接控制单元3将第一部分电容和第二部分电容的公共端与共模电压断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压连接,之后,校正单元4根据各电容组合在步骤102(即,充电完成后)和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配,这样就可以校正ADC的电容网络失配,从而可以提高ADC的精度。相比于现有技术,本校正方案成本较低,且无需增加ADC制造过程的复杂度。
在具体实施过程中,上述装置还包括:最小电压差确定单元,用于确定在步骤2和步骤3的公共端电压之间的最小电压差。该最小电压差确定单元具体包括:
电压差获取模块,用于获取各电容组合在步骤2和步骤3的公共端电压之间的电压差;
最小电压差确定模块,用于根据最大线性无关组原理,确定各电容组合的电压差中的最小电压差。
在一个实施例中,校正单元4将在步骤2和步骤3的公共端电压之间的最小电压差对应的电容组合确定为所述预定数字码的电容,以此校正所述预定数字码的电容网络失配。
在另一个实施例中,校正单元4还可以基于作差法根据各电容组合在步骤2和步骤3的公共端电压之间的电压差、与共模电压值校正所述预定数字码的电容网络失配。
上述各单元、各模块的具体执行过程,可以参见上述方法实施例中的描述,此处不再赘述。
在实际操作中,上述各单元、各模块可以组合设置、也可以单一设置,本发明不限于此。
本实施例还提供一种电子设备,该电子设备可以是台式计算机、平板电脑及移动终端等,本实施例不限于此。在本实施例中,该电子设备可以参照上述方法实施例进行实施及电容网络失配校正装置的实施例进行实施,其内容被合并于此,重复之处不再赘述。
图9为本发明实施例的电子设备600的系统构成的示意框图。如图9所示,该电子设备600可以包括中央处理器100和存储器140;存储器140耦合到中央处理器100。值得注意的是,该图是示例性的;还可以使用其他类型的结构,来补充或代替该结构,以实现电信功能或其他功能。
一实施例中,电容网络失配校正功能可以被集成到中央处理器100中。其中,中央处理器100可以被配置为进行如下控制:
步骤1,将待校正模数转换器ADC的预定数字码的多个电容分为多个电容组,每个电容一端为自由端、另一端为公共端,自由端可连接第一参考电压、第二参考电压或者共模电压,公共端可连接共模电压,所述共模电压值为第一参考电压和第二参考电压之和的一半;
步骤2,对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压Vcm;
步骤3,将第一部分电容和第二部分电容的公共端与共模电压Vcm断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压Vcm连接;
步骤4,通过预定方式获取各电容组合在步骤2和步骤3的公共端电压,并根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配;
步骤5,对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,执行所述步骤1至步骤4,以此来校正所述待校正ADC的电容网络的失配。
从上述描述可知,本申请实施例提供的电子设备,通过对待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,对于某个预定数字码,将该预定数字码的多个电容先分为多个电容组,之后对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压,充电完成后,将第一部分电容和第二部分电容的公共端与共模电压断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压连接,之后,根据各电容组合在步骤102(即,充电完成后)和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配,这样就可以校正ADC的电容网络失配,从而可以提高ADC的精度。相比于现有技术,本校正方案成本较低,且无需增加ADC制造过程的复杂度。
在另一个实施方式中,电容网络失配校正装置可以与中央处理器100分开配置,例如可以将电容网络失配校正装置配置为与中央处理器100连接的芯片,通过中央处理器的控制来实现电容网络失配校正功能。
如图9所示,该电子设备600还可以包括:通信模块110、输入单元120、音频处理单元130、显示器160、电源170。值得注意的是,电子设备600也并不是必须要包括图9中所示的所有部件;此外,电子设备600还可以包括图9中没有示出的部件,可以参考现有技术。
如图9所示,中央处理器100有时也称为控制器或操作控件,可以包括微处理器或其他处理器装置和/或逻辑装置,该中央处理器100接收输入并控制电子设备600的各个部件的操作。
其中,存储器140,例如可以是缓存器、闪存、硬驱、可移动介质、易失性存储器、非易失性存储器或其它合适装置中的一种或更多种。可储存上述与失败有关的信息,此外还可存储执行有关信息的程序。并且中央处理器100可执行该存储器140存储的该程序,以实现信息存储或处理等。
输入单元120向中央处理器100提供输入。该输入单元120例如为按键或触摸输入装置。电源170用于向电子设备600提供电力。显示器160用于进行图像和文字等显示对象的显示。该显示器例如可为LCD显示器,但并不限于此。
该存储器140可以是固态存储器,例如,只读存储器(ROM)、随机存取存储器(RAM)、SIM卡等。还可以是这样的存储器,其即使在断电时也保存信息,可被选择性地擦除且设有更多数据,该存储器的示例有时被称为EPROM等。存储器140还可以是某种其它类型的装置。存储器140包括缓冲存储器141(有时被称为缓冲器)。存储器140可以包括应用/功能存储部142,该应用/功能存储部142用于存储应用程序和功能程序或用于通过中央处理器100执行电子设备600的操作的流程。
存储器140还可以包括数据存储部143,该数据存储部143用于存储数据,例如联系人、数字数据、图片、声音和/或任何其他由电子设备使用的数据。存储器140的驱动程序存储部144可以包括电子设备的用于通信功能和/或用于执行电子设备的其他功能(如消息传送应用、通讯录应用等)的各种驱动程序。
通信模块110即为经由天线111发送和接收信号的发送机/接收机110。通信模块(发送机/接收机)110耦合到中央处理器100,以提供输入信号和接收输出信号,这可以和常规移动通信终端的情况相同。
基于不同的通信技术,在同一电子设备中,可以设置有多个通信模块110,如蜂窝网络模块、蓝牙模块和/或无线局域网模块等。通信模块(发送机/接收机)110还经由音频处理器130耦合到扬声器131和麦克风132,以经由扬声器131提供音频输出,并接收来自麦克风132的音频输入,从而实现通常的电信功能。音频处理器130可以包括任何合适的缓冲器、解码器、放大器等。另外,音频处理器130还耦合到中央处理器100,从而使得可以通过麦克风132能够在本机上录音,且使得可以通过扬声器131来播放本机上存储的声音。
本发明实施例还提供一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时以实现上述电容网络失配校正方法的步骤。
综上所述,本发明实施例通过对待校正ADC中每个数字码的公共端的电压差来校正ADC的电容网络失配,从而可以提高ADC的精度,相比于现有技术,本校正方案成本较低,且无需增加ADC制造过程的复杂度。
以上参照附图描述了本发明的优选实施方式。这些实施方式的许多特征和优点根据该详细的说明书是清楚的,因此权利要求旨在覆盖这些实施方式的落入其真实精神和范围内的所有这些特征和优点。此外,由于本领域的技术人员容易想到很多修改和改变,因此不是要将本发明的实施方式限于所例示和描述的精确结构和操作,而是可以涵盖落入其范围内的所有合适修改和等同物。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种电容网络失配的校正方法,其特征在于,所述方法包括:
步骤1,将待校正模数转换器ADC的预定数字码的多个电容分为多个电容组,每个电容一端为自由端、另一端为公共端,自由端可连接第一参考电压、第二参考电压或者共模电压,公共端可连接共模电压,所述共模电压值为第一参考电压和第二参考电压之和的一半;
步骤2,对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压;
步骤3,将第一部分电容和第二部分电容的公共端与共模电压断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压连接;
步骤4,通过预定方式获取各电容组合在步骤2和步骤3的公共端电压,并根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配;
步骤5,对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,执行所述步骤1至步骤4,以此来校正所述待校正ADC的电容网络的失配。
2.根据权利要求1所述的方法,其特征在于,根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配包括:
将在步骤2和步骤3的公共端电压之间的最小电压差对应的电容组合确定为所述预定数字码的电容,以此校正所述预定数字码的电容网络失配。
3.根据权利要求2所述的方法,其特征在于,通过如下方式确定在步骤2和步骤3的公共端电压之间的最小电压差:
获取各电容组合在步骤2和步骤3的公共端电压之间的电压差;
根据最大线性无关组原理,确定各电容组合的电压差中的最小电压差。
4.根据权利要求1所述的方法,其特征在于,根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配包括:
基于作差法根据各电容组合在步骤2和步骤3的公共端电压之间的电压差、与共模电压值校正所述预定数字码的电容网络失配。
5.一种电容网络失配的校正装置,其特征在于,所述装置包括:
电容组生成单元,用于将待校正模数转换器ADC的预定数字码的多个电容分为多个电容组,每个电容一端为自由端、另一端为公共端,自由端可连接第一参考电压、第二参考电压或者共模电压,公共端可连接共模电压,所述共模电压值为第一参考电压和第二参考电压之和的一半;
电容组组合充电单元,用于对所述多个电容组进行组合,均分为第一部分电容和第二部分电容,将第一部分电容的自由端连接所述第一参考电压,将第二部分电容的自由端连接所述第二参考电压,所述第一部分电容和所述第二部分电容的公共端均连接共模电压;
连接控制单元,用于将第一部分电容和第二部分电容的公共端与共模电压断开,将第一部分电容和第二部分电容的自由端均改变为与共模电压连接;
校正单元,用于通过预定方式获取各电容组合在步骤2和步骤3的公共端电压,并根据各电容组合在步骤2和步骤3的公共端电压之间的电压差校正所述预定数字码的电容网络失配;
控制单元,用于对所述待校正ADC中每个数字码依据从高位数字码到低位数字码的顺序,执行所述电容组生成单元、电容组组合充电单元、连接控制单元和校正单元,以此来校正所述待校正ADC的电容网络的失配。
6.根据权利要求5所述的装置,其特征在于,所述校正单元具体用于:
将在步骤2和步骤3的公共端电压之间的最小电压差对应的电容组合确定为所述预定数字码的电容,以此校正所述预定数字码的电容网络失配。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括:最小电压差确定单元,用于确定在步骤2和步骤3的公共端电压之间的最小电压差,
所述最小电压差确定单元包括:
电压差获取模块,用于获取各电容组合在步骤2和步骤3的公共端电压之间的电压差;
最小电压差确定模块,用于根据最大线性无关组原理,确定各电容组合的电压差中的最小电压差。
8.根据权利要求5所述的装置,其特征在于,所述校正单元具体用于:
基于作差法根据各电容组合在步骤2和步骤3的公共端电压之间的电压差、与共模电压值校正所述预定数字码的电容网络失配。
9.一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现权利要求1至4中任一项所述方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该计算机程序被处理器执行时实现权利要求1至4中任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110359767.3A CN113098514B (zh) | 2021-04-02 | 2021-04-02 | 电容网络失配的校正方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110359767.3A CN113098514B (zh) | 2021-04-02 | 2021-04-02 | 电容网络失配的校正方法、装置、电子设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113098514A true CN113098514A (zh) | 2021-07-09 |
CN113098514B CN113098514B (zh) | 2022-06-07 |
Family
ID=76673041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110359767.3A Active CN113098514B (zh) | 2021-04-02 | 2021-04-02 | 电容网络失配的校正方法、装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113098514B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
CN103873059A (zh) * | 2014-03-10 | 2014-06-18 | 天津大学 | 一种应用于高精度逐次逼近模数转换器的数字校准方法 |
CN104168020A (zh) * | 2014-08-19 | 2014-11-26 | 复旦大学 | 一种逐位逼近型模数转换器的电容非线性校准电路及方法 |
WO2017106831A1 (en) * | 2015-12-18 | 2017-06-22 | Texas Instruments Incorporated | Mismatch correction of attenuation capacitor in a sar adc |
CN107863966A (zh) * | 2017-10-31 | 2018-03-30 | 电子科技大学 | 一种用于智能传感器的逐次逼近模数转换器电容优化方法 |
CN110113050A (zh) * | 2019-05-05 | 2019-08-09 | 电子科技大学 | 一种应用于逐次逼近模数转换器的失配误差校正方法 |
-
2021
- 2021-04-02 CN CN202110359767.3A patent/CN113098514B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
CN103873059A (zh) * | 2014-03-10 | 2014-06-18 | 天津大学 | 一种应用于高精度逐次逼近模数转换器的数字校准方法 |
CN104168020A (zh) * | 2014-08-19 | 2014-11-26 | 复旦大学 | 一种逐位逼近型模数转换器的电容非线性校准电路及方法 |
WO2017106831A1 (en) * | 2015-12-18 | 2017-06-22 | Texas Instruments Incorporated | Mismatch correction of attenuation capacitor in a sar adc |
CN107863966A (zh) * | 2017-10-31 | 2018-03-30 | 电子科技大学 | 一种用于智能传感器的逐次逼近模数转换器电容优化方法 |
CN110113050A (zh) * | 2019-05-05 | 2019-08-09 | 电子科技大学 | 一种应用于逐次逼近模数转换器的失配误差校正方法 |
Non-Patent Citations (2)
Title |
---|
乔高帅等: "基于16位SAR模数转换器的误差校准方法", 《微纳电子技术》 * |
陈晓青等: "非二进制SAR ADC的电容失配校正方法", 《计算机工程与设计》 * |
Also Published As
Publication number | Publication date |
---|---|
CN113098514B (zh) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10069506B2 (en) | Calibration circuit and calibration method for DAC | |
TWI677195B (zh) | 類比數位轉換器之校正電路及校正方法 | |
US8223044B2 (en) | INL correction circuitry and method for SAR ADC | |
US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
US9106246B2 (en) | Successive approximation register analog-to-digital converter and associated control method | |
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
US7439896B2 (en) | Capacitive digital to analog and analog to digital converters | |
CN107046424A (zh) | 具有双转换的adc后台校准 | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
CN107017888B (zh) | 逐次逼近寄存器型模数转换器、校正方法及电子装置 | |
CN110401449B (zh) | 一种高精度sar adc结构及校准方法 | |
KR101478544B1 (ko) | 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법. | |
CN110086468A (zh) | 一种非二进制逐次逼近型模数转换器的权重校准方法 | |
US11424757B2 (en) | Successive approximation register analog-to-digital converter with calibration function and calibration method thereof | |
CN109150183A (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
CN114285411A (zh) | 基于最小均方算法和随机梯度法,应用于具有已校准查找表的模数转换器的残差校准方法 | |
US20140210654A1 (en) | Successive approximation ad converter and successive approximation ad conversion method | |
CN106998206B (zh) | 电荷再分配连续逼近式模拟数字转换器及其控制方法 | |
US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
TW201644204A (zh) | 類比至數位轉換裝置及相關的校正方法及校正模組 | |
CN113098514B (zh) | 电容网络失配的校正方法、装置、电子设备及存储介质 | |
US9859912B2 (en) | Charge-redistribution successive approximation ADC and control method thereof | |
CN109084931B (zh) | 一种传感器失调校准方法 | |
US7633415B2 (en) | System and method for calibrating digital-to-analog convertors | |
CN113114244A (zh) | 电容网络失配的校正方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |