CN113093852A - 一种漏电补偿电路 - Google Patents
一种漏电补偿电路 Download PDFInfo
- Publication number
- CN113093852A CN113093852A CN202110397331.3A CN202110397331A CN113093852A CN 113093852 A CN113093852 A CN 113093852A CN 202110397331 A CN202110397331 A CN 202110397331A CN 113093852 A CN113093852 A CN 113093852A
- Authority
- CN
- China
- Prior art keywords
- module
- transistor
- voltage follower
- leakage
- substrate potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供的漏电补偿电路，在输出模块与功能模块之间增加电流补偿模块，电流补偿模块包含开关模块和电压跟随器。电流补偿模块可尽量降低输出模块的漏电流，降低漏电流对功能模块的影响。
Description
技术领域
本发明涉及一种漏电补偿电路，特别涉及包含输出模块和功能模块的漏电流补偿电路，属于集成电路设计领域。
背景技术
在集成电路设计时，需要考虑MOS晶体管的非理想效应，例如需要考虑晶体管的漏极与衬底之间、源极与衬底之间存在寄生二极管，当寄生二极管导通时，会形成泄漏电流。而且，晶体管的亚阈值导电性，使得晶体管在亚阈值区沟道也存在漏电流。虽然这些漏电流的存在不可避免，但是其影响不可忽视。一旦漏电流过大，可能会导致电路不能正常工作。
图1为IO端口的电路图，输出模块100无效时，功能模块200有效；输出模块100有效时，功能模块200无效。输出模块100包括输出驱动晶体管P1和N1。当输出模块100无效，功能模块200有效时，P1、N1晶体管处于截止状态，由晶体管P1、N1以及ESD电路300产生的泄漏电流Ileak等于由P1产生的泄漏电流Ip、由N1产生的泄漏电流In、由ESD电路产生的泄漏电流Iesd的代数和。当泄漏电流Ileak不为0，或者泄露电流过大时，可能会影响功能模块200的工作状态，甚至导致功能模块200无法正常工作。
专利CN108376013A的漏电补偿方案是使用电流镜结构形成补偿电路，由于晶体管的匹配程度会影响电流复制比例的精度，当晶体管失配或漏源电压不相等时，会严重影响二者的漏电流复制比例。因此，该专利结构无法精确的补偿晶体管的漏电。
发明内容
本发明提供一种漏电补偿电路，用于消除输出模块产生的泄漏电流，减小泄漏电流对功能模块的影响。
本发明提供一种漏电补偿电路，在输出模块与功能模块之间，增加电流补偿模块，用于消除输出模块产生的泄漏电流。
本发明提供的一种漏电补偿电路中，电流补偿模块包含开关模块和电压跟随器。
本发明提供的开关模块中包含衬底电位选择模块，用于选择开关晶体管的衬底电位。
本发明提供的电流补偿模块中，电压跟随器可以使用差分形式的放大器结构。
本发明提供的电流补偿模块中，电压跟随器使用两级电压跟随器结构，其中第一级和第二级电压跟随器均为单端跟随器。第一级电压跟随器可以使用晶体管和电流源的结构组成。
附图说明
图1为现有技术。
图2为本发明的第一实施例。
图3为本发明的第一实施例。
图4为本发明的第二实施例。
图5为本发明的第二实施例的等效电路图之一。
图5a为本发明电压跟随器的一种实施方式。
图5b为本发明衬底电位选择模块的一种实施方式。
图6为本发明的第三实施例。
图7为本发明的第三实施例。
图8为本发明的第四实施例。
具体实施方式
实施例一
图1所示的电路中，输出模块100和功能模块200不能同时有效。当输出模块100无效时，在极端条件下，如高温条件下，由驱动晶体管及ESD电路产生的漏电流Ileak过大， 会影响到功能模块200的工作状态，甚至会导致功能模块200无法正常工作。因此，本发明提供一种用于减小泄漏电流的电路结构。
图2中，IO端口的输出模块100与功能模块200之间增加电流补偿模块400，用于抵消或减小漏电流。电流补偿模块400包含开关模块410和电压跟随器420。开关模块410由PMOS晶体管P2和NMOS晶体管N2组成。P2晶体管的衬底电位接电源VDD，N2晶体管的衬底电位接地GND。
当功能模块200无效，输出模块100有效时，开关模块410导通，电压跟随器420关闭并无效。
当功能模块200有效，输出模块100无效时，开关模块410关断，电压跟随器420处于工作状态。电压跟随器420的同相输入端连接节点net2，电压跟随器的反相输入端与其输出连接在一起，并连接至节点net1。输出模块100无效时，P1、N1均处于截止状态，相当于P1的栅端接VDD，N1的栅端接GND。考虑开关模块410中的晶体管P2和N2的沟道漏电，Ileak=（Vnet1-Vnet2）/R410off。其中，Vnet1为节点net1的电压、Vnet2为节点net2的电压、R410off为开关模块410关断时的等效阻抗，阻值非常大。根据运放“虚短”“虚断”的特性，可知电压跟随器420的输出端电压与同相输入电压相等，Vnet2=Vnet1,因此，Ileak =（Vnet1-Vnet2）/R410off=0。电流补偿模块400屏蔽了输出模块100和ESD电路300产生的漏电流，保证了漏电流不会影响功能模块200的正常工作。
开关模块410不仅可以包含互补晶体管P1和N1，还可以单独使用P1晶体管或N1晶体管。
实施例二
在实施例一中，相比较图1结构的电路，增加了N2和P2晶体管，N2和P2晶体管的衬底电位分别连接GND和VDD，N2和P2的衬底漏电不可忽视。对于net2节点而言，该节点的漏电流由晶体管N1、晶体管P1、ESD、晶体管N2、晶体管P2共同形成。图3中泄漏电流Ileak可表示为Ileak=Ibps+Ibns。此时,Ibps和Ibns中包含了P1、N1的沟道漏电流，ESD模块的漏电，P2、N2晶体管的沟道和衬底漏电等。
本发明进一步的提供一种衬底电位选择模块，用于消除开关模块410的泄漏电流。
图4中，P2晶体管的衬底和N2晶体管的衬底连接衬底电位选择模块430。当输出模块100有效，功能模块200无效时，开关模块410导通，电压跟随器420关闭，衬底电位选择模块430选择晶体管P2的衬底电位连接至固定电源VDD，选择晶体管N2的衬底电位连接至固定地信号GND。此时，图4的等效电路图与图3电路图相同。当输出模块100无效，功能模块200有效时，开关模块410关闭，电压跟随器420被使能工作，晶体管P2和晶体管N2的衬底连接至节点net1，图4的等效电路图为图5所示电路图。由于电压跟随器420的存在，Vnet1=Vnet2，晶体管P2和N2的衬底电位与源极和漏极电位相等。因此，晶体管P2的源端、漏端、衬底端的电位相等，沟道漏电流被消除，源/漏端与衬底的寄生二极管的漏电流被消除；晶体管N2的源端、漏端、衬底端的电位相等，沟道漏电流被消除, 漏端与衬底的寄生二极管的漏电流被消除。
图5a为电压跟随器420的一种实施方式，NMOS晶体管4203的栅端为电压跟随器的同相输入，NMOS晶体管4204的栅端为电压跟随器的反相输入，NMOS晶体管4204的漏端为电压跟随器的输出。
图5b为衬底电位选择模块430的一种实施方式，port1端口连接至输出模块，port2端口连接至晶体管P2的衬底，port3端口连接至晶体管N2的衬底。晶体管4301和4304导通时，晶体管4302、4303关断，晶体管P2和N2的衬底连接至输出模块；晶体管4301和4304关断时，晶体管4302、4303导通，晶体管P2的衬底电位连接至VDD，N2的衬底电位连接至GND。
实施例三
设计电路时，除消除漏电影响外，还需要折中考虑功耗、电压范围、面积、速度等其他性能因素，当其他性能因素与消除漏电因素冲突时，需要对消除漏电因素折中设计。本发明进一步的提供一种电路结构简单、面积较小、功耗较低的电压跟随器结构。
由于单端电压跟随器具有设计面积小、结构简单等优点，电压跟随器420可以使用单端跟随器结构。图6中，电压跟随器模块由两级单端电压跟随器组成，其中第一级跟随器由NMOS管N3和电流源I1组成，第二级跟随器由PMOS管P3和电流源I2组成。从图中可以看出，Vnet1=Vnet2-Vgsn3+|Vgsp3|，其中Vnet1、Vnet2、Vgsn3、Vgsp3分别为节点net1电压、节点net2电压、第一级电压跟随器中NMOS管N3的栅源电压、第二级电压跟随器中PMOS管P3的栅源电压。
通过设计合理的Vgsn3\Vgsp3，进而可以调整Vnet2和Vnet1的电压差，从而降低或消除漏电流。虽然此种结构的电压跟随器不能保证所有情况下net1和net2电压相等，但是可以将net1和net2的压差降低至一个较小的值，从而大幅减小漏电流，使其对功能模块200正常工作的影响降低。
使用单级单端电压跟随器，可以进一步降低电压跟随器的设计面积。图7中，电压跟随器421由NMOS管N3和电流源I1组成。此时，Vnet1=Vnet2-Vgsn3，设计较小的Vgsn3，可以使得Vnet1与Vnet2的电压差值尽量降低，进而降低泄漏电流Ileak，使得泄露电流Ileak对功能模块200正常工作时的影响降至最低。在一些应用场景下，不需要完全消除漏电流时，可使用本实施例提供的电路结构尽量减小输出模块的泄漏电流对功能模块的影响。
本领域技术人员应知，在本实施例中，单端电压跟随器电路的负载可以采用电流源、电阻、二极管连接的晶体管等来构成，其中电流源负载可采用MOS管构成的电流源。
图6和图7中的晶体管P2和N2的衬底电位还可连接衬底电位选择模块，用于消除由衬底引起的漏电。
实施例四
本发明的漏电补偿电路还可以用于芯片内部电路。图8中net2为芯片的内部信号，不连接外部端口。
图8中，内部电路包含输出模块100、功能模块200、电流补偿模块400。电流补偿模块400包含开关模块410和电压跟随器420。开关模块400由PMOS晶体管P2和NMOS晶体管N2组成。P2晶体管的衬底电位接电源VDD，N2晶体管的衬底电位接地GND。
当功能模块200无效，输出模块100有效时，开关模块410导通，电压跟随器420关闭并无效。
当功能模块200有效，输出模块100无效时，开关模块410关断，电压跟随器420处于工作状态。电压跟随器420的同相输入连接节点net2，电压跟随器420的反相输入与其输出连接在一起，并连接至节点net1。考虑开关模块410中的晶体管P2和晶体管N2的沟道漏电，Ileak=（Vnet1-Vnet2）/R410off。其中，Vnet1为节点net1的电压、Vnet2为节点net2的电压、R410off为开关模块410关断时的等效阻抗，阻值非常大。根据运放“虚短”“虚断”的特性，可知电压跟随器420的输出端电压与同相输入电压相等，Vnet2=Vnet1,因此，Ileak =（Vnet1-Vnet2）/R410off=0。电流补偿模块400屏蔽了输出模块100产生的漏电流，保证了漏电流不会影响功能模块200的正常工作。
本发明所示输出模块100的漏电器件为PMOS和NMOS，在实际电路应用中产生漏电的可能为其他器件。例如，三极管、IGBT等器件产生的漏电。其他器件产生的漏电，也可使用本发明的结构进行补偿，从而消除漏电流对功能模块的影响。
本发明所述的漏电补偿电路可用于芯片双向PAD引脚所连接的电路。在微控制器MCU芯片中，存在大量的双向PAD引脚，使用本发明的漏电补偿电路可以增强芯片的稳定性。
根据上文实施方式为本发明较佳实施例及所运用技术原理。本领域技术人员应理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说，能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括其他等效实施例。
Claims (10)
1.一种漏电补偿电路包括，功能模块、输出模块、电流补偿模块，所述电流补偿模块的第一端口连接输出模块，所述电流补偿模块的第二端口连接至功能模块，所述电流补偿模块包括开关模块、电压跟随器，所述开关模块的第一端子连接至输出模块，所述开关模块的第二端子连接功能模块，所述电压跟随器的输入端连接至功能模块，所述电压跟随器的输出端连接至输出模块。
2.根据权利要求1所述的漏电补偿电路，所述开关模块包含第一晶体管和第二晶体管。
3.根据权利要求2所述的漏电补偿电路，所述开关模块包括衬底电位选择模块，所述衬底电位选择模块用于选择开关模块的衬底电位。
4.根据权利要求3所述的漏电补偿电路，所述衬底电位选择模块的第一端连接至第一晶体管的衬底电位，所述衬底电位选择模块的第二端连接至第二晶体管的衬底电位，所述衬底电位选择模块的第三端连接至开关模块的第一端子。
5.根据权利要求1所述的漏电补偿电路，所述开关模块包含第一晶体管。
6.根据权利要求5所述的漏电补偿电路，所述开关模块包括衬底电位选择模块，所述衬底电位选择模块用于选择开关模块的衬底电位。
7.根据权利要求6所述的漏电补偿电路，所述衬底电位选择模块的第一端连接至第一晶体管的衬底电位，所述衬底电位选择模块的第二端连接至开关模块的第一端子。
8.根据权利要求4或7所述的漏电补偿电路，所述电压跟随器由第一级电压跟随器和第二级电压跟随器组成。
9.根据权利要求8所述的漏电补偿电路，所述第一级电压跟随器和第二级电压跟随器均为单端电压跟随器。
10.一种MCU芯片，其特征在于，包括权利要求1至9任一项所述的漏电补偿电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110397331.3A CN113093852B (zh) | 2021-04-14 | 2021-04-14 | 一种漏电补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110397331.3A CN113093852B (zh) | 2021-04-14 | 2021-04-14 | 一种漏电补偿电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113093852A true CN113093852A (zh) | 2021-07-09 |
| CN113093852B CN113093852B (zh) | 2022-11-01 |
Family
ID=76677098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110397331.3A Active CN113093852B (zh) | 2021-04-14 | 2021-04-14 | 一种漏电补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113093852B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115857612A (zh) * | 2023-03-02 | 2023-03-28 | 盈力半导体(上海)有限公司 | 带隙基准源及其低温漂控制方法、系统和芯片 |
| WO2024139178A1 (zh) * | 2022-12-28 | 2024-07-04 | 骏盈半导体(上海)有限公司 | 漏电补偿电路、芯片及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060097774A1 (en) * | 2004-11-11 | 2006-05-11 | Nec Electronics Corporation | Semiconductor device with leakage current compensating circuit |
| CN1988046A (zh) * | 2005-12-22 | 2007-06-27 | 松下电器产业株式会社 | 半导体泄漏电流检测器、测定方法及其半导体集成电路 |
| CN102136736A (zh) * | 2011-02-24 | 2011-07-27 | 复旦大学 | 一种抑制和消除无变压器光伏并网系统漏电流的方法和装置 |
| CN106656132A (zh) * | 2016-12-31 | 2017-05-10 | 唯捷创芯(天津)电子技术股份有限公司 | 一种极低漏电模拟开关、芯片及通信终端 |
| CN108376013A (zh) * | 2017-01-30 | 2018-08-07 | 艾普凌科有限公司 | 漏电流补偿电路和半导体装置 |
| US20200266784A1 (en) * | 2019-02-15 | 2020-08-20 | Semiconductor Components Industries, Llc | Bidirectional leakage compensation circuits for use in integrated circuits and method therefor |
-
2021
- 2021-04-14 CN CN202110397331.3A patent/CN113093852B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060097774A1 (en) * | 2004-11-11 | 2006-05-11 | Nec Electronics Corporation | Semiconductor device with leakage current compensating circuit |
| CN1790217A (zh) * | 2004-11-11 | 2006-06-21 | 恩益禧电子股份有限公司 | 具有漏电流补偿电路的半导体器件 |
| CN1988046A (zh) * | 2005-12-22 | 2007-06-27 | 松下电器产业株式会社 | 半导体泄漏电流检测器、测定方法及其半导体集成电路 |
| CN102136736A (zh) * | 2011-02-24 | 2011-07-27 | 复旦大学 | 一种抑制和消除无变压器光伏并网系统漏电流的方法和装置 |
| CN106656132A (zh) * | 2016-12-31 | 2017-05-10 | 唯捷创芯(天津)电子技术股份有限公司 | 一种极低漏电模拟开关、芯片及通信终端 |
| CN108376013A (zh) * | 2017-01-30 | 2018-08-07 | 艾普凌科有限公司 | 漏电流补偿电路和半导体装置 |
| US20200266784A1 (en) * | 2019-02-15 | 2020-08-20 | Semiconductor Components Industries, Llc | Bidirectional leakage compensation circuits for use in integrated circuits and method therefor |
Non-Patent Citations (1)
| Title |
|---|
| 邵刚等: "一种基于BCD工艺的宽压-宽温电流基准电路", 《微电子学》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024139178A1 (zh) * | 2022-12-28 | 2024-07-04 | 骏盈半导体(上海)有限公司 | 漏电补偿电路、芯片及电子设备 |
| CN115857612A (zh) * | 2023-03-02 | 2023-03-28 | 盈力半导体(上海)有限公司 | 带隙基准源及其低温漂控制方法、系统和芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113093852B (zh) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9013212B2 (en) | Stress reduced cascoded CMOS output driver circuit | |
| US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
| JP5798635B2 (ja) | カレントミラーおよび高コンプライアンス単段増幅器 | |
| CN113093852B (zh) | 一种漏电补偿电路 | |
| US7391262B2 (en) | Circuit and method for driving bulk capacitance of amplifier input transistors | |
| US10627847B2 (en) | Bias current circuit operating at high and low voltages | |
| US9531336B2 (en) | Operational amplifier and driving circuit | |
| US4346310A (en) | Voltage booster circuit | |
| TWI810676B (zh) | 輸出級電路 | |
| JP2003235245A (ja) | 負電圧出力チャージポンプ回路 | |
| CN109327218A (zh) | 一种电平移位电路和集成电路芯片 | |
| US7764086B2 (en) | Buffer circuit | |
| US9876477B2 (en) | Operational amplifier circuit | |
| US9419571B2 (en) | Precision, high voltage, low power differential input stage with static and dynamic gate protection | |
| KR930001439B1 (ko) | BiCMOS용 출력회로 | |
| US6762646B1 (en) | Modified folded cascode amplifier | |
| US20230327621A1 (en) | Device for copying a current | |
| CN108880233B (zh) | 一种电荷泵电路 | |
| Alsibai | Floating-gate operational transconductance amplifier | |
| US6853240B2 (en) | Master clock input circuit | |
| US10658992B1 (en) | Operational transconductance amplifier | |
| CN110022138B (zh) | 一种锁存器及隔离电路 | |
| CN113422503A (zh) | 电源钳位电路及esd保护电路 | |
| KR20000064942A (ko) | Cmos집적회로 | |
| JP3386661B2 (ja) | 出力バッファ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |