CN113077824B - 存储器器件的电力管理 - Google Patents
存储器器件的电力管理 Download PDFInfo
- Publication number
- CN113077824B CN113077824B CN202011610515.5A CN202011610515A CN113077824B CN 113077824 B CN113077824 B CN 113077824B CN 202011610515 A CN202011610515 A CN 202011610515A CN 113077824 B CN113077824 B CN 113077824B
- Authority
- CN
- China
- Prior art keywords
- memory
- power management
- management component
- memory device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 230000015654 memory Effects 0.000 claims description 314
- 238000000034 method Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 150000004770 chalcogenides Chemical class 0.000 claims description 13
- 230000003213 activating effect Effects 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 abstract description 16
- 238000007726 management method Methods 0.000 description 154
- 230000006870 function Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000011664 signaling Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本主题涉及存储器器件的电力管理。一种装置可以包含衬底以及输入/输出I/O接口和存储器器件,所述I/O接口和所述存储器器件与所述衬底耦接。所述I/O接口可以与主机器件进行通信,且所述存储器器件可以存储与所述主机器件相关联的数据。所述装置可以包含电力管理组件,所述电力管理组件用于向所述存储器器件提供一或多个供电电压。所述电力管理组件可以接收与所述衬底相关联的输入电压并且基于所述输入电压向所述存储器器件提供所述供电电压。所述电力管理组件可以包含与所述存储器器件集成的第一部分和与所述衬底耦接的第二部分。所述第一部分可以包含用于所述电力管理组件的控制电路系统,并且所述第二部分可以包含用于所述电力管理组件的无源组件。
Description
交叉引用
本专利申请要求于2020年1月3日提交的题为“存储器器件的电力管理(POWERMANAGEMENT FOR MEMORY DEVICE)”的GIDUTURI的美国专利申请第16/733,911号的优先权,所述美国专利申请被转让给本申请的受让人并且通过全文引用据此并入。
技术领域
本技术领域涉及存储器器件的电力管理。
背景技术
下文总体上涉及一或多个存储器系统,并且更具体地涉及存储器器件的电力管理。
存储器器件广泛用于将信息存储在如计算机、无线通信器件、相机、数字显示器等各种电子器件中。通过将存储器器件内的存储器单元编程为各种状态来存储信息。例如,二进制存储器单元可以被编程为通常由逻辑1或逻辑0表示的两种支持状态之一。在一些实例中,单个存储器单元可以支持两种以上状态,所述两种以上状态中的任何一种状态都可以被存储。为了存取所存储的信息,组件可以读取或感测存储器器件中的至少一种存储状态。为了存储信息,组件可以在存储器器件中写入或编程状态。
存在各种类型的存储器器件和存储器单元,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪存、相变存储器(PCM)、自选择存储器、硫属化物存储器技术等。存储器单元可以是易失性的或非易失性的。
改进存储器器件通常可以包含增加存储器单元密度、减少区域使用、增加读取/写入速度、增加可靠性、增加数据保持、降低功耗、降低存储单元上的应力或降低制造成本以及其它度量。
发明内容
描述了一种装置。所述装置可以包含:衬底;输入/输出(I/O)接口,所述I/O接口与所述衬底耦接并且用于与主机器件进行通信;存储器器件,所述存储器器件与所述衬底耦接并且用于存储与所述主机器件相关联的数据;以及电力管理组件,所述电力管理组件用于至少部分地基于接收与所述衬底相关联的一或多个输入电压来向所述存储器器件提供一或多个供电电压,所述电力管理组件包括与所述存储器器件集成的第一部分和与所述衬底耦接的第二部分。
描述了一种方法。所述方法可以包含:接收与存储器系统相关联的一或多个输入电压;通过电力管理组件至少部分地基于接收所述一或多个输入电压来生成用于操作存储器器件的一或多个供电电压,所述电力管理组件的第一部分与所述存储器器件的存储器管芯集成,并且所述电力管理组件的第二部分与所述存储器系统的衬底耦接;以及将所述一或多个供电电压输出到所述存储器器件的多个存储器管芯,所述多个存储器管芯包括所述存储器管芯。
描述了一种装置。所述装置可以包含:用于存储数据的存储器器件;电力管理组件,所述电力管理组件的第一部分与所述存储器器件的存储器管芯集成,并且所述电力管理组件的第二部分与衬底耦接;以及控制器,所述控制器可操作以使所述电力管理组件:接收一或多个输入电压;至少部分地基于接收所述一或多个输入电压来生成用于操作所述存储器器件的一或多个供电电压;并且将所述一或多个供电电压输出到所述存储器器件的多个存储器管芯,所述多个存储器管芯包括所述存储器管芯。
附图说明
图1展示了根据如本文所公开的实例的支持存储器器件的电力管理的系统的实例。
图2展示了根据如本文所公开的实例的支持存储器器件的电力管理的存储器阵列的实例。
图3到5展示了根据如本文所公开的实例的支持存储器器件的电力管理的一或多个存储器系统的实例。
图6示出了根据如本文所公开的实例的支持存储器器件的电力管理的存储器系统的框图。
图7示出了流程图,所述流程图展示了根据如本文所公开的实例的支持存储器器件的电力管理的一或多种方法。
具体实施方式
对于存储器系统的一些应用(例如,移动器件应用、车辆应用、器件专用应用),衬底可以有限定的大小。例如,如果在移动器件内利用存储器系统,则衬底的限定面积可以为11.5毫米乘13毫米。由于衬底大小是限定的,减少存储器系统内的组件所占据的面积量可以使得能够向存储器系统添加另外的功能或存储。在一些情况下,存储器器件的电力管理组件可以不同于存储器器件。也就是说,电力管理组件可以与存储器系统的衬底的一部分耦接,并且存储器器件可以与衬底的单独部分耦接。为了减少电力管理组件所占据的总面积,可以在存储器器件而不是衬底上形成有电力管理组件的第一部分,并且可以在衬底上形成有电力管理组件的第二部分。通过减少电力管理组件所占据的衬底的总面积,可以向存储器系统添加另外的功能或存储。
电力管理组件的第一部分可以与存储器器件耦接,并且电力管理组件的第二部分可以与衬底耦接。通过将电力管理组件的第一部分与存储器器件耦接,电力管理组件和存储器器件所占据的衬底面积可能减小。在一些情况下,电力管理组件的第一部分可以包含形成于存储器器件上的一或多个有源组件(例如,二极管、开关、控制电路系统),并且电力管理组件的第二部分可以包含形成于衬底上的一或多个无源组件(例如,电阻器、电容器、电感器、变压器)。
首先在如参考图1和2所描述的系统和存储器单元的上下文中描述了本公开的特征。在如参考图3-5所描述的存储器系统的上下文中描述了本公开的特征。通过如参考图6-7所描述的与存储器器件的电力管理相关的装置图和流程图进一步展示并且参考所述装置图和流程图进一步描述了本公开的这些特征和其它特征。
图1展示了根据如本文所公开的实例的利用一或多个存储器器件的系统100的实例。系统100可以包含主机器件105、存储器器件110以及将主机器件105与存储器器件110耦接的多个通道115。系统100可以包含一或多个存储器器件,但是所述一或多个存储器器件110的各方面可以在单个存储器器件(例如,存储器器件110)的上下文中进行描述。
系统100可以包含如计算器件、移动计算器件、无线器件、图形处理器件、车辆或其它系统等电子器件的部分。例如,系统100可以展示计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可佩戴器件、互联网连接器件、车辆控制器等的各方面。存储器器件110可以是系统的组件,所述组件可操作以存储系统100的一或多个其它组件的数据。
系统100的至少部分可以是主机器件105的实例。主机器件105可以是使用存储器执行处理的器件内(如计算器件、移动计算器件、无线器件、图形处理器件、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴器件、互联网连接器件或一些其它固定或便携式电子器件内)的处理器或其它电路系统的实例以及其它实例。在一些实例中,主机器件105可以是指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中,外部存储器控制器120可以被称为主机或主机器件105。
存储器器件110可以是独立的器件或组件,所述器件或组件可操作以提供可以由系统100使用或引用的物理存储器地址/空间。在一些实例中,存储器器件110可以被配置成与一或多种不同类型的主机器件105一起工作。主机器件105与存储器器件110之间的信令可操作以支持以下中的一或多个:用于调制信号的调制方案、用于传送信号的各种引脚配置、用于主机器件105和存储器器件110的物理封装的各种形状因素、主机器件105与存储器器件110之间的时钟信号传递与同步、定时约定或其它因素。
存储器器件110可操作以存储主机器件105的组件的数据。在一些实例中,存储器器件110可以充当主机器件105(例如,响应于系统105通过外部存储器控制器120提供的命令并执行所述命令)的从式器件。此类命令可以包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个命令。
主机器件105可以包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多个。主机器件的组件可以使用总线135彼此耦接。
处理器125可以操作以为系统100的至少部分或主机器件105的至少部分提供控制或其它功能。处理器125可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中,处理器125可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或片上系统(SoC)的实例以及其它实例。在一些实例中,外部存储器控制器120可以由处理器125实施或者是处理器的一部分。
BIOS组件130可以是包含作为固件操作的BIOS的软件组件,所述软件组件可以初始化并且运行系统100或主机器件105的各种硬件组件。BIOS组件130还可以管理系统100或主机器件105的处理器125与各种组件之间的数据流。BIOS组件130可以包含存储在只读存储器(ROM)、闪存或其它非易失性存储器中的一或多个中的程序或软件。
存储器器件110可以包含器件存储器控制器155和一或多个存储器管芯160(例如,存储器芯片),以支持用于数据存储的期望容量或指定容量。每个存储器管芯160可以包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)和存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如,一或多个网格、一或多个库、一或多个图块、一或多个区段),其中每个存储器单元均可操作以存储至少一位数据。包含两个或两个以上存储器管芯的存储器器件110可以被称为多管芯存储器或多管芯封装或多芯片存储器或多芯片封装。
存储器系统可以包含形成于衬底上的一或多个组件。形成于衬底上的存储器系统可以被称为封装并且可以是通用闪存(UFS)存储器系统。一些存储器系统可以包含一或多个不同类型的存储器器件110。例如,存储器系统可以包含具有第一类型的存储器单元(例如,三维交叉点存储器阵列内的存储器单元)的第一存储器器件和具有第二类型的存储器单元(例如,与非(NAND)存储器阵列内的存储器单元)的第二存储器器件。存储器器件110中的每个存储器器件可以利用一或多个供电电压来为存储器器件内的组件供电。在一些情况下,存储器器件110可能有独特的电力要求。例如,第一存储器器件可能需要第一组供电电压,而第二存储器器件可能需要第二组供电电压。如果存储器器件所需的供电电压不同于一组输入电压(例如,与衬底相关联的输入电压),则存储器器件可以从电力管理组件接收所述一或多个供电电压。电力管理组件可以接收输入电压并且为存储器器件生成供电电压。
存储器器件110可以形成于衬底上并且与衬底耦接。存储器器件110可以利用一或多个供电电压来为存储器器件110内的组件(例如,器件存储器控制器155、存储器管芯160、本地存储器控制器165、存储器阵列170)供电。存储器器件110可以从同样形成于衬底上并且与衬底耦接的电力管理组件接收所述一或多个供电电压。电力管理组件可以接收一或多个输入电压并且为存储器器件110生成供电电压。在一些情况下,供电电压中的至少一个供电电压可以不同于输入电压。在一些情况下,电力管理组件可以不同于存储器器件110。也就是说,电力管理组件可以占据衬底的一部分,并且存储器器件110可以占据衬底的单独部分。可能期望减少电力管理组件和存储器器件110所占据的衬底的面积量。在一些情况下,将电力管理组件的一部分与存储器器件集成可以减少电力管理组件和存储器器件110所占据的面积。
为了将电力管理组件的一部分与存储器器件110集成,电力管理组件的一部分可以占据与存储器器件110所占据的衬底面积相同的衬底面积。因此,电力管理组件的第一部分可以与存储器器件110耦接,并且电力管理组件的第二部分可以与衬底耦接。通过将电力管理组件的第一部分与存储器器件110耦接,电力管理组件和存储器器件110所占据的衬底面积可能减小(例如,减小电力管理组件的第一部分的面积)。在一些情况下,电力管理组件的第一部分可以包含形成于存储器器件110上的一或多个有源组件(例如,二极管、开关、控制电路系统),并且电力管理组件的第二部分可以包含形成于衬底上的一或多个无源组件(例如,电阻器、电容器、电感器、变压器)。在一些实例中,电力管理组件的第一部分可以形成于存储器器件110的存储器管芯160之一上。例如,电力管理组件的第一部分可以形成于存储器管芯160-a上。此处,其它存储器管芯160(例如,存储器管芯160-b到160-N)中的每个存储器管芯可以与电力管理组件的形成于存储器管芯160-a上的第一部分的输出耦接。
器件存储器控制器155可以包含可操作以控制存储器器件110的操作的电路、逻辑或组件。器件存储器控制器155可以包含使存储器器件110能够执行各种操作的硬件、固件或指令并且可以操作以接收、发射或执行与存储器器件110的组件相关的命令、数据或控制信息。器件存储器控制器155可以操作以与外部存储器控制器120、所述一或多个存储器管芯160或处理器125中的一或多个通信。在一些实例中,器件存储器控制器155可以结合存储器管芯160的本地存储器控制器165来控制本文所描述的存储器器件110的操作。
本地存储器控制器165(例如,相对于存储器管芯160是本地的)可以操作以控制存储器管芯160的操作。在一些实例中,本地存储器控制器165可以操作以与器件存储器控制器155通信(例如,接收或发射数据或命令或两者)。在一些实例中,存储器器件110可以不包含器件存储器控制器155,并且本地存储器控制器165或外部存储器控制器120可以执行本文所描述的各种功能。如此,本地存储器控制器165可以操作以与器件存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。可以包含在器件存储器控制器155或本地存储器控制器165或两者中的组件的实例可以包含用于(例如,从外部存储器控制器120)接收信号的接收器、用于(例如,向外部存储器控制器120)发射信号的发射器、用于对接收到的信号进行解码或解调的解码器、用于对要发射的信号进行编码或调制的编码器或可操作以支持器件存储器控制器155或本地存储器控制器165或两者的所述操作的各种其它电路或控制器。
外部存储器控制器120可以操作以实现系统100或主机器件105的组件(例如,处理器125)与存储器器件110之间的信息、数据和/或命令中的一或多种的通信。外部存储器控制器120可以转换或转译主机器件105的组件与存储器器件110之间交换的通信。在一些实例中,系统100或主机器件105的外部存储器控制器120或其它组件或本文所描述的其功能可以由处理器125实施。例如,外部存储器控制器120可以是由系统100或主机器件105的处理器125或其它组件实施的硬件、固件或软件或其某种组合。尽管外部存储器控制器120被描绘为在存储器器件110的外部,但是在一些实例中,外部存储器控制器120或本文所描述的其功能可以由存储器器件110的一或多个组件(例如,器件存储器控制器155、本地存储器控制器165)实施,或者反之亦然。
主机器件105的组件可以通过包含一或多个通道115的输入/输出(I/O)接口与存储器器件110交换信息。通道115可以操作以支持外部存储器控制器120与存储器器件110之间的通信。每个通道115可以是在主机器件105与存储器器件之间载运信息的传输媒体的实例。每个通道115可以包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)。信号路径可以是可操作以载运信号的导电路径的实例。例如,通道115可以包含第一端子,所述第一端子包含主机器件105处的一或多个引脚或焊盘以及存储器器件110处的一或多个引脚或焊盘。引脚可以是系统100的器件的导电输入或输出点的实例,并且引脚可以操作以充当通道的一部分。
通道115(以及相关联的信号路径和端子)可以专用于传送一或多种类型的信息。例如,通道115可以包含一或多个命令和地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或其组合。在一些实例中,可以使用单数据速率(SDR)信令或双倍数据速率(DDR)信令通过通道115传送信息。在SDR信令中,可以为每个时钟周期(例如,在时钟信号的上升沿或下降沿上)登记一个信号调制符号(例如,信号电平)。在DDR信令中,可以为每个时钟周期(例如,在时钟信号的上升沿和下降沿两者上)登记两个信号调制符号(例如,信号电平)。
在一些实例中,通道115可以包含一或多个数据通道190。数据通道190可以操作以在主机器件105与存储器器件110之间传送数据或控制信息中的一或多种数据或控制信息。例如,数据通道190可以传送要写入到存储器器件110的(例如,双向的)信息或从存储器器件110中读取的信息。
图2展示了根据如本文所公开的实例的存储器阵列200的实例。存储器阵列200可以是参考图1描述的存储器阵列或存储器管芯的部分的实例。存储器阵列200可以包含定位在衬底的上方的第一叠层205的存储器单元和位于第一阵列或叠层205的顶部上的第二叠层210的存储器单元。尽管存储器阵列200的实例包含两个叠层205、210,但是存储器阵列200可以包含任何量的(例如,一个、两个、三个、四个、五个、六个、七个、八个)叠层。
存储器阵列200还可以包含存取线,如行线230-a、行线230-b和列线235-a。存取线可以以如网格状图案等图案布置。存取线可以由一或多种导电材料形成。在一些实例中,行线230可以被称为字线。在一些实例中,列线235可以被称为数位线或位线。在不失理解或操作的情况下,对存取线、行线、列线、字线、数位线或位线或其类似物的引用是可互换的。存储器单元可以定位于行线230与列线235的交叉点处。
可以通过激活或选择存取线(如行线230或列线235中的一或多个)来对存储器单元执行如读取和写入等操作。通过偏置行线230和列线235(例如,向行线230或列线235施加电压),可以在所述行线和所述列线的交叉点处存取单个存储器单元。在二维或三维配置中,行线230和列线235的交叉点可以被称为存储器单元的地址。存取线可以是与存储器单元耦接的导电线并且可以用于对存储器单元执行存取操作。
在存取线之间的柱中,第一叠层205和第二叠层210的一或多个存储器单元可以包含一或多种硫属化物材料。例如,存取线之间的单个堆叠可以包含第一电极、第一硫属化物材料(例如,选择器组件)、第二电极、第二硫属化物材料(例如,存储元件)或第三电极中的一或多个。尽管图2中包含的一些元件用数字指示符进行标记,但是未对其它对应的元件进行标记,但所述其它对应的元件是相同的或者将被理解为是类似的,以增加所描绘特征的可见性和清晰度。
第一叠层205的一或多个存储器单元可以包含电极225-a、存储元件220-a或电极225-b中的一或多个。第二叠层210的一或多个存储器单元可以包含电极225-c、存储元件220-b或电极225-d。存储元件220可以是硫属化物材料的实例,如相变存储元件或自选择存储元件。在一些实例中,第一叠层205的存储器单元和第二叠层210的存储器单元可以具有公共导电线,使得一或多个叠层205和一或多个叠层210的对应存储器单元可以共享列线235或行线230。例如,第二叠层210的第一电极225-c和第一叠层205的第二电极225-b可以与列线235-a耦接,使得列线235-a可以由竖直相邻的存储器单元共享。
在一些实例中,存储元件220的材料可以包含硫属化物材料或其它合金,包含硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)、硅(Si)或铟(IN)或其各种组合。在一些实例中,主要具有硒(Se)、砷(As)和锗(Ge)的硫属化物材料可以被称为SAG合金。在一些实例中,SAG合金还可以包含硅(Si),并且此类硫属化物材料可以被称为SiSAG合金。在一些实例中,SAG合金可以包含硅(Si)或铟(In)或其组合,并且此类硫属化物材料可以分别被称为SiSAG合金或InSAG合金或其组合。在一些实例中,硫属化物玻璃可以包含另外的元素,如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F),每种元素都呈原子或分子的形式。
在一些实例中,存储元件220可以是相变存储器单元的实例。在此类实例中,存储元件220中使用的材料可以基于合金(如以上所列出的合金)并且可以被操作以便在存储器单元的正常操作期间经历相变或到不同的物理状态的改变。例如,相变存储器单元可以具有非晶态和晶态。在一些实例中,如对于自选择存储器单元,存储器单元支持的逻辑状态集合中的一些或全部逻辑状态可以与硫属化物材料的非晶态相关联(例如,处于单一状态的材料可以操作以存储不同的逻辑状态)。
在一些实例中,存储器阵列200的架构可以被称为交叉点架构,其中存储器单元在行线230与列线235之间的拓扑交叉点处形成。与其它存储器架构相比,此类交叉点架构可以以较低的生产成本提供相对高密度的数据存储。例如,与其它架构相比,交叉点架构可以具有面积减小,并且因此存储器单元密度增加的存储器单元。例如,与存储器单元面积为6F2的其它架构(如具有三端子选择器元件的架构)相比,所述架构的存储器单元面积可以为4F2,其中F是最小特征大小。例如,DRAM可以将作为三端子器件的晶体管用作每个存储器单元的选择器元件,并且与交叉点架构相比,存储器单元面积可以更大。可替代地,DRAM存储器单元可以包含存储器单元下面的单元选择器元件。
虽然图2的实例示出了两个存储器叠层,但是其它配置也是可能的。在一些实例中,可以在衬底的上方构造单个存储器叠层的存储器单元,所述单个存储器叠层的存储器单元可以被称为二维存储器。在一些实例中,可以以类似的方式在三维交叉点架构中配置两个或两个以上叠层的存储器单元。进一步地,在一些情况下,图2中示出的或参考所述图描述的元件可以如所示出的或所描述的彼此电耦接,但是在物理上重新布置(例如,存储元件220和可能的选择元件或电极225可以在行线230与列线235之间电串联,但是不必处于柱或堆叠配置)。
存储器阵列200可以形成于衬底上并且与衬底耦接。存储器阵列200可以利用一或多个供电电压为存储器阵列200内的组件(例如,列线235、行线230)供电。存储器阵列200可以从同样形成于衬底上并且与衬底耦接的电力管理组件中接收所述一或多个供电电压。电力管理组件可以接收一或多个输入电压并且为存储器阵列200生成所述一或多个供电电压,并且供电电压中的至少一个供电电压可以不同于输入电压。在一些情况下,电力管理组件可以不同于存储器器件(例如,包含存储器阵列200)。也就是说,电力管理组件可以占据衬底的一部分,并且存储器器件可以占据衬底的单独部分。在一些其它情况下,电力管理组件的一部分可以占据与存储器器件所占据的衬底面积相同的衬底面积。因此,电力管理组件的第一部分可以与存储器器件耦接,并且电力管理组件的第二部分可以与衬底耦接。电力管理组件的第一部分可以包含形成于存储器阵列200上的一或多个有源组件(例如,二极管、开关、控制电路系统),并且电力管理组件的第二部分可以包含形成于衬底上的一或多个无源组件(例如,电阻器、电容器、电感器、变压器)。
图3展示了根据如本文所公开的实例的支持存储器器件的电力管理的存储器系统300的实例。存储器系统300可以包含如参考图1和2所描述的存储器系统或存储器阵列的各方面。例如,主机器件305可以是如参考图1所描述的主机器件105的实例;存储器器件310可以包含如参考图1所描述的存储器器件110和如参考图2所描述的存储器阵列200的各方面;控制器320可以包含如参考图1所描述的器件存储器控制器155或本地存储器控制器165的各方面;并且I/O接口345可以包含如参考图1所描述的通道115的各方面。存储器系统300可以进一步包含电力管理组件315、衬底340和输入电压335。
存储器器件310、控制器320、I/O接口345和电力管理组件315的至少第二部分330可以形成于衬底340上。也就是说,存储器器件310可以形成于衬底340的第一区域之上,控制器320可以形成于衬底340的第二区域(例如,不同于第一区域)之上,并且I/O接口345可以形成于衬底340的第三区域(例如,不同于第一区域和第二区域)之上。电力管理组件315的第二部分330可以形成于衬底340的第四区域之上,所述第四区域不同于衬底340的第一区域、第二区域和第三区域。存储器器件310可以与衬底340耦接并且通过形成于衬底340上的导电路径与控制器320进行电子通信。控制器320进而可以通过形成于衬底340上的导电路径与I/O接口345进行电子通信。I/O接口345可以与主机器件305进行电子通信。例如,I/O接口345可以在主机器件305与控制器320之间包含一或多个通道(例如,如参考图1所描述)。在一些情况下,控制器320可以形成于存储器器件310上。此处,控制器320可以与存储器器件310和存储器器件310的一部分耦接(例如,代替形成于衬底340上)。例如,控制器320可以是如参考图1所描述的器件存储器控制器155或本地存储器控制器165的实例。
主机器件305可以通过控制器320和I/O接口345与存储器器件310进行电子通信。例如,主机器件305可以利用I/O接口345传送存取命令(例如,读取命令、写入命令)和/或数据。I/O接口345可以向控制器320传播存取命令,所述控制器进而可以生成命令以使存储器器件310执行存取命令。例如,主机器件305可以(例如,通过I/O接口345和控制器320)将读取命令传送到存储器器件310,并且存储器器件310可以(例如,通过控制器320和I/O接口345)将通过读取命令指示的数据传送到主机器件305。在另一个实例中,主机器件305可以将写入命令传送到存储器器件310,并且存储器器件310可以存储通过(例如,存储器器件310的存储器阵列内的)写入命令指示的数据。存储器器件310可以包含存储器阵列(例如,如参考图2所描述的),并且可以是随机存取存储器(RAM)器件、只读存储器(ROM)器件、动态RAM(DRAM)器件、同步动态RAM(SDRAM)器件、铁电RAM(FeRAM)器件、磁性RAM(MRAM)器件、电阻式RAM(RRAM)器件、闪存器件、相变存储器(PCM)器件、自选择存储器器件、硫属化物存储器器件或其它类型的存储器器件。控制器320可以进一步与电力管理组件315进行电子通信。
存储器器件310可以利用一或多个供电电压为存储器器件内的组件供电310。在一些情况下,存储器器件310可以使用不同于输入电压335的供电电压。例如,存储器器件310可以是三维交叉点存储器器件,所述三维交叉点存储器器件包含基于接收不同于输入电压335的电压进行操作的组件。电力管理组件315可以接收输入电压335并且为存储器器件310生成供电电压。在一些情况下,可能期望减小电力管理组件315所占据的衬底340的面积。也就是说,减小电力管理组件315所占据的衬底340的面积可以允许在衬底340上形成另外的组件,或者允许在衬底340上形成增加的存储器单元。此处,可以通过在存储器器件310上形成电力管理组件315的第一部分325来减少电力管理组件315所占据的衬底340的面积。
在一个实例中,整个电力管理组件315可以在存储器器件310内形成。此处,可能没有电力管理组件315形成于衬底340上。在此实例中,电力管理组件315可以包含一或多个电容器电荷泵。电容器电荷泵可以接收一或多个输入电压335-b并且为存储器器件310生成一或多个供电电压。例如,电力管理组件315(例如,包含一或多个电荷泵)可以接收输入电压335-b和输出供电电压。输入电压335-b和供电电压可以是不同的电压电平(例如,一些电压可以高于其它电压)。在一些情况下,输入电压335-b或供电电压中的一或多个电压可以是负的。
尽管使用电容器电荷泵完全形成于存储器器件310内的电力管理组件315可以减少形成于衬底340上的组件所占据的面积,但是当与第二部分330形成于衬底340上的电力管理组件315相比时,电力管理组件315可能消耗更大量的电力。也就是说,当与至少部分地形成于衬底340上的电力管理组件315相比时,内部电荷泵(例如,在存储器器件310内形成的电容器电荷泵)可以以较低的效率操作。另外,当与至少部分地形成于衬底340上的电力管理组件315相比时,电力管理组件315的电容器电荷泵可能会降低存储器阵列200的热效率。在一些情况下,可以在存储器器件310内的每个存储器管芯上形成完全形成于存储器器件310内并且包含电容器电荷泵的电力管理组件315。
可替代地,电力管理组件315的第一部分325可以形成于存储器器件310上,并且第二部分330可以形成于衬底340上。这可以减少电力管理组件315所占据的衬底340的面积,同时仍然保持在完全形成于衬底340上的电力管理组件315内所看到的类似水平的电力效率和热效率。电力管理组件315可以接收输入电压335并且生成一或多个供电电压来为存储器器件310供电。因此,存储器器件310可以接收输入电压335中的一或多个输入电压以及一或多个供电电压(例如,通过电力管理组件315生成的供电电压)。
图4展示了根据如本文所公开的实例的支持存储器器件的电力管理的存储器系统400的实例。存储器系统400可以包含如参考图1到3所描述的存储器系统或存储器阵列的各方面。例如,存储器器件410可以包含如参考图1到3所描述的存储器器件或存储器阵列的各方面;存储器管芯460可以包含如参考图1所描述的存储器管芯的各方面;电力管理组件415可以是如参考图3所描述的电力管理组件的实例;并且衬底440可以是如参考图3所描述的衬底的实例。存储器系统400可以进一步包含输入电压435、电感器405、升压调节器420、供电电压445和电容器450。
存储器器件410可以形成于衬底440上。存储器器件410可以包含一或多个存储器管芯460。每个存储器管芯460可以包含被配置成存储(例如,与主机器件相关联的)数据的一或多个存储器阵列。存储器器件410可以从衬底440接收一或多个输入电压435-a并且从电力管理组件415接收一或多个供电电压445。基于接收输入电压和供电电压,存储器器件410可以根据(例如,从主机器件接收的)存取命令执行如读取操作和写入操作等操作。电力管理组件415可以接收一或多个输入电压435-b并且生成所述一或多个供电电压445-a。例如,输入电压435-b可以包含第一输入电压(例如,VCCQ电压)和第二输入电压(例如,VCC电压)。此处,供电电压445可以包含第一供电电压(例如,VHH电压)、第二供电电压(例如,VPP电压)和第三供电电压(例如,VNN电压)。输入电压435和供电电压445中的每个电压可以是不同的电压电平。在一些情况下,输入电压435或供电电压445中的一或多个电压可以是负的。
电力管理组件415可以具有形成于存储器器件410上的第一部分425和形成于衬底440上的第二部分430。电力管理组件415的第一部分425可以形成于存储器管芯460-a上。在一些情况下,存储器管芯460中的每个存储器管芯都可以包含电力管理组件415的第一部分425。可替代地,单个存储器管芯460-a可以包含电力管理组件415的第一部分425。在此类情况下,通过电力管理组件415生成的供电电压可以通过衬底440上的导电路径455供应到存储器管芯460中的每个存储器管芯。例如,供电电压445-a可以通过导电路径455-a供应到存储器管芯460-b和460-c。也就是说,导电路径455-a可以将供电电压445-a耦接到存储器管芯460-b和460-c。导电路径455可以与电容器450耦接并且随后与接地电压耦接。例如,导电路径455-c可以被充电到对应于供电电压445-c的电压电平并且与电容器450-c耦接。因此,跨电容器450-c可能存在对应于供电电压445-c的电压降。
在一些情况下,存储器管芯460中的每个存储器管芯都可以包含第一部分425。此处,可以连接存储器管芯460-a的第一部分425。例如,存储器管芯460-a上的第一部分425可以与第二部分430耦接,并且(例如,位于存储器管芯460-b和460-c上的)其它第一部分425中的每个第一部分也可以与第二部分430耦接。可替代地,仅单个存储器管芯460可以包含第一部分425。此处,当与没有电力管理组件415的第一部分425的存储器管芯460上的存储器阵列相比时,单个存储器管芯460上的存储器阵列的大小可能较小。也就是说,电力管理组件415的第一部分425可以占据存储器管芯460-a内的可能以其它方式由存储器阵列占据的面积(例如,三毫米)。因此,如果存储器管芯460-a包含电力管理组件415的第一部分425,则当与存储器管芯460-b和460-c上的存储器单元的量相比时,存储器管芯460-a上的存储器单元的量可能减少,因为存储器管芯460-b和460-c不包含电力管理组件415的第一部分425。当与电力管理组件415(例如,包含一或多个电容器电荷泵)形成于存储器管芯460中的每个存储器管芯上的实例相比时,在电力管理组件415的一部分形成于单个存储器管芯460上时,存储器器件410内的存储器单元的量(例如,包含存储器管芯460中的每个存储器管芯内的存储器单元)更大。
电力管理组件415的第一部分425可以包含一或多个有源组件(例如,基于接收电力而起作用的组件)。例如,电力管理组件415的第一部分425可以包含二极管、晶体管或开关、振荡器、比较器、放大器、脉冲宽度调制电路和控制电路系统。电力管理组件415的第二部分430可以包含一或多个无源组件,如电阻器、电容器、电感器和变压器。在一些情况下,用于形成存储器器件410的形成工艺可能无法在存储器管芯460上形成某些无源组件。例如,用于形成存储器器件410的形成工艺可能无法形成电感器,或者可能无法形成电感值足够大以供电力管理组件使用的电感器,如存储器器件410上的电感器405。在另一个实例中,用于形成存储器器件410的形成工艺可以限于形成电容值小于阈值的电容器。因此,电容值大于阈值的电容器可以形成于第二部分430内的衬底440上。在一些其它情况下,电容值大于阈值的电容器可以形成于衬底440的其它部分上。例如,电容器450可以形成于电力管理组件415外部的衬底440上。
电力管理组件415的第一部分425可以包含升压调节器420,所述升压调节器被配置成调节输入电压435-b以生成供电电压445。电力管理组件415的第二部分430可以包含一或多个电感器405。电感器405和升压调节器420可以充当基于电感器的升压调节器。当与完全形成于存储器器件410上的电力管理组件415(例如,包含电容器电荷泵的电力管理组件415)相比时,基于电感器的升压调节器可能更高效。例如,包含基于电感器的升压调节器的电力管理组件415的效率可能为大约80%,而包含电容器电荷泵的电力管理组件415的效率可能仅介于8%与33%之间。供电电压445中的每个供电电压都可以对应于独特电感器405。例如,供电电压445-a可以对应于电感器405-a,供电电压445-b可以对应于电感器405-b,并且供电电压445-c可以对应于电感器405-c。供电电压445-a和445-b可以是正电压(例如,与输入电压435-b的极性相同的极性),而供电电压445-c可以是负电压(例如,与输入电压435-b的极性不同的极性)。
图5展示了根据如本文所公开的实例的支持存储器器件的电力管理的存储器系统500的实例。存储器系统500可以包含如参考图1到4所描述的存储器系统或存储器阵列的各方面。例如,存储器器件510可以包含如参考图1到4所描述的存储器器件、存储器阵列或存储器管芯的各方面;电力管理组件515可以是如参考图3和4所描述的电力管理组件的实例;电感器505和升压调节器520可以分别是如参考图4所描述的电感器和升压调节器的实例;并且衬底540可以是如参考图3和4所描述的衬底的实例。
如参考图4所描述的,电力管理组件515的第一部分可以形成于存储器器件510而不是衬底540上。因此,当与整个电力管理组件515形成于衬底540上并且与衬底耦接的实例相比时,电力管理组件515可能占据较少的衬底540的面积。电力管理组件515可以接收一或多个输入电压535并且生成可以不同于输入电压535的一或多个供电电压545。图4展示了每个供电电压545-a与(例如,形成于衬底540上并且与衬底耦接的)电力管理组件515的第二部分530内的独特电感器505相关联的实例。此处,一个电感器505-a可以与一个以上供电电压545相关联。例如,电感器505-a可以与供电电压545-a和545-b相关联,而电感器505-b可以与供电电压545-c相关联。
电感器505-a可以通过切换组件560(例如,晶体管)选择性地耦接到与升压调节器520内的供电电压545-a相关联的第一电路或与升压调节器520内的供电电压545-b相关联的第二电路。切换组件560可以与(例如,如参考1图和图3所描述的)控制器进行电子通信,所述控制器可以使电感器505-a与第一电路或第二电路耦接。例如,控制器可以形成于存储器器件510上并且与电力管理组件515进行电子通信,或者控制器可以形成于衬底540上并且与电力管理组件515进行电子通信。由于电感器选择性地耦接到第一切换组件或第二切换组件,因此可以生成供电电压545-a和545-b,持续不同的持续时间。例如,在电感器505-a与第一电路耦接时,可以输出供电电压545-a,持续第一持续时间。在第一持续时间期间,可以不输出供电电压545-b。在电感器505-a与第二电路耦接时,可以在第二持续时间期间输出供电电压545-b。在第二持续时间期间,可以不输出供电电压545-a。第一持续时间和第二持续时间可以相等。可替代地,第一持续时间和第二持续时间可以不同。例如,第二持续时间可以大于第一持续时间。此处,供电电压545-b的生成时间可以比供电电压545-a的生成时间长。
减少电力管理组件515的第二部分530内的无源组件(例如,电感器505)的量可以减少电力管理组件515的第二部分530的面积。因此,可以进一步减小电力管理组件515的第二部分530所占据的衬底540的面积。
图6示出了根据如本文所公开的实例的支持存储器器件的电力管理的存储器系统605的框图600。存储器系统605可以是如参考图1、3、4和5所描述的存储器系统的各方面的实例。存储器系统605可以包含输入电压接收器610、供电电压发生器615和供电电压输出器620。这些模块中的每个模块可以(例如,通过一或多条总线)彼此直接或间接通信。
输入电压接收器610可以接收与存储器系统相关联的一或多个输入电压。
供电电压发生器615可以通过电力管理组件至少部分地基于接收所述一或多个输入电压来生成用于操作存储器器件的一或多个供电电压,电力管理组件的第一部分与存储器器件的存储器管芯集成,并且电力管理组件的第二部分与存储器系统的衬底耦接。在一些情况下,第一部分包含二极管、晶体管、振荡器、比较器、放大器、脉冲宽度调制电路、脉冲频率调制电路或其任何组合。另外或可替代地,第二部分可以包含不能在存储器器件的存储器管芯上形成的一或多个电感器和一或多个电容器。
在一些实例中,供电电压发生器615可以将第二部分的电感器与第一部分的第一电路耦接,持续第一持续时间,以生成所述一或多个供电电压中的第一供电电压。供电电压发生器615可以将电感器与第一部分的第二电路耦接,持续第二持续时间,以生成所述一或多个供电电压中的第二供电电压。在一些情况下,第一持续时间和第二持续时间可以相同。可替代地,第二持续时间可以不同于第一持续时间。在一些实例中,生成所述一或多个供电电压基于将电感器与第一电路和第二电路耦接。在一些情况下,供电电压发生器615可以激活一或多个切换组件以将第二部分的电感器与第一部分的第一电路选择性地耦接以生成所述一或多个供电电压中的第一供电电压,并且将所述第二部分的电感器与第一部分的第二电路耦接以生成所述一或多个供电电压中的第二供电电压。此处,生成所述一或多个供电电压可以基于激活所述一或多个切换组件。在一些情况下,电感器在第一电路与第二电路之间共享并且可操作以生成第一供电电压和第二供电电压。
供电电压输出器620可以将所述一或多个供电电压输出到存储器器件的一组存储器管芯,所述组存储器管芯包含存储器管芯。
图7示出了流程图,所述流程图展示了根据如本文所公开的实例的支持存储器器件的电力管理的一或多种方法700。方法700的操作可以由如本文所描述的存储器系统或其组件实施。例如,方法700的操作可以由如参考图6所描述的存储器系统执行。在一些实例中,存储器系统可以执行指令集来控制存储器系统的功能元件执行所描述的功能。另外或可替代地,存储器系统可以使用专用硬件执行所描述的功能的各方面。
在705处,存储器系统可以接收与存储器系统相关联的一或多个输入电压。705的操作可以根据本文所描述的方法执行。在一些实例中,705的操作的各方面可以由如参考图6所描述的输入电压接收器执行。
在710处,存储器系统可以通过电力管理组件至少部分地基于接收所述一或多个输入电压来生成用于操作存储器器件的一或多个供电电压,电力管理组件的第一部分与存储器器件的存储器管芯集成,并且电力管理组件的第二部分与存储器系统的衬底耦接。710的操作可以根据本文所描述的方法执行。在一些实例中,710的操作的各方面可以由如参考图6所描述的供电电压发生器执行。
在715处,存储器系统可以将所述一或多个供电电压输出到存储器器件的一组存储器管芯,所述组存储器管芯包含存储器管芯。715的操作可以根据本文所描述的方法执行。在一些实例中,715的操作的各方面可以由如参考图6所描述的供电电压输出器执行。
在一些实例中,如本文所描述的装置可以执行一或多种方法,如方法700。所述装置可以包含用于以下的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):接收与存储器系统相关联的一或多个输入电压;通过电力管理组件基于接收所述一或多个输入电压来生成用于操作存储器器件的一或多个供电电压,电力管理组件的第一部分与存储器器件的存储器管芯集成,并且电力管理组件的第二部分与存储器系统的衬底耦接;以及将所述一或多个供电电压输出到存储器器件的一组存储器管芯,所述组存储器管芯包含存储器管芯。
本文所描述的方法700和装置的一些实例可以进一步包含用于以下的操作、特征、构件或指令:将第二部分的电感器与第一部分的第一电路耦接,持续第一持续时间,以生成所述一或多个供电电压中的第一供电电压;以及将电感器与第一部分的第二电路耦接,持续第二持续时间,以生成所述一或多个供电电压中的第二供电电压。此处,生成所述一或多个供电电压可以基于将电感器与第一电路和第二电路耦接。在一些情况下,第一持续时间和第二持续时间可以相同。可替代地,第二持续时间可以不同于第一持续时间。在本文所描述的方法700和装置的一些情况下,电感器可以在第一电路与第二电路之间共享并且可以操作以生成第一供电电压和第二供电电压。
本文所描述的方法700和装置的一些实例可以进一步包含用于以下的操作、特征、构件或指令:激活一或多个切换组件以将第二部分的电感器与第一部分的第一电路选择性地耦接以生成所述一或多个供电电压中的第一供电电压,并且将所述第二部分的电感器与第一部分的第二电路耦接以生成所述一或多个供电电压中的第二供电电压。此处,生成所述一或多个供电电压可以基于激活所述一或多个切换组件。在本文所描述的方法700和装置的一些实例中,第一部分包含二极管、晶体管、振荡器、比较器、放大器、脉冲宽度调制电路、脉冲频率调制电路或其任何组合,并且第二部分包含不能在存储器器件的存储器管芯上形成的一或多个电感器和一或多个电容器。
应当注意,上文所描述的方法描述了可能的实施方案,并且可以重新布置或以其它方式修改操作和步骤,并且其它实施方案是可能的。此外,可以将方法中的两种或两种以上方法的部分组合。
描述了一种装置。所述装置可以包含:衬底;I/O接口,所述I/O接口与所述衬底耦接并且用于与主机器件进行通信;存储器器件,所述存储器器件与所述衬底耦接并且用于存储与所述主机器件相关联的数据;以及电力管理组件,所述电力管理组件用于基于接收与所述衬底相关联的一或多个输入电压来向所述存储器器件提供一或多个供电电压。所述电力管理组件可以包含与所述存储器器件集成的第一部分和与所述衬底耦接的第二部分。
在一些实例中,存储器器件包含一组存储器管芯,并且电力管理组件的第一部分可以与所述组管芯的单个存储器管芯集成。在一些情况下,所述存储器器件包含用于将所述一或多个供电电压从与单个存储器管芯集成的电力管理组件路由到所述组存储器管芯中的一或多个其它存储器管芯的一或多个导电路径。在一些实例中,所述单个存储器管芯包含所述电力管理组件的所述第一部分和用于存储与所述主机器件相关联的所述数据的存储器单元阵列。
在一些实例中,所述第一部分包含形成于所述存储器器件的存储器管芯上的组件,并且所述第二部分包含形成于所述衬底上的组件。在一些情况下,所述第一部分包含用于所述电力管理组件的控制电路系统,并且所述第二部分包含用于所述电力管理组件的一或多个无源组件。在一些实例中,第一部分包含二极管、晶体管、振荡器、比较器、放大器、脉冲宽度调制电路、脉冲频率调制电路或其任何组合,并且第二部分包含不能在存储器器件的存储器管芯上形成的一或多个电感器和一或多个电容器。
在一些实例中,所述电力管理组件包含用于生成不同于所述电力管理组件的所述一或多个输入电压的所述一或多个供电电压的基于电感器的升压调节器。在一些实例中,所述第二部分的电感器可以与由所述电力管理组件生成的每个独特供电电压相关联。在一些情况下,所述第二部分的电感器可以与由所述电力管理组件生成的两个或两个以上独特供电电压相关联,并且一或多个切换组件可以操作以将所述电感器与所述两个或两个以上独特供电电压之一选择性地耦接。
在一些实例中,所述一或多个输入电压可以用于为与所述衬底耦接的组件供电,并且所述一或多个供电电压可以用于为所述存储器器件的组件供电,其中所述一或多个供电电压可以不同于所述一或多个输入电压。所述装置的一些实例可以包含控制电路,所述控制电路与所述衬底耦接并且可操作以向所述I/O接口或所述存储器器件发出命令。在一些情况下,所述存储器器件包含包括基于硫属化物的存储元件的一或多个存储器单元。在一些实例中,所述装置可以包含UFS装置。
描述了一种装置。所述装置可以包含:用于存储数据的存储器器件;电力管理组件,所述电力管理组件的第一部分与所述存储器器件的存储器管芯集成,并且所述电力管理组件的第二部分与衬底耦接;以及控制器,所述控制器可操作以使所述电力管理组件:接收一或多个输入电压;基于接收所述一或多个输入电压来生成用于操作所述存储器器件的一或多个供电电压;并且将所述一或多个供电电压输出到所述存储器器件的一组存储器管芯,所述组存储器管芯包含所述存储器管芯。
在一些实例中,所述控制器可以进一步可操作以将所述第二部分的电感器与所述第一部分的第一电路耦接,持续第一持续时间,以生成所述一或多个供电电压中的第一供电电压;并且将所述电感器与所述第一部分的第二电路耦接,持续第二持续时间,以生成所述一或多个供电电压中的第二供电电压。此处,生成所述一或多个供电电压可以基于将电感器与第一电路和第二电路耦接。在一些情况下,第一持续时间和第二持续时间可以相同。可替代地,第二持续时间可以不同于第一持续时间。
在一些情况下,所述电感器可以在所述第一电路与所述第二电路之间共享并且可以操作以生成所述第一供电电压和所述第二供电电压。在一些实例中,所述控制器可以进一步可操作以激活一或多个切换组件以将所述第二部分的电感器与所述第一部分的第一电路选择性地耦接以生成所述一或多个供电电压中的第一供电电压并且将所述第二部分的电感器与所述第一部分的第二电路耦接以生成所述一或多个供电电压中的第二供电电压。此处,生成所述一或多个供电电压可以基于激活所述一或多个切换组件。在一些实例中,控制器可以是存储器器件的一部分。
可以使用各种不同的工艺和技术中的任何工艺和技术表示本文所描述的信息和信号。例如,可以贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些附图可以将多个信号展示为单个信号;然而,本领域的普通技术人员将理解的是,信号可以表示信号总线,其中总线可以具有各种位宽。
术语“电子通信”、“导电接触”、“连接”和“耦接”可以是指组件之间的支持组件之间的电子流的关系。如果组件之间存在可以在任何时候支持组件之间的信号流的任何导电路径,则认为组件彼此电子通信(或彼此导电接触、连接或耦接)。在任何给定时间,基于包含所连接组件的器件的操作,彼此电子通信(或彼此导电接触或连接或耦接)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或者所连接组件之间的导电路径可以是间接导电路径,所述间接导电路径可以包含中间组件,如开关、晶体管或其它组件。在一些实例中,可以例如使用一或多个中间组件(如开关或晶体管)中断所连接组件之间的信号流一段时间。
术语“耦接”是指从组件之间的信号当前无法通过导电路径在组件之间传送的开路关系移动到组件之间的信号能够通过导电路径在组件之间传送的闭路关系的状况。当如控制器等组件将其它组件耦接在一起时,所述组件引起允许信号通过先前不允许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指组件之间的信号当前无法在组件之间流动的关系。如果组件之间存在开路,则组件彼此隔离。例如,当开关断开时,由定位于两个组件之间的开关分离的所述组件彼此隔离。当控制器隔离两个组件时,控制器影响阻止信号使用先前允许信号流动的导电路径在组件之间流动的更改。
如本文所使用的,术语“电极”可以是指电导体,并且在一些实例中,可以用作到存储器阵列的存储器单元或其它组件的电触点。电极可以包含提供位于存储器阵列的元件或组件之间的导电路径的迹线、导线、导电线、导电层等。
本文所讨论的包含存储器阵列的器件可以形成于如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中,衬底是半导体晶圆。在其它实例中,衬底可以是绝缘体上硅(SOI)衬底,如玻璃上硅(SOG)或蓝宝石上硅(SOS),或另一种衬底上的半导体材料的外延层。可以通过使用各种化学物质(包含但不限于磷、硼或砷)进行掺杂来控制衬底或衬底的子区域的导电性。可以在衬底的初始形成或生长期间通过离子注入或任何其它掺杂手段来执行掺杂。
本文所讨论的切换组件或晶体管可以表示场效应晶体管(FET),并且包括包含源极、漏极和栅极的三端子器件。所述端子可以通过导电材料例如金属连接到其它电子元件。源极和漏极可以是导电的并且可以包括重掺杂的例如退化的半导体区域。源极和漏极可以通过轻掺杂的半导体区域或沟道分离。如果沟道是n型(即,多数载流子是信号),则FET可以被称为n型FET。如果沟道是p型(即,多数载流子是空穴),则FET可以被称为p型FET。可以通过绝缘栅极氧化物对沟道进行封盖。可以通过将电压施加到栅极来控制沟道导电性。例如,分别向n型FET或p型FET施加正电压或负电压可以使得沟道变得导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可以“导通”或“激活”。当将小于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可以“断开”或“去激活”。
本文所阐述的描述结合附图描述了示例配置并且不表示可以在权利要求的范围内实施的或处于权利要求的范围内的所有实例。本文所使用的术语“示范性”意指“充当实例(example、instance)或说明”,而不是“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的具体细节。然而,这些技术可以在没有这些具体细节的情况下实施。在一些实例中,以框图形式示出了众所周知的结构和器件以避免模糊所描述实例的概念。
在附图中,类似组件或特征可以具有相同的附图标记。进一步地,可以通过在附图标记之后加上破折号以及区分类似组件的第二附图标记来区分相同类型的各个组件。如果在说明书中仅使用第一附图标记,则描述适用于具有同一第一附图标记的类似组件中的任何组件,而不论第二附图标记如何。
可以使用各种不同的工艺和技术中的任何工艺和技术表示本文所描述的信息和信号。例如,可以贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。
结合本文的公开描述的各种说明性块和模块可以用被设计成执行本文描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器,但在替代方案中,所述处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以被实施为计算器件的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核的一或多个微处理器或者任何其它此类配置)。
本文描述的功能可以以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施,则功能可以以一或多个指令或代码的形式存储在计算机可读媒体上或通过计算机可读媒体进行传输。其它实例和实施方案处于本公开和所附权利要求的范围内。例如,由于软件的性质,可以使用由服务器执行的软件、硬件、固件、硬接线或其中任何项的组合实施上述功能。实施功能的特征还可以物理地定位在各个位置处,包含分布成使得功能的部分在不同的物理位置处实施。并且,如本文中(包含在权利要求中)所使用的,如在项目列表(例如,以如“…中的至少一个”或“…中的一或多个”等短语结尾的项目列表)中使用的“或”指示包含性列表,使得例如列表A、B或C中的至少一个意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。并且,如本文所使用的,短语“基于”不应解释为对条件闭集的引用。例如,在不脱离本公开的范围的情况下,被描述为“基于条件A”的示范性步骤可以基于条件A和条件B两者。换句话说,如本文所使用的,短语“基于”应与短语“至少部分地基于”以相同的方式解释。
提供本文的描述以使本领域的技术人员能够制造或使用本公开。对于本领域的技术人员而言,对本公开的各种修改将是显而易见的,并且在不脱离本公开的范围的情况下,可以将本文定义的一般性原理应用于其它变体。因此,本公开不限于本文描述的实例和设计,而是要符合与本文公开的原理和新颖特征相一致的最广泛范围。
Claims (25)
1.一种用于电力管理的装置,其包括:
衬底;
输入/输出I/O接口,所述I/O接口与所述衬底耦接并且用于与主机器件进行通信;
存储器器件,所述存储器器件与所述衬底耦接并且用于存储与所述主机器件相关联的数据;以及
电力管理组件,所述电力管理组件用于至少部分地基于接收与所述衬底相关联的一或多个输入电压来向所述存储器器件提供一或多个供电电压,所述电力管理组件包括与所述存储器器件集成的第一部分和与所述第一部分以及所述衬底耦接的第二部分。
2.根据权利要求1所述的装置,其中所述存储器器件包括多个存储器管芯,并且所述电力管理组件的所述第一部分与所述多个存储器管芯的单个存储器管芯集成。
3.根据权利要求2所述的装置,其中所述存储器器件包括用于将所述一或多个供电电压从与所述单个存储器管芯集成的所述电力管理组件路由到所述多个存储器管芯中的一或多个其它存储器管芯的一或多个导电路径。
4.根据权利要求2所述的装置,其中所述单个存储器管芯包括所述电力管理组件的所述第一部分和用于存储与所述主机器件相关联的所述数据的存储器单元阵列。
5.根据权利要求1所述的装置,其中:
所述第一部分包括形成于所述存储器器件的存储器管芯上的组件;并且
所述第二部分包括形成于所述衬底上的组件。
6.根据权利要求1所述的装置,其中:
所述第一部分包括用于所述电力管理组件的控制电路系统;并且
所述第二部分包括用于所述电力管理组件的一或多个无源组件。
7.根据权利要求6所述的装置,其中:
所述第一部分包括二极管、晶体管、振荡器、比较器、放大器、脉冲宽度调制电路、脉冲频率调制电路或其任何组合;并且
所述第二部分包括不能在所述存储器器件的存储器管芯上形成的一或多个电感器和一或多个电容器。
8.根据权利要求1所述的装置,其中所述电力管理组件包括用于生成不同于所述电力管理组件的所述一或多个输入电压的所述一或多个供电电压的基于电感器的升压调节器。
9.根据权利要求1所述的装置,其中所述第二部分的电感器与由所述电力管理组件生成的每个供电电压相关联。
10.根据权利要求1所述的装置,其中所述第二部分的电感器与由所述电力管理组件生成的两个或两个以上供电电压相关联,并且一或多个切换组件能够操作以将所述电感器与所述两个或两个以上供电电压之一选择性地耦接。
11.根据权利要求1所述的装置,其中:
所述一或多个输入电压用于为与所述衬底耦接的组件供电;并且
所述一或多个供电电压用于为所述存储器器件的组件供电,其中所述一或多个供电电压不同于所述一或多个输入电压。
12.根据权利要求1所述的装置,其进一步包括:
控制电路,所述控制电路与所述衬底耦接并且能够操作以向所述I/O接口或所述存储器器件发出命令。
13.根据权利要求1所述的装置,其中所述存储器器件包括包含基于硫属化物的存储元件的一或多个存储器单元。
14.根据权利要求1所述的装置,其中所述装置包括通用闪存UFS装置。
15.一种用于电力管理的方法,其包括:
接收与存储器系统相关联的一或多个输入电压;
通过电力管理组件至少部分地基于接收所述一或多个输入电压来生成用于操作存储器器件的一或多个供电电压,所述电力管理组件的第一部分与所述存储器器件的存储器管芯集成,并且所述电力管理组件的第二部分与所述第一部分以及所述存储器系统的衬底耦接;以及
将所述一或多个供电电压输出到所述存储器器件的多个存储器管芯,所述多个存储器管芯包括所述存储器管芯。
16.根据权利要求15所述的方法,其进一步包括:
将所述第二部分的电感器与所述第一部分的第一电路耦接,持续第一持续时间,以生成所述一或多个供电电压中的第一供电电压;以及
将所述电感器与所述第一部分的第二电路耦接,持续第二持续时间,以生成所述一或多个供电电压中的第二供电电压,其中生成所述一或多个供电电压至少部分地基于将所述电感器与所述第一电路和所述第二电路耦接。
17.根据权利要求16所述的方法,其中所述第二持续时间不同于所述第一持续时间。
18.根据权利要求16所述的方法,其中所述电感器在所述第一电路与所述第二电路之间共享并且能够操作以生成所述第一供电电压和所述第二供电电压。
19.根据权利要求15所述的方法,其进一步包括:
激活一或多个切换组件以将所述第二部分的电感器与所述第一部分的第一电路选择性地耦接以生成所述一或多个供电电压中的第一供电电压并且将所述第二部分的电感器与所述第一部分的第二电路耦接以生成所述一或多个供电电压中的第二供电电压,其中生成所述一或多个供电电压至少部分地基于激活所述一或多个切换组件。
20.根据权利要求15所述的方法,其中:
所述第一部分包括二极管、晶体管、振荡器、比较器、放大器、脉冲宽度调制电路、脉冲频率调制电路或其任何组合;并且
所述第二部分包括不能在所述存储器器件的所述存储器管芯上形成的一或多个电感器和一或多个电容器。
21.一种用于电力管理的装置,其包括:
用于存储数据的存储器器件;
电力管理组件,所述电力管理组件的第一部分与所述存储器器件的存储器管芯集成,并且所述电力管理组件的第二部分与所述第一部分以及衬底耦接;以及
控制器,所述控制器能够操作以使所述电力管理组件:
接收一或多个输入电压;
至少部分地基于接收所述一或多个输入电压来生成用于操作所述存储器器件的一或多个供电电压;并且
将所述一或多个供电电压输出到所述存储器器件的多个存储器管芯,所述多个存储器管芯包括所述存储器管芯。
22.根据权利要求21所述的装置,其中所述控制器能够进一步操作以使所述电力管理组件:
将所述第二部分的电感器与所述第一部分的第一电路耦接,持续第一持续时间,以生成所述一或多个供电电压中的第一供电电压;并且
将所述电感器与所述第一部分的第二电路耦接,持续第二持续时间,以生成所述一或多个供电电压中的第二供电电压,其中生成所述一或多个供电电压至少部分地基于将所述电感器与所述第一电路和所述第二电路耦接。
23.根据权利要求22所述的装置,其中所述电感器在所述第一电路与所述第二电路之间共享并且能够操作以生成所述第一供电电压和所述第二供电电压。
24.根据权利要求21所述的装置,其中所述控制器能够进一步操作以使所述电力管理组件:
激活一或多个切换组件以将所述第二部分的电感器与所述第一部分的第一电路选择性地耦接以生成所述一或多个供电电压中的第一供电电压并且将所述第二部分的电感器与所述第一部分的第二电路耦接以生成所述一或多个供电电压中的第二供电电压,其中生成所述一或多个供电电压至少部分地基于激活所述一或多个切换组件。
25.根据权利要求21所述的装置,其中所述控制器是所述存储器器件的一部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/733,911 US11314301B2 (en) | 2020-01-03 | 2020-01-03 | Power management for memory device |
US16/733,911 | 2020-01-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113077824A CN113077824A (zh) | 2021-07-06 |
CN113077824B true CN113077824B (zh) | 2024-06-04 |
Family
ID=76609218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011610515.5A Active CN113077824B (zh) | 2020-01-03 | 2020-12-30 | 存储器器件的电力管理 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11314301B2 (zh) |
CN (1) | CN113077824B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105528048A (zh) * | 2014-10-20 | 2016-04-27 | 三星电子株式会社 | 片上系统的电力路径控制器 |
CN110289030A (zh) * | 2018-03-19 | 2019-09-27 | 美光科技公司 | 具有可配置输入/输出接口的存储器装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9098438B2 (en) * | 2010-09-30 | 2015-08-04 | Texas Instruments Incorporated | Synchronized voltage scaling and device calibration |
US10163977B1 (en) * | 2017-03-22 | 2018-12-25 | Micron Technology, Inc. | Chalcogenide memory device components and composition |
US10802736B2 (en) * | 2017-07-27 | 2020-10-13 | Qualcomm Incorporated | Power down mode for universal flash storage (UFS) |
US10891988B2 (en) * | 2017-10-13 | 2021-01-12 | Samsung Electronics Co., Ltd. | Memory modules and memory systems including a power management integrated circuit |
US10769082B2 (en) * | 2018-05-01 | 2020-09-08 | Integrated Device Technology, Inc. | DDR5 PMIC interface protocol and operation |
US11112997B2 (en) * | 2018-08-21 | 2021-09-07 | Samsung Electronics Co., Ltd. | Storage device and operating method thereof |
-
2020
- 2020-01-03 US US16/733,911 patent/US11314301B2/en active Active
- 2020-12-30 CN CN202011610515.5A patent/CN113077824B/zh active Active
-
2022
- 2022-04-20 US US17/725,079 patent/US11762443B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105528048A (zh) * | 2014-10-20 | 2016-04-27 | 三星电子株式会社 | 片上系统的电力路径控制器 |
CN110289030A (zh) * | 2018-03-19 | 2019-09-27 | 美光科技公司 | 具有可配置输入/输出接口的存储器装置 |
Also Published As
Publication number | Publication date |
---|---|
US11314301B2 (en) | 2022-04-26 |
US11762443B2 (en) | 2023-09-19 |
CN113077824A (zh) | 2021-07-06 |
US20210208653A1 (en) | 2021-07-08 |
US20220326753A1 (en) | 2022-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115552527A (zh) | 读取刷新操作 | |
CN109902051B (zh) | 用于更精细颗粒存储器架构的转换系统 | |
US20200185024A1 (en) | Phase charge sharing reduction | |
CN115552529A (zh) | 存储器单元的刷新操作 | |
US20200273521A1 (en) | Source line configurations for a memory device | |
US20240274180A1 (en) | Sensing scheme for a memory with shared sense components | |
CN113345490B (zh) | 仲裁感测放大器 | |
CN113628661B (zh) | 存储器装置的依序电压控制 | |
US11921560B2 (en) | Memory device power management | |
US11848072B2 (en) | Edgeless memory clusters | |
CN116364138A (zh) | 执行感测操作的技术 | |
CN113077824B (zh) | 存储器器件的电力管理 | |
US20200251150A1 (en) | Dynamic allocation of a capacitive component in a memory device | |
US20230333741A1 (en) | Memory operations across banks with multiple column access | |
US11705185B2 (en) | Apparatus for differential memory cells | |
CN114464218A (zh) | 用于存储器装置的电源管理 | |
US11849591B2 (en) | Power gating in a memory device | |
US20240231459A1 (en) | Power management and delivery for high bandwidth memory | |
US20230397401A1 (en) | Memory cell capacitor structures for three-dimensional memory arrays | |
US20240061584A1 (en) | Capability messaging for memory operations across banks with multiple page access | |
TWI854242B (zh) | 用於差動記憶體單元之設備 | |
US20240249762A1 (en) | Mitigating disturbance of digit lines at plate edges | |
CN118314932A (zh) | 用于高带宽存储器的功率管理及递送 | |
TW202307844A (zh) | 用於以極性為基礎之記憶體單元之程式化技術 | |
CN118215966A (zh) | 用于多个层面的交叉点阵列架构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |