CN113068046A - Mpeg-2同步字节解码器中伴随式的并行产生装置 - Google Patents

Mpeg-2同步字节解码器中伴随式的并行产生装置 Download PDF

Info

Publication number
CN113068046A
CN113068046A CN202110252843.0A CN202110252843A CN113068046A CN 113068046 A CN113068046 A CN 113068046A CN 202110252843 A CN202110252843 A CN 202110252843A CN 113068046 A CN113068046 A CN 113068046A
Authority
CN
China
Prior art keywords
vector
syndrome
register
bit
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110252843.0A
Other languages
English (en)
Inventor
张鹏
刘昌银
杜建和
陈远知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Communication University of China
Original Assignee
Communication University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Communication University of China filed Critical Communication University of China
Priority to CN202110252843.0A priority Critical patent/CN113068046A/zh
Publication of CN113068046A publication Critical patent/CN113068046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种MPEG‑2同步字节解码器中伴随式的并行产生装置，适用于ITU‑TJ.83推荐的数字多节目系统B，其特征在于，所述装置主要由15个寄存器R0～R14、84个二输入异或门和14个二输入选择器M0～M13组成。本发明提供的伴随式产生装置以16位并行方式输入188字节接收的数据，以8位并行方式输出1字节伴随式，能在将处理速度提高16倍的同时有效地减少资源需求，具有运行速度快、资源消耗少等优点。

Description

MPEG-2同步字节解码器中伴随式的并行产生装置
技术领域
本发明涉及有线数字电视领域，特别涉及ITU-T J.83推荐的数字多节目系统B中MPEG-2同步字节解码器伴随式的并行产生技术。
背景技术
MPEG-2传输包长188字节，由1字节“同步”字段、3字节“头部”字段和184字节“有效载荷”字段构成。为便于叙述，我们将3字节“头部”字段和184字节“有效载荷”字段统称为187字节信息。
ITU-T J.83推荐了4种电视、声音和数据业务有线分配的数字多节目系统，其中之一是数字多节目系统B。该系统在MPEG-2传输包格式的基础上去掉“同步”字段，并在“有效载荷”字段之后加上1字节“校验和”字段，构成一种码字，长度仍保持188字节。该校验和可由一种FIR奇偶校验线性分组码对187字节信息进行计算得到，可用于同步和检错，以提供增强的包划分功能和与FEC层无关的检错能力。发送端如果采用串行方式传输码字，那么先传字节的最高位(MSB)，最后传最低位(LSB)。接收端使用伴随式产生装置判断接收的数据是否是有效的码字。
数字多节目系统B给出了MPEG-2同步字节解码器的伴随式产生装置的电路模型，如图1所示。在图1中，n＝1504，k＝1496，n-k＝8。该电路模型由无限脉冲响应(InfiniteImpulse Response,IIR)滤波器和有限脉冲响应(Finite Impulse Response,FIR)滤波器两个功能模块组成，包括1512个寄存器和8个二输入异或门。在该装置中，所有的寄存器被初始化为'0'。该装置串行输入188字节接收的数据，经过n个时钟周期串行输出1字节伴随式。
数字多节目系统B给出的伴随式产生装置使用了1512个寄存器和8个二输入异或门，耗费资源多，计算一次伴随式花费1504个时钟周期，运行速度慢。
发明内容
针对ITU-T J.83数字多节目系统B给出的伴随式产生方案存在的耗费资源多、运行速度慢的缺点，本发明提供了一种并行产生伴随式的方案，给出了相应的电路模型，以减少资源需求并提高处理速度。
如图3所示，MPEG-2同步字节解码器中伴随式并行产生装置主要由15个寄存器R0～R14、84个二输入异或门和14个二输入选择器M0～M13组成。每次计算伴随式时，二输入选择器M0～M6总是分别选择并输出数据首向量的比特a0～a6，寄存器R0～R6总是分别加载数据首向量的比特a0～a6并保持到本次计算完毕。二输入选择器M7～M13在前n/16-1个时钟周期均输出'0'，在最后一个时钟周期分别选择并输出vk+1～vn-1。寄存器R7～R14用于保存迭代运算的中间运算结果。84个二输入异或门用于计算vk+1～vn-1、z′0～z′7和qn～qn+7。该装置以16位并行方式输入188字节接收的数据，以8位并行方式输出1字节伴随式。计算一次伴随式分14步完成：(1)初始化j＝0，寄存器R7～R14分别为w0～w7；(2)输入第一个数据段向量的比特a0～a15，寄存器R7～R14中的内容被分别视为z0～z7；(3)选择器M7～M13均输出'0'，84个二输入异或门计算vk+1～vn-1和z′0～z′7；(4)选择器M0～M6分别选择a0～a6送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；(5)j增加1；(6)输入下一个数据段向量的比特a16j～a16j+15，寄存器R7～R14中的内容被分别视为z0～z7；(7)选择器M7～M13均输出'0'，84个二输入异或门计算vk+1～vn-1和z′0～z′7；(8)选择器M0～M6分别选择寄存器R0～R6的输出值送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；(9)若j<n/16-2，则跳转到步骤(5)；否则，继续下一步；(10)j增加1；(11)输入最后一个数据段向量的比特a16j～a16j+15，寄存器R7～R14中的内容被分别视为z0～z7；(12)选择器M7～M13分别选择并输出vk+1～vn-1，84个二输入异或门计算vk+1～vn-1和z′0～z′7；(13)选择器M0～M6分别选择寄存器R0～R6的输出值送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；(14)z′0～z′7即为qn～qn+7，本次计算伴随式完毕。
本发明提供的伴随式产生装置，并行地输入接收的数据，并行地输出伴随式，能在大幅提高处理速度的同时有效减少资源需求。
关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。
附图说明
图1是MPEG-2同步字节解码器产生伴随式的电路模型；
图2是MPEG-2同步字节解码器产生伴随式的多项式模型；
图3是MPEG-2同步字节解码器并行产生伴随式的电路模型。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为对本发明的限定。
对于ITU-T J.83数字多节目系统B，发送端发送的是码字序列ci(0≤i<n)，它对应如下码字多项式c(x)的前n项系数
Figure BDA0002966746210000037
其中，ci的取值是'0'或'1'。c(x)由四部分组成：
c(x)＝m(x)+r(x)+s(x)+xk+1m(x)b(x) (2)
其中，m(x)是信息多项式，它的系数对应187字节信息，r(x)是m(x)模2除生成多项式g(x)的余式，s(x)是偏置多项式，b(x)＝1+x+x3+x7，g(x)＝1+x+x5+x6+x8。m(x)、r(x)和s(x)可分别表示为以下形式：
Figure BDA0002966746210000031
Figure BDA0002966746210000032
Figure BDA0002966746210000033
其中，mi、ri和si的取值是'0'或'1'，sk～sn-1分别是'0'、'1'、'1'、'0'、'0'、'1'、'1'和'1'，合并为一字节就是十六进制数0x67，mod表示多项式模2除法的余式。m(x)+r(x)能除尽g(x)，即
Figure BDA0002966746210000034
[m(x)+r(x)]mod g(x)＝0 (7)
其中，fi的取值是'0'或'1'。s(x)不能除尽g(x)，即
Figure BDA0002966746210000035
Figure BDA0002966746210000036
其中，hi和pi的取值是'0'或'1'，hk～hn-1分别是'0'、'1'、'0'、'0'、'0'、'1'、'1'和'1'，合并为一字节就是十六进制数0x47，pn～pn+7分别是'1'、'1'、'1'、'0'、'0'、'0'、'1'和'1'，合并为一字节就是十六进制数0xE3。
在图1中，接收的数据序列和输出序列分别被标记为ai和di，它们的取值是'0'或'1'，其中，0≤i<n，dk～dn-1构成了1字节伴随式。
图1对应的多项式模型如图2所示，IIR滤波器完成对生成多项式g(x)的除法运算，FIR滤波器完成对多项式[1+xk+1b(x)]的乘法运算。在图2中，接收的数据多项式a(x)是码字多项式c(x)与错误多项式e(x)之和，即
a(x)＝c(x)+e(x) (10)
其中，
Figure BDA0002966746210000041
ei的取值是'0'或'1'，它是由信道传输特性决定的。由式(10)、(1)和(11)可知，a(x)的项数与c(x)的项数相同，
Figure BDA0002966746210000042
其中，ai的取值是'0'或'1'，系数a0～an-1与图1中的a0～an-1完全相同，比图1多出来的系数an～an+k-1不会影响伴随式的计算。IIR滤波器的输出有无穷多项，导致后面的输出多项式d(x)可能也有无穷多项，
Figure BDA0002966746210000043
其中，di的取值是'0'或'1'，系数d0～dn-1与图1中的d0～dn-1完全相同，比图1多出来的系数无关紧要，只有dk～dn-1才是待求目标。a(x)经过两级滤波变为
Figure BDA0002966746210000044
将式(10)、(2)、(6)和(8)代入上式，
Figure BDA0002966746210000045
在上式最后一个等号的右边，第一项对计算dk～dn-1无影响，第二项对计算dk～dn-1有影响，由式(4)和(5)可知，第三项[r(x)+s(x)+xk+1m(x)b(x)]xk+1b(x)/g(x)的最低次幂是x2k+1，2k+1>n-1，说明该项对计算dk～dn-1无影响，若e(x)＝0，则第四项e(x)[1+xk+1b(x)]/g(x)＝0，说明该项对计算dk～dn-1无影响；否则，该项通常不等于0，说明该项对计算dk～dn-1有影响。可见，若e(x)＝0，即传输过程中没有出现差错，则dk～dn-1分别等于hk～hn-1，即伴随式等于0x47；否则，伴随式通常不等于0x47。
由上述分析可知，若伴随式等于十六进制数0x47，则认为接收的数据是有效的码字；否则，认为接收的数据有误。
在式(14)中，除以g(x)是求商多项式。将该操作变为模2除g(x)求余式q(x)，
Figure BDA0002966746210000051
将式(10)、(2)、(7)和(9)代入上式，
Figure BDA0002966746210000052
在上式最后一个等号的右边，第一项对计算qn～qn+7有影响，由式(4)和(5)可知，第二项[r(x)+s(x)+xk+1m(x)b(x)]xk+1b(x)mod g(x)的最低次幂是x2k+2，2k+2>n+7，说明该项对计算qn～qn+7无影响，若e(x)＝0，则第三项e(x)[1+xk+1b(x)]mod g(x)＝0，说明该项对计算qn～qn+7无影响；否则，该项通常不等于0，说明该项对计算qn～qn+7有影响。可见，若e(x)＝0，即传输过程中没有出现差错，则qn～qn+7分别等于pn～pn+7，即合并在一起恰好等于0xE3；否则，合并在一起通常不等于0xE3。当传输过程中没有出现差错时，为使qn～qn+7分别等于hk～hn-1，即合并在一起恰好等于0x47，需要将式(16)修改为
Figure BDA0002966746210000053
其中，
Figure BDA0002966746210000054
w0～w7分别是'1'、'1'、'1'、'0'、'1'、'1'、'1'和'1'，合并为一字节就是十六进制数0xEF。采用式(9)所示的模2除g(x)的方式求w(x)的余式，则
Figure BDA0002966746210000055
其中，un～un+7分别是'1'、'0'、'1'、'0'、'0'、'1'、'0'和'0'，合并为一字节就是十六进制数0xA4。将式(10)、(2)、(7)、(9)和(20)代入式(18)，整理可得
Figure BDA0002966746210000061
上式说明，若e(x)＝0，即传输过程中没有出现差错，则qn～qn+7分别等于hk～hn-1，即合并在一起恰好等于0x47；否则，合并在一起通常不等于0x47。这一结论与式(15)得出的结论完全相同，因此，可将式(18)中的qn～qn+7视为伴随式。
令
Figure BDA0002966746210000062
将上式代入式(18)，
Figure BDA0002966746210000063
由上式可知，求q(x)的系数qn～qn+7涉及a(x)、v(x)和w(x)中xn-1及更低次幂的系数，由式(12)、(19)和(22)可知，涉及a0～an-1、w0～w7和vk+1～vn-1。因此，计算式(22)时只需求系数vk+1～vn-1。为便于叙述，我们把vk+1～vn-1构成的向量[vn-1 vk+6 vk+5 vk+4 vk+3 vk+2vk+1]称为乘积首向量，把a(x)的系数a0～a6构成的向量[a6 a5 a4 a3 a2 a1 a0]称为数据首向量。由式(22)求vk+1～vn-1，可采用如下向量与矩阵的乘法：
[vn-1 vk+6 vk+5 vk+4 vk+3 vk+2 vk+1]＝[a6 a5 a4 a3 a2 a1 a0]B (24)
其中，B是由b(x)的系数构造而来的如下矩阵
Figure BDA0002966746210000064
利用式(23)求qn～qn+7可采用一种并行迭代运算。将接收的数据序列ai(0≤i<n)划分成等长的段，每段16比特，它们构成数据段向量[a16j+15 a16j+14 a16j+13 a16j+12 a16j+11a16j+10 a16j+9 a16j+8 a16j+7 a16j+6 a16j+5 a16j+4 a16j+3 a16j+2 a16j+1 a16j](0≤j<n/16＝94)，当前的中间运算结果构成现态向量[z7 z6 z5 z4 z3 z2 z1 z0](它的初始值是向量[w7 w6 w5w4 w3 w2 w1 w0]＝[1 1 1 1 0 1 1 1])，经过一次向量与矩阵的乘法得到次态向量[z′7z′6 z′5 z′4 z′3 z′2 z′1 z′0]，具体如下：
Figure BDA0002966746210000071
其中，G是由g(x)的系数构造而来的如下矩阵
Figure BDA0002966746210000072
用次态向量更新现态向量，重复上述过程。经过n/16次迭代运算，次态向量等于伴随式向量[qn+7 qn+6 qn+5 qn+4 qn+3 qn+2 qn+1 qn]。
根据上述分析，我们可以得到一种MPEG-2同步字节解码器中伴随式并行产生装置的电路模型，如图3所示。该装置以16位并行方式输入188字节接收的数据，以8位并行方式输出1字节伴随式。该装置主要由15个寄存器R0～R14、84个二输入异或门和14个二输入选择器M0～M13组成。每次计算伴随式时，二输入选择器M0～M6总是分别选择并输出数据首向量的比特a0～a6，寄存器R0～R6总是分别加载数据首向量的比特a0～a6并保持到本次计算完毕。二输入选择器M7～M13在前n/16-1个时钟周期均输出'0'，在最后一个时钟周期分别选择并输出vk+1～vn-1。寄存器R7～R14用于保存迭代运算的中间运算结果，它们的初始值分别是w0～w7，现态分别是z0～z7，次态分别是z′0～z′7，也就是说，它们在当前时钟周期存储的分别是z0～z7，在下一时钟周期存储的分别是z′0～z′7。84个二输入异或门用于计算vk+1～vn-1、z′0～z′7和qn～qn+7。具体而言，一部分二输入异或门根据式(24)和(25)计算vk+1～vn-1，其余二输入异或门根据式(26)和(27)计算z′0～z′7，最终的z′0～z′7即为qn～qn+7。
针对ITU-T J.83推荐的数字多节目系统B，本发明提供了一种MPEG-2同步字节解码器中伴随式的并行产生方法，计算一次伴随式的步骤如下：
(1)初始化j＝0，寄存器R7～R14分别为w0～w7；
(2)输入第一个数据段向量的比特a0～a15，寄存器R7～R14中的内容被分别视为z0～z7；
(3)选择器M7～M13均输出'0'，84个二输入异或门计算vk+1～vn-1和z′0～z′7；
(4)选择器M0～M6分别选择a0～a6送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；
(5)j增加1；
(6)输入下一个数据段向量的比特a16j～a16j+15，寄存器R7～R14中的内容被分别视为z0～z7；
(7)选择器M7～M13均输出'0'，84个二输入异或门计算vk+1～vn-1和z′0～z′7；
(8)选择器M0～M6分别选择寄存器R0～R6的输出值送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；
(9)若j<n/16-2，则跳转到步骤(5)；否则，继续下一步；
(10)j增加1；
(11)输入最后一个数据段向量的比特a16j～a16j+15，寄存器R7～R14中的内容被分别视为z0～z7；
(12)选择器M7～M13分别选择并输出vk+1～vn-1，84个二输入异或门计算vk+1～vn-1和z′0～z′7；
(13)选择器M0～M6分别选择寄存器R0～R6的输出值送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；
(14)z′0～z′7即为qn～qn+7，本次计算伴随式完毕。
需要指出的是，处于步骤(2)时，j＝0，a16j～a16j+15就是a0～a15。
若伴随式等于十六进制数0x47，则认为接收的数据是有效的码字；否则，认为接收的数据有误。
本发明需要15个寄存器、84个二输入异或门和14个二输入选择器，经过94个时钟周期产生伴随式结果。与ITU-T J.83数字多节目系统B给出的伴随式产生装置相比，本发明的处理速度提高了16倍，虽然多用了76个二输入异或门和14个二输入选择器，但是寄存器的耗费量不到前者的1％，总的来说，消耗了非常少的资源。综上可见，与ITU-T J.83数字多节目系统B给出的伴随式产生装置相比，本发明具有运行速度快、资源消耗少等优点。
以上通过具体实施方式和实施例对本发明进行了详细的说明，对于本领域的技术人员来说，在不脱离本发明原理的情况下，还可做出若干变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种MPEG-2同步字节解码器中伴随式的并行产生装置，适用于ITU-T J.83推荐的数字多节目系统B，该装置以16位并行方式输入188字节接收的数据，以8位并行方式输出1字节伴随式，每2字节接收的数据构成一个数据段向量[a16j+15 a16j+14 a16j+13a16j+12 a16j+11a16j+10 a16j+9 a16j+8 a16j+7 a16j+6 a16j+5 a16j+4 a16j+3 a16j+2 a16j+1 a16j]，其中，0≤j<n/16，n＝1504，1字节伴随式构成伴随式向量[qn+7 qn+6 qn+5 qn+4 qn+3 qn+2 qn+1 qn]，第一个数据段向量的比特a0～a6构成数据首向量[a6 a5 a4 a3 a2 a1 a0]，用于计算乘积首向量[vn-1vk+6 vk+5vk+4 vk+3 vk+2 vk+1]，其中，k＝1496，n-k＝8，计算伴随式向量采用迭代方式，涉及现态向量[z7 z6 z5 z4 z3 z2 z1 z0]和次态向量[z′7 z′6 z′5 z′4 z′3 z′2 z′1 z′0]，现态向量的初始值是向量[w7 w6 w5 w4 w3 w2 w1 w0]＝[1 1 1 1 0 1 1 1]，数据段向量、现态向量和乘积首向量用于计算次态向量，次态向量用于更新现态向量，经过n/16次迭代运算，次态向量等于伴随式向量，其特征在于，所述装置包括以下部件：
14个二输入选择器M0～M13，二输入选择器M0～M6总是分别选择并输出数据首向量的比特a0～a6，二输入选择器M7～M13在前n/16-1个时钟周期均输出'0'，在最后一个时钟周期分别选择并输出vk+1～vn-1；
15个寄存器R0～R14，寄存器R0～R6总是分别加载数据首向量的比特a0～a6，寄存器R7～R14用于保存迭代运算的中间运算结果，它们的初始值分别是w0～w7，现态分别是z0～z7，次态分别是z′0～z′7；
84个二输入异或门，它们用于计算vk+1～vn-1、z′0～z′7和qn～qn+7。
2.一种MPEG-2同步字节解码器中伴随式的并行产生方法，适用于ITU-T J.83推荐的数字多节目系统B，该装置以16位并行方式输入188字节接收的数据，以8位并行方式输出1字节伴随式，每2字节接收的数据构成一个数据段向量[a16j+15 a16j+14 a16j+13a16j+12 a16j+11a16j+10 a16j+9 a16j+8 a16j+7 a16j+6 a16j+5 a16j+4 a16j+3 a16j+2 a16j+1 a16j]，其中，0≤j<n/16，n＝1504，1字节伴随式构成伴随式向量[qn+7 qn+6 qn+5 qn+4 qn+3 qn+2 qn+1 qn]，第一个数据段向量的比特a0～a6构成数据首向量[a6 a5 a4 a3 a2 a1 a0]，用于计算乘积首向量[vn-1vk+6 vk+5vk+4 vk+3 vk+2 vk+1]，其中，k＝1496，n-k＝8，计算伴随式向量采用迭代方式，涉及现态向量[z7 z6 z5 z4 z3 z2 z1 z0]和次态向量[z′7 z′6 z′5 z′4 z′3 z′2 z′1 z′0]，现态向量的初始值是向量[w7 w6 w5 w4 w3 w2 w1 w0]＝[1 1 1 1 0 1 1 1]，数据段向量、现态向量和乘积首向量用于计算次态向量，次态向量用于更新现态向量，经过n/16次迭代运算，次态向量等于伴随式向量，其特征在于，所述产生方法计算一次伴随式的步骤如下：
(1)初始化j＝0，寄存器R7～R14分别为w0～w7；
(2)输入第一个数据段向量的比特a0～a15，寄存器R7～R14中的内容被分别视为z0～z7；
(3)选择器M7～M13均输出'0'，84个二输入异或门计算vk+1～vn-1和z′0～z′7；
(4)选择器M0～M6分别选择a0～a6送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；
(5)j增加1；
(6)输入下一个数据段向量的比特a16j～a16j+15，寄存器R7～R14中的内容被分别视为z0～z7；
(7)选择器M7～M13均输出'0'，84个二输入异或门计算vk+1～vn-1和z′0～z′7；
(8)选择器M0～M6分别选择寄存器R0～R6的输出值送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；
(9)若j<n/16-2，则跳转到步骤(5)；否则，继续下一步；
(10)j增加1；
(11)输入最后一个数据段向量的比特a16j～a16j+15，寄存器R7～R14中的内容被分别视为z0～z7；
(12)选择器M7～M13分别选择并输出vk+1～vn-1，84个二输入异或门计算vk+1～vn-1和z′0～z′7；
(13)选择器M0～M6分别选择寄存器R0～R6的输出值送入寄存器R0～R6，寄存器R0～R6分别保存a0～a6，寄存器R7～R14分别保存z′0～z′7以更新z0～z7；
(14)z′0～z′7即为qn～qn+7，本次计算伴随式完毕。
3.如权利要求2所述的一种MPEG-2同步字节解码器中伴随式的并行产生方法，其特征在于，计算vk+1～vn-1遵循如下向量与矩阵的乘法：
[vn-1 vk+6 vk+5 vk+4 vk+3 vk+2 vk+1]＝[a6 a5 a4 a3 a2 a1 a0]B
其中，
Figure FDA0002966746200000031
4.如权利要求2所述的一种MPEG-2同步字节解码器中伴随式的并行产生方法，其特征在于，计算z′0～z′7遵循如下向量与矩阵的乘法：
Figure FDA0002966746200000032
其中，
Figure FDA0002966746200000033
CN202110252843.0A 2021-03-09 2021-03-09 Mpeg-2同步字节解码器中伴随式的并行产生装置 Pending CN113068046A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110252843.0A CN113068046A (zh) 2021-03-09 2021-03-09 Mpeg-2同步字节解码器中伴随式的并行产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110252843.0A CN113068046A (zh) 2021-03-09 2021-03-09 Mpeg-2同步字节解码器中伴随式的并行产生装置

Publications (1)

Publication Number Publication Date
CN113068046A true CN113068046A (zh) 2021-07-02

Family

ID=76559886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110252843.0A Pending CN113068046A (zh) 2021-03-09 2021-03-09 Mpeg-2同步字节解码器中伴随式的并行产生装置

Country Status (1)

Country Link
CN (1) CN113068046A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257312A (zh) * 2008-03-03 2008-09-03 炬才微电子（深圳）有限公司 一种解码伴随式的计算方法、电路及解码器
CN103929208A (zh) * 2014-03-27 2014-07-16 北京大学 在rs译码器中用于计算伴随多项式的装置
CN108847851A (zh) * 2018-06-08 2018-11-20 山东超越数控电子股份有限公司 一种二元bch码伴随式矩阵的实现方法
CN109981222A (zh) * 2019-03-28 2019-07-05 中国传媒大学 预偏置的有线数字电视校验和的串行产生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257312A (zh) * 2008-03-03 2008-09-03 炬才微电子（深圳）有限公司 一种解码伴随式的计算方法、电路及解码器
CN103929208A (zh) * 2014-03-27 2014-07-16 北京大学 在rs译码器中用于计算伴随多项式的装置
CN108847851A (zh) * 2018-06-08 2018-11-20 山东超越数控电子股份有限公司 一种二元bch码伴随式矩阵的实现方法
CN109981222A (zh) * 2019-03-28 2019-07-05 中国传媒大学 预偏置的有线数字电视校验和的串行产生装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ARUL K. SUBBIAH等: "Fast BCH syndrome generator using parallel polynomial division algorithm for GPGPUs", 2019 IEEE 6TH INTERNATIONAL CONFERENCE ON INDUSTRIAL ENGINEERING AND APPLICATIONS(ICIEA)), 16 May 2019 (2019-05-16) *

Similar Documents

Publication Publication Date Title
US8468439B2 (en) Speed-optimized computation of cyclic redundancy check codes
KR101354288B1 (ko) 통신 시스템에서 에러 검출 방법 및 장치
Lee High-speed VLSI architecture for parallel Reed-Solomon decoder
KR100497639B1 (ko) 리드솔로몬복호기
US7590916B2 (en) Cyclic redundancy checking value calculator
US7322004B1 (en) Efficient high-speed Reed-Solomon decoder
US10248498B2 (en) Cyclic redundancy check calculation for multiple blocks of a message
JP2001502153A (ja) 大規模データ・ブロックのためのハードウェア最適化リード・ソロモン・デコーダ
JP4777258B2 (ja) ガロア体乗算のためのルックアップテーブルを使用するリード・ソロモン符号の符号化および復号化
US6467063B1 (en) Reed Solomon coding apparatus and Reed Solomon coding method
CN112306741B (zh) 一种crc校验方法及相关装置
US20040078410A1 (en) Galois field multiplier array for use within a finite field arithmetic unit
JPH0879094A (ja) リード−ソロモン・デコーダ
US6263471B1 (en) Method and apparatus for decoding an error correction code
Babaie et al. Double bits error correction using CRC method
CN113068046A (zh) Mpeg-2同步字节解码器中伴随式的并行产生装置
JPH11136136A (ja) リードソロモン符号化装置及び方法
WO2006120691A1 (en) Galois field arithmetic unit for error detection and correction in processors
JP2000020333A (ja) 復号装置、演算装置およびこれらの方法
CN109462458B (zh) 一种多级流水电路实现并行crc的方法
CN113821370A (zh) 一种用于数据传输错误校验的高速crc产生方法和装置
KR20060098269A (ko) 파이프라인 재귀적인 기술을 이용한 면적 효율적인 리드솔로몬 복호기
US10879933B2 (en) Reed solomon decoder and semiconductor device including the same
US20050033791A1 (en) Single error Reed-Solomon decoder
Lee A VLSI design of a high-speed Reed-Solomon decoder

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination