CN113066517A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN113066517A
CN113066517A CN202010880590.7A CN202010880590A CN113066517A CN 113066517 A CN113066517 A CN 113066517A CN 202010880590 A CN202010880590 A CN 202010880590A CN 113066517 A CN113066517 A CN 113066517A
Authority
CN
China
Prior art keywords
threshold voltage
voltage distribution
memory
distribution
standard deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010880590.7A
Other languages
English (en)
Inventor
金大成
金敬范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113066517A publication Critical patent/CN113066517A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本申请公开一种存储器系统，该存储器系统可以包括存储器装置和存储器控制器。存储器装置可以包括多个存储器单元。存储器控制器可以估计和使用读取电压，以将对应于第一阈值电压分布的一个或多个存储器单元与对应于第二阈值电压分布的一个或多个存储器单元区分开，该读取电压基于第一和第二阈值电压分布的标准偏差和平均阈值电压以及分别对应于第一和第二阈值电压分布的概率密度函数来估计。存储器控制器可以被构造且可操作以基于由第一目标读取电压区分的第一概率区域、由第二目标读取电压区分的第二概率区域以及对应于第一和第二概率区域的反Q函数值，计算第一阈值电压分布的标准偏差。

Description

存储器系统及其操作方法
相关申请的交叉引用
本专利文件要求于2020年1月2日提交的、申请号为10-2020-0000274的韩国专利申请的优先权和权益，其通过引用整体并入本文。
技术领域
本公开总体上涉及一种电子装置，并且更特别地，涉及一种包括存储器控制器的存储器系统。
背景技术
所公开技术的各个实施例总体上涉及一种存储器系统和操作该存储器系统的方法，并且更特别地，涉及一种能够增强数据可靠性的存储器系统和操作该存储器系统的方法。
存储器系统可以包括存储器控制器和存储器装置。
存储器控制器可以响应于来自主机的请求而控制存储器系统的操作。存储器装置可以在存储器控制器的控制下存储数据或输出所存储的数据。例如，存储器装置由电源关断时其中存储的数据丢失的易失性存储器装置形成，或者由即使在供电中断时也能保留存储在其中的数据的非易失性存储器装置形成。
发明内容
所公开技术的实施例除其它特征和益处之外，还涉及一种能够估计最佳读取电压从而可以以提高的可靠性来执行数据解码的存储器系统和操作方法。
所公开技术的实施例可以提供一种存储器系统，包括：存储器装置，包括多个存储器单元和存储器控制器，该存储器控制器被配置成估计和使用读取电压，以将对应于指示第一读出数据的第一阈值电压分布的一个或多个存储器单元与对应于指示第二读出数据的第二阈值电压分布的一个或多个存储器单元区分开，第一和第二阈值电压分布在对应于存储器单元的多个阈值电压分布之中彼此相邻，该读取电压基于第一和第二阈值电压分布的标准偏差和平均阈值电压以及分别对应于第一和第二阈值电压分布的概率密度函数来估计，其中，存储器控制器被构造且可操作以基于与第一阈值电压分布中由第一目标读取电压区分的第一区段相对应的第一概率区域、与第一阈值电压分布中由第二目标读取电压区分的第二区段相对应的第二概率区域以及分别对应于第一和第二概率区域的反Q函数值，计算第一阈值电压分布的标准偏差。
所公开技术的实施例可以提供一种操作存储器系统的方法，包括：计算第一和第二阈值电压分布的标准偏差和平均阈值电压，第一阈值电压分布对应于存储第一读出数据的存储器单元，第二阈值电压分布对应于存储第二读出数据的存储器单元，第一和第二读出数据的存储器单元的数量被表示为阈值电压的函数以获得第一和第二阈值电压分布，第一和第二阈值电压分布在对应于多个存储器单元的多个阈值电压分布之中彼此相邻；以及基于分别与第一和第二阈值电压分布相对应的概率密度函数来估计第一和第二阈值电压分布之间的读取电压，其中，计算第一阈值电压分布的标准偏差包括：基于与第一阈值电压分布中由第一目标读取电压区分的第一区段相对应的第一概率区域、与第一阈值电压分布中由第二目标读取电压区分的第二区段相对应的第二概率区域以及分别对应于第一概率区域和第二概率区域的反Q函数值，计算第一阈值电压分布的标准偏差。
附图说明
图1是示出基于所公开技术的实施例的存储器系统的示图。
图2是用于说明存储器单元的阈值电压分布的示图。
图3是用于说明沟道特性已经改变的存储器单元的阈值电压分布的示图。
图4是用于描述基于所公开技术的实施例的估计最佳读取电压的方法的示图。
图5是用于描述基于所公开技术的实施例的估计标准偏差和平均阈值电压的方法的示图。
图6是用于描述基于所公开技术的实施例的估计标准偏差和平均阈值电压的方法的示图。
图7是用于描述基于所公开技术的实施例的估计标准偏差和平均阈值电压的方法的示图。
图8是用于描述基于所公开技术的实施例的估计最佳读取电压的方法的示图。
图9至图11是用于描述基于所公开技术的实施例的确定目标读取电压的方法的示图。
图12是用于描述基于所公开技术的实施例的第一表的示图。
图13是用于描述基于所公开技术的实施例的第二表的示图。
图14是用于描述基于所公开技术的实施例的第三表的示图。
图15是用于说明图1所示的存储器控制器的示图。
图16是用于描述基于所公开技术的实施例的操作存储器控制器的方法的流程图。
图17是用于描述基于所公开技术的实施例的存储器装置的示图。
图18是示出基于所公开技术的实施例的存储块的示图。
图19是示出包括图1和图15所示的存储器控制器的存储器系统的示例的示图。
图20是示出包括图1和图15所示的存储器控制器的存储器系统的示例的示图。
具体实施方式
本说明书或申请中引入的所公开技术的实施例中的特定结构或功能描述仅用于描述所公开技术的实施例。该描述不应被解释为限于说明书或申请中描述的实施例。
图1是示出基于所公开技术的实施例的存储器系统2000的示图。
参照图1，存储器系统2000可以包括被配置成存储数据的存储器装置2200和被配置成响应于主机1000的请求而控制存储器装置2200的存储器控制器2100。
主机1000可以是被配置成将数据存储在存储器系统2000中或从存储器系统2000检索数据的装置或系统。例如，主机1000可以包括计算机、便携式数字装置、平板PC、数字照相机、数字音频播放器、电视、无线通信装置和蜂窝电话中的至少一种，但是所公开技术的实施例不限于此。
存储器控制器2100可以控制存储器系统2000的全部操作。存储器控制器2100可以响应于来自主机1000的请求而执行各种操作。存储器控制器2100可以执行以下操作中的至少一种：将数据存储在存储器装置2200中的编程操作、读取存储在存储器装置2200中的数据的读取操作以及擦除存储在存储器装置2200中的数据的擦除操作。
存储器装置2200可以由断电时其中存储的数据丢失的易失性存储器装置或者即使在供电中断时也能保留存储在其中的数据的非易失性存储器装置形成。存储器装置2200可以在存储器控制器2100的控制下执行例如编程操作、读取操作和擦除操作。
存储器装置2200可以包括用于存储数据的至少一个存储区域。存储区域可以对应于包括多个存储器单元的一个页面、包括多个页面的一个存储块、包括多个块的一个平面或包括多个平面的一个管芯，但是所公开技术的实施例不限于此。
根据可以存储在存储区域中包括的每个存储器单元中的位数，可以将存储区域分类为单层单元(SLC)区域和多层单元(MLC)区域。例如，可以在SLC区域中包括的每个SLC中存储1位数据，并且可以在m位MLC区域中包括的每个m位MLC中存储m位数据。在此，m可以是2或更大的自然数。
图2是用于说明存储器单元的阈值电压分布的示图，其中，每个编程/擦除状态的单元的数量(#cells)被绘制为阈值电压(Vth)的函数。
尽管图2示出了2位MLC区域中包括的存储器单元的阈值电压分布，但是所公开技术的实施例不限于此。在图2中，水平轴可以指示存储器单元的阈值电压Vth，垂直轴可以指示与阈值电压Vth相对应的存储器单元的数量(#cells)。
2位MLC区域中包括的存储器单元中的每一个可以具有与擦除状态E0、第一编程状态P1、第二编程状态P2和第三编程状态P3中的任意一个相对应的阈值电压。
与状态E0、P1、P2和P3相对应的理想阈值电压分布可能不会彼此重叠。例如，可以对存储器单元执行编程操作，使得与状态E0、P1、P2和P3相对应的阈值电压分布在它们之间保持预定距离。
在读取操作期间，状态E0、P1、P2和P3可以通过参考读取电压组中包括的参考读取电压R1、R2和R3彼此分开。例如，参考读取电压R1可以用于将对应于擦除状态E0的存储器单元与对应于第一编程状态P1的存储器单元分开。参考读取电压R2可以用于将对应于第一编程状态P1的存储器单元与对应于第二编程状态P2的存储器单元分开。参考读取电压R3可以用于将对应于第二编程状态P2的存储器单元与对应于第三编程状态P3的存储器单元分开。
图3是用于说明沟道特性已经改变的存储器单元的阈值电压分布的示图，其中，每个编程/擦除状态的单元的数量(#cells)被绘制为阈值电压(Vth)的函数。
存储器单元的沟道特性的改变可以导致与状态E0、P1、P2和P3相对应的阈值电压分布的改变。例如，诸如编程/擦除周期和保留时间的沟道特性可以影响阈值电压分布。编程/擦除周期可以指示已经对存储器单元执行的编程操作和擦除操作的迭代次数。保留时间可以指示自上次对存储器单元执行编程操作以来经过的时间。
存储器单元的沟道特性的改变导致阈值电压分布曲线中的至少一个变宽，或者向左或向右偏移。例如，与状态E0、P1、P2和P3相对应的阈值电压分布曲线可以向左(指示较小的阈值电压)或向右(指示较大的阈值电压)偏移，或者与状态E0、P1、P2和P3相对应的阈值电压分布中的至少一个的宽度可以变得与其它阈值电压分布的宽度不同。
因此，至少一个阈值电压分布的平均阈值电压值可能变得与理想平均阈值电压值不同，或者至少一个阈值电压分布的标准偏差与对应于其它阈值电压分布的标准偏差不同。在本专利文件的上下文中，标准偏差用于表示偏差。因为标准偏差是方差的平方根，所以所公开技术的一些实施例可以使用方差代替标准偏差。
当存储器单元的沟道特性改变时，与状态E0、P1、P2和P3相对应的阈值电压分布曲线中的至少一些开始偏移和/或变宽，彼此重叠。因此，阈值电压分布曲线中的一些可能超过参考读取电压中的至少一个。如图3所示，由于沟道特性的改变，因此对应于第一编程状态P1的阈值电压分布曲线与对应于第二编程状态P2的阈值电压分布曲线重叠，并且对应于第二编程状态P2的阈值电压分布曲线与对应于第三编程状态P3的阈值电压分布曲线重叠。
在这种情况下，对理想阈值电压分布曲线执行读取操作的参考读取电压R1、R2和R3可能会导致读取错误，在读取数据中产生很多错误位。如果读取数据中包含的错误位的数量超过可校正位的最大数量，则错误校正解码操作可能会失败。
因此，在存储器单元的沟道特性改变的情况下，确定最佳读取参考电压，以用于对这种偏移或失真的阈值电压分布曲线的读取操作。
在本专利文件的上下文中，与读取参考电压值或存储器系统性能结合使用的词语“最佳”和“理想”用于指示为存储器装置提供比现有读取参考电压值或条件更好的性能(例如更高的可靠性、更少的检测错误等)的值或条件。从这个意义上说，词语“最佳”可能会或可能不会表达存储器装置可以实现的最佳性能。
图4是用于描述基于所公开技术的实施例的估计最佳读取电压的方法的示图，其中，每个编程/擦除状态的单元的数量(#cells)被绘制为阈值电压(Vth)的函数。
在本专利文件的上下文中，词语“读取电压”用于指示施加到存储器单元的参考电压，以确定存储器单元是否响应于该参考电压而导通(例如，数据“1”)。所公开技术的实施例可以用于确定最佳读取电压，该最佳读取电压可以通过减少或最小化读取错误率来为存储器装置提供更好的性能。在确定最佳读取电压时，使用各种“读取电压”来获得用于基于所公开技术的一些实施例实现的等式中的各种值。如图4所示，如下面所讨论的，可以确定对应于第一编程状态P1的阈值电压分布与对应于第二编程状态P2的阈值电压分布之间的最佳读取电压Ropt。
估计对应于第一编程状态P1的阈值电压分布的平均阈值电压μl和对应于第二编程状态P2的阈值电压分布的平均阈值电压μ2，并且可以基于所估计的平均阈值电压μ1和μ2来估计最佳读取电压Ropt。例如，可以如下估计最佳读取电压Ropt。
Figure BDA0002653985590000071
等式1指示最佳读取电压Ropt可以表示为平均阈值电压μ1和μ2的中值。
如果与编程状态P1和P2相对应的阈值电压分布的标准偏差彼此相等，则可以有效地使用由等式1所计算的最佳读取电压Ropt来将编程状态P1和P2彼此区分开。
然而，如上所述，存储器单元的沟道特性的改变导致阈值电压分布曲线的标准偏差随曲线而变化。在这种情况下，由等式1所计算的最佳读取电压Ropt可能与理想最佳读取电压Rideal不同。因此，存在以下的可能性：由最佳读取电压Ropt获得的读取数据中包含的错误位的数量超过可校正错误位的最大数量。
因此，如果可以准确地估计阈值电压分布的标准偏差，则可以估计理想最佳读取电压Rideal或接近理想最佳读取电压Rideal的最佳读取电压。
图5是用于描述基于所公开技术的实施例的估计标准偏差和平均阈值电压的方法的示图。
可以将第一读取电压Ra施加到存储器单元，从而可以获得与第一读取电压Ra相对应的读取数据。读取数据中可以包括与各自的存储器单元相对应的位值。例如，与具有低于第一读取电压Ra的阈值电压的每个存储器单元相对应的位值可以是二进制一值“1”，与具有高于第一读取电压Ra的阈值电压的每个存储器单元相对应的位值可以是二进制零值“0”。因此，如果计算出读取数据中包括的位值之中的“1”的数量，则可以计算每个具有低于第一读取电压Ra的阈值电压的存储器单元的数量。
在实施例中，假设与各自的状态E0、P1、P2和P3相对应的存储器单元的数量彼此相等或已知彼此相等。另外，概率区域指示阈值电压分布曲线等于或大于读取电压的部分。换句话说，概率区域指示在指示读取电压的线的基础上的阈值电压分布曲线的右尾部分。如图5所示，可以基于关于每个具有低于第一读取电压Ra的阈值电压的存储器单元的数量的信息来计算第一概率区域Pa，即在与第一编程状态P1相对应的存储器单元之中、每个具有等于或大于第一读取电压Ra的阈值电压的存储器单元的比例。例如，在与状态E0、P1、P2和P3中的每一个相对应的存储器单元的数量是100并且每个具有低于第一读取电压Ra的阈值电压的存储器单元的数量是180的情况下，第一概率区域Pa可以表示如下：
Figure BDA0002653985590000091
例如，在编程操作期间对数据进行随机化的情况下，可以将与各自的状态E0、P1、P2和P3相对应的存储器单元的数量视为彼此相等。
在实施例中，在已知与各自的状态E0、P1、P2和P3相对应的存储器单元的数量的情况下，即使与各自的状态E0、P1、P2和P3相对应的存储器单元的数量彼此不相等，也可以基于关于每个具有低于第一读取电压Ra的阈值电压的存储器单元的数量的信息来计算第一概率区域Pa。
可以将第二读取电压Rb施加到存储器单元，从而可以获得与第二读取电压Rb相对应的读取数据。以与向存储器单元施加第一读取电压Ra的情况相同的方式，可以计算第二概率区域Pb，即在与第一编程状态P1相对应的存储器单元之中、每个具有等于或高于第二读取电压Rb的阈值电压的存储器单元的比例。
第一概率区域Pa和第二概率区域Pb可以表示为Q函数，如下所示：
Figure BDA0002653985590000092
Figure BDA0002653985590000093
其中，Ra指示第一读取电压，Rb指示第二读取电压，μ1指示平均值(平均阈值电压值)，并且σ1指示标准偏差(方差的平方根)。在此，Q函数是标准正态分布的尾部分布函数。
通过对等式3和等式4关于平均阈值电压μ1重新排列，可以获得下面的等式5和等式6。
μ1＝Ra-Q-1(Pa)·σ1 (等式5)
μ1＝Rb-Q-1(Pb)·σ1 (等式6)
其中，Pa指示第一概率区域，Pb指示第二概率区域，Ra指示第一读取电压，Rb指示第二读取电压，σ1指示标准偏差(方差的平方根)，并且Q-1指示反Q函数。
通过针对标准偏差σ1写出等式5和等式6，可以获得等式7。
Figure BDA0002653985590000101
因为先前已知了反Q函数(Q-1)值，所以可以通过将与第一概率区域Pa相对应的反Q函数值、与第二概率区域Pb相对应的反Q函数值、第一读取电压Ra和第二读取电压Rb放入等式7中，来获得与第一编程状态P1相对应的阈值电压分布的标准偏差σ1。
可以通过将所获得的标准偏差σ1放入等式5或等式6中来获得与第一编程状态P1相对应的阈值电压分布的平均阈值电压μ1。
图6是用于描述基于所公开技术的实施例的估计标准偏差和平均阈值电压的方法的示图，其中，每个编程/擦除状态的单元的数量(#cells)被绘制为阈值电压(Vth)的函数。
在参照图6描述的实施例中，假设如上参照图5所述，估计了与第一编程状态P1相对应的阈值电压分布的标准偏差σ1和平均阈值电压μ1。
参照图6，可以将第三读取电压Rc施加到存储器单元，从而可以获得与第三读取电压Rc相对应的读取数据。可以将第四读取电压Rd施加到存储器单元，从而可以获得与第四读取电压Rd相对应的读取数据。以与上述示例相同的方式，可以基于读取数据来计算每个具有低于第三读取电压Rc的阈值电压的存储器单元的数量和每个具有低于第四读取电压Rd的阈值电压的存储器单元的数量。如上所述，概率区域指示阈值电压分布曲线等于或大于读取电压的部分。可以基于所计算的存储器单元的数量来计算第三概率区域Pc以及第四概率区域Pd，即在与第二编程状态P2相对应的存储器单元之中、每个具有等于或大于第三读取电压Rc的阈值电压的存储器单元的比例，以及在与第二编程状态P2相对应的存储器单元之中、每个具有等于或大于第四读取电压Rd的阈值电压的存储器单元的比例。
第三概率区域Pc和第四概率区域Pd可以表示为Q函数，如下所示：
Figure BDA0002653985590000102
Figure BDA0002653985590000111
通过针对平均阈值电压μ2重新排列等式8和等式9，可以获得下面的等式10和等式11。
μ2＝Rc-Q-1(Pc)·σ2 (等式10)
μ2＝Rd-Q-1(Pd)·σ2 (等式11)
通过针对标准偏差σ2写出等式10和等式11，可以获得等式12。
Figure BDA0002653985590000112
因为先前已知了反Q函数(Q-1)值，所以可以通过将与第三概率区域Pc相对应的反Q函数值、与第四概率区域Pd相对应的反Q函数值、第三读取电压Rc和第四读取电压Rd放入等式12中，来获得与第二编程状态P2相对应的阈值电压分布的标准偏差σ2。
可以通过将所获得的标准偏差σ2放入等式10或等式11中来获得与第二编程状态P2相对应的阈值电压分布的平均阈值电压μ2。
图7是用于描述基于所公开技术的实施例的估计标准偏差和平均阈值电压的方法的示图，其中，每个编程/擦除状态的单元的数量(#cells)被绘制为阈值电压(Vth)的函数。
在参照图7描述的实施例中，假设如上参照图5所述，估计了与第一编程状态P1相对应的阈值电压分布的标准偏差σ1和平均阈值电压μ1。
可以基于预设的标准偏差比来估计与对应于第一编程状态P1的阈值电压分布曲线相邻的阈值电压分布曲线的标准偏差(例如，对应于第二编程状态P2的阈值电压分布的标准偏差σ2)。阈值电压分布之间的标准偏差比可以预先确定并在查找表中列出，如下面将参照图12进行讨论的。
在将对应于第二编程状态P2的阈值电压分布的标准偏差σ2与对应于第一编程状态P1的阈值电压分布的标准偏差σ1的比设置为1:1.1的情况下，可以获得对应于第二编程状态P2的阈值电压分布的标准偏差σ2，如下所示：
Figure BDA0002653985590000121
基于预设的标准偏差比来计算与第二编程状态P2相对应的阈值电压分布的标准偏差σ2。因此，在图7所示的实施例中，与参照图6描述的实施例不同，可以通过使用第三读取电压Rc而不使用第四读取电压Rd的单次读取操作来估计与第二编程状态P2相对应的阈值电压分布的平均阈值电压μ2。
为了估计平均阈值电压μ2，可以将第三读取电压Rc施加到存储器单元，从而可以获得与第三读取电压Rc相对应的读取数据。如上所述，概率区域指示阈值电压分布曲线等于或大于读取电压的部分。可以计算第三概率区域Pc，即，在与第二编程状态P2相对应的存储器单元之中、每个具有等于或大于第三读取电压Rc的阈值电压的存储器单元的比例。
可以通过将标准偏差σ2、与第三概率区域Pc相对应的反Q函数值和第三读取电压Rc放入等式10中，来获得与第二编程状态P2相对应的阈值电压分布的平均阈值电压μ2。
图8是用于描述基于所公开技术的实施例的估计最佳读取电压的方法的示图，其中，每个编程/擦除状态的单元的数量(#cells)被绘制为阈值电压(Vth)的函数。
在参照图8描述的实施例中，假设使用与参照图5和图6描述的实施例或参照图5和图7描述的实施例相同或相似的方法估计与编程状态P1和P2相对应的阈值电压分布的标准偏差σ1和σ2以及平均阈值电压μ1和μ2。
当假设与编程状态P1和P2相对应的阈值电压分布具有高斯分布特性，或近似于高斯分布的特性时，可以获得等式14。
Figure BDA0002653985590000122
在等式14中，左侧指示与第一编程状态P1相对应的概率密度函数，右侧指示与第二编程状态P2相对应的概率密度函数。
等式14可以重新排列为等式15和等式16。
Figure BDA0002653985590000131
Figure BDA0002653985590000132
在等式16中，项
Figure BDA0002653985590000133
可以是相对非常小的值。因此，如果项
Figure BDA0002653985590000134
近似为零，则可以将等式16重新排列为诸如等式17或等式18的近似表达式。
Figure BDA0002653985590000135
Figure BDA0002653985590000136
可以从上面的等式18获得内部分割点值
Figure BDA0002653985590000137
和外部分割点值
Figure BDA0002653985590000138
内部分割点值可以用于估计最佳读取电压。
换句话说，可以获得编程状态P1和P2之间的最佳读取电压Ropt'，如下所示。
Figure BDA0002653985590000139
参照图8，可以理解，最佳读取电压Ropt'比最佳读取电压Ropt更接近于理想最佳读取电压Rideal。
尽管在等式16至等式18中，项
Figure BDA00026539855900001314
近似为零，但是可以在不将项
Figure BDA00026539855900001315
近似为零的情况下更准确地估计最佳读取电压。在项
Figure BDA00026539855900001316
不近似为零的情况下，可以将等式15重新排列为等式20和等式21。
Figure BDA00026539855900001310
Figure BDA00026539855900001311
在此，当满足
Figure BDA00026539855900001312
时，可以将以上等式21重新排列为以下等式22至等式26。
A(x-μ1)2-B(x-μ2)2+C＝0 (等式22)
Figure BDA00026539855900001313
Figure BDA0002653985590000141
Figure BDA0002653985590000142
Figure BDA0002653985590000143
因为等式26不使用近似值，所以等式26的解可以用于估计准确的最佳读取电压。
Figure BDA0002653985590000144
的泰勒级数展开可以表示为等式27。
Figure BDA0002653985590000145
如果将等式26的
Figure BDA0002653985590000146
的泰勒级数展开为仅具有一次项，则可以将等式26重新排列为等式28至等式30，如下所示：
Figure BDA0002653985590000147
Figure BDA0002653985590000148
Figure BDA0002653985590000149
因为在前面的描述中写到
Figure BDA00026539855900001410
所以等式30可以重新排列为等式31。
Figure BDA00026539855900001411
在使用等式31估计最佳读取电压的情况下，可以通过等式32估计编程状态Pl和P2之间的最佳读取电压Ropt”。
Figure BDA00026539855900001412
等式32的偏移值γ1可以指示
Figure BDA00026539855900001413
参照图8，可以理解，由泰勒级数展开到一次项所估计的最佳读取电压Ropt”比最佳读取电压Ropt'更接近于理想最佳读取电压Rideal。
如果将等式26的
Figure BDA00026539855900001414
的泰勒级数展开为具有高阶项，则可以更准确地估计最佳读取电压。
如果将等式26的
Figure BDA0002653985590000156
的泰勒级数展开为具有二次项，则可以将等式26重新排列为等式33。
Figure BDA0002653985590000151
在使用等式33估计最佳读取电压的情况下，可以通过以下等式34估计编程状态Pl和P2之间的最佳读取电压Ropt”'。
Figure BDA0002653985590000152
等式34的偏移值γ2可以指示
Figure BDA0002653985590000153
参照图8，可以理解，由泰勒级数展开到二次项所估计的最佳读取电压Ropt'"比由泰勒级数展开到一次项所估计的最佳读取电压Ropt”更接近于理想最佳读取电压Rideal。
尽管上面已经描述了通过泰勒级数展开到一次项或二次项来估计最佳读取电压的方法，但是所公开技术的实施例不限于此。例如，可以通过泰勒级数展开到n阶项(n是自然数)来估计最佳读取电压。
如上所述，可以使用不使用近似值的等式26的解来准确地估计最佳读取电压。在这种情况下，可以通过等式26和等式29来计算偏移值γ3。
例如，等式26可以表示为以下等式35：
Figure BDA0002653985590000154
在此，等式29的项
Figure BDA0002653985590000157
对应于近似偏移值γ1。因此，如果从等式35的右侧减去等式29的右侧项之中除项
Figure BDA0002653985590000158
之外的项
Figure BDA0002653985590000159
则可以通过等式36来计算非近似的准确偏移值γ3。
Figure BDA0002653985590000155
在使用等式26和等式36估计最佳读取电压的情况下，可以通过等式37估计编程状态Pl和P2之间的最佳读取电压Ropt'"'。
Figure BDA0002653985590000161
图9至图11是用于描述基于所公开技术的实施例的确定目标读取电压的方法的示图，其中，每个编程/擦除状态的单元的数量(#cells)被绘制为阈值电压(Vth)的函数。
所公开技术的实施例可以用于确定最佳读取电压，该最佳读取电压可以通过减少或最小化读取错误率来为存储器装置提供更好的性能。在确定最佳读取电压时，使用各种读取电压来获得用于基于所公开技术的一些实施例来确定最佳读取电压的等式中的各种值。这样的读取电压可以包括将在下面讨论的目标读取电压。
在使用两个目标读取电压来估计阈值电压分布的平均阈值电压的情况下，可以在满足第一至第三条件中的至少一个的范围内选择目标读取电压。参照图9至图11描述的目标读取电压R1、R1'、R2和R2'可以包括参照图5至图7描述的读取电压Ra、Rb、Rc和Rd中的至少一个。
第一条件可以指示用于估计相同阈值电压分布的标准偏差的目标读取电压Rl和R2之间的差值Diff_R可以等于或大于第一阈值T1。例如，如图9所示，如果目标读取电压R1和R2之间的差值Diff_R过小或目标读取电压R1和R2彼此相等，则可能无法准确地估计标准偏差。因此，为了准确地估计标准偏差，选择满足第一条件的目标读取电压R1和R2。例如，第一条件可以表示为以下等式38：
T1≤|R1-R2| (等式38)
在此，第一阈值T1可以任意地或实验地确定。
第二条件指示分别与用于估计相同阈值电压分布的标准偏差的目标读取电压R1和R2相对应的概率区域P1和P2之间的差值Diff_P必须等于或大于第二阈值T2或更大。例如，如图10所示，如果基于目标读取电压R1和R2'所计算的概率区域P1和P2'之间的差值Diff_P过小，或者概率区域P1和P2'彼此相等，则可能无法准确地估计标准偏差。因此，在基于目标读取电压R1和R2'所计算的概率区域P1和P2'不满足第二条件的情况下，可以重新选择目标读取电压R1和R2，直到获得满足第二条件的概率区域P1和P2。例如，第二条件可以表示为以下等式39：
T2≤|P1-P2| (等式39)
在此，第二阈值T2可以任意地或实验地确定。
第三条件指示分别与用于估计相同阈值电压分布的标准偏差的目标读取电压R1和R2相对应的概率区域P1和P2必须等于或大于第三阈值T3且小于第四阈值1-T3。例如，如图11所示，措辞“基于目标读取电压R1'所计算的概率区域P1'过小或过大”可以指示目标读取电压R1'处于阈值电压分布曲线的尾部。因为阈值电压分布曲线的尾部处出现许多错误位，所以第三条件可以起到防止目标读取电压R1处于阈值电压分布曲线的尾部的作用。因此，在基于目标读取电压R2'所计算的概率区域P1'不满足第二条件的情况下，可以选择目标读取电压R1，直到获得满足第三条件的概率区域P1。相同的原理也可以应用于目标读取电压R2。例如，第三条件可以表示为以下等式40：
T3≤P1，P2＜1-T3 (等式40)
在此，第三阈值T3可以任意地或实验地确定。
在使用标准偏差比和一个目标读取电压来估计阈值电压分布的平均阈值电压的情况下，可以在满足第四条件的范围内选择目标读取电压。第四条件指示：以与第三条件相同的方式，与目标读取电压R1相对应的概率区域P1等于或大于第五阈值T5且小于第六阈值电压1-T5。以与第三条件相同的方式，第四条件可以起到防止目标读取电压R1位于阈值电压分布的尾部的作用。在基于目标读取电压R1'所计算的概率区域P1'不满足第四条件的情况下，可以选择目标读取电压R1，直到获得满足第四条件的概率区域P1。例如，第四条件可以表示为以下等式41：
T5≤P1≤1-T5 (等式41)
在此，第五阈值T5可以任意地或实验地确定，并且等于或不同于第三阈值电压T3。
图12是用于描述基于所公开技术的实施例的第一表的示图。
第一表(查找表)可以包括与各自的状态相对应的阈值电压分布之间的标准偏差比。第一表中的值可以通过实验获得。例如，可以通过随着测试存储器单元的沟道特性的改变来计算与各自的状态相对应的阈值电压分布的标准偏差并且计算所计算的标准偏差之间的比，来获得第一表中的值。
尽管沟道特性可以包括编程/擦除周期P/E和保持时间R/T中的至少一个，但是所公开技术的实施例不限于此。
例如，图12示出了包括根据编程/擦除周期P/E和保持时间R/T的阈值电压分布之间的标准偏差比的第一表的示例。此外，图12示出了第一表的示例，该第一表包括与3位多层单元(MLC)，即三层单元(TLC)中可以包括的状态相对应的阈值电压分布之间的标准偏差比。3位MLC可以包括擦除状态E0和七个编程状态P1至P7中的任意一种状态。
如参照图7所述，当标准偏差对应于使用标准偏差比的期望编程状态时，可以使用第一表。在此，可以从第一表中选择与目标存储器单元的沟道特性相对应的标准偏差比。以这种方式，可以基于目标存储器单元的沟道特性来估计最佳读取电压。
图13是用于描述基于所公开技术的实施例的第二表的示图。
在使用等式19估计最佳读取电压Ropt'的情况下，可能需要占用大量资源来执行数学运算，例如除法运算。
如果将等式19的项
Figure BDA0002653985590000181
替换为α，并将项
Figure BDA0002653985590000182
替换为β，则可以通过等式42估计最佳读取电压Ropt””'。
Ropt″″′＝α·μ1+β·μ2 (等式42)
如果预先定义了加权值α和β，则不需要除法运算。因此，可以在估计最佳读取电压Ropt””'时减少资源消耗。
可以基于沟道特性来预先确定加权值α和β。尽管沟道特性可以包括编程/擦除周期P/E和保持时间R/T中的至少一个，但是所公开技术的实施例不限于此。
图13示出了包括加权值α11、β11至α74、β74作为加权值α和β的示例的第二表。第二表可以包括用于估计与相邻状态相对应的阈值电压分布之间的最佳读取电压的加权值α11、β11至α74、β74。例如，可以随着测试存储器单元的沟道特性的改变来计算与各自的状态相对应的阈值电压分布的标准偏差，并且第二表可以包括基于所计算的标准偏差而获得的加权值α11、β11至α74、β74。
第二表可以更有效地用于估计阈值电压分布之间的最佳读取电压，即使沟道特性发生了改变，阈值电压分布的标准偏差也彼此相似地改变。例如，参照图12所示的第一表的标准偏差比，可以推断出编程状态P1至P6的标准偏差彼此相似地改变。在彼此相邻的阈值电压分布的标准偏差彼此相似地改变的情况下，第二表中定义的加权值α11、β11至α74、β74可以类似于基于当前估计的标准偏差所计算的加权值。因此，等式42可以有效地用于估计标准偏差彼此相似地改变的相邻阈值电压分布之间的最佳读取电压。
图14是用于描述基于所公开技术的实施例的第三表的示图。
在使用等式32估计最佳读取电压Ropt”的情况下，可能需要除法运算来计算偏移值γ1。在使用等式34估计最佳读取电压Ropt”'的情况下，可能需要除法运算来计算偏移值γ2。在使用等式37估计最佳读取电压Ropt””的情况下，可能需要除法运算来计算偏移值γ3。执行除法运算可能会消耗大量资源。
如果可以使用预定义的偏移值γ，则不需要单独的除法运算。因此，可以减少资源消耗。在使用预定义的偏移值γ的情况下，可以通过等式43估计最佳读取电压Ropt”””。
如果将等式32、等式34或等式37的项
Figure BDA0002653985590000191
替换为α，并将项
Figure BDA0002653985590000192
替换为β，则可以通过等式43估计最佳读取电压Ropt”””，如下所示：
Ropt″″″＝α·μ1+β·μ2+γ (等式43)
在等式43中，α可以是
Figure BDA0002653985590000193
β可以是
Figure BDA0002653985590000194
偏移值γ可以是为测试存储器单元预定的偏移值γ1，γ2，γ3中的任意一个。
图14示出了包括偏移值γ11至γ74作为偏移值γ的示例的第三表。第三表可以包括用于估计与相邻状态相对应的阈值电压分布之间的最佳读取电压的偏移值γ11至γ74。
例如，可以随着测试存储器单元的沟道特性的改变来计算与状态E0至P7相对应的阈值电压分布的标准阈值电压和标准偏差，并且第三表可以包括基于所计算的标准偏差和标准阈值电压而获得的偏移值γ11至γ74。
第三表中包括的预定偏移值γ11至γ74可以是基于存储器单元的一些沟道特性所获得的值。因此，在使用偏移值γ11至γ74的情况下，可以估计比由等式42所计算的最佳读取电压Ropt””'更接近于理想最佳读取电压的最佳读取电压Ropt”””。
图15是用于说明图1所示的存储器控制器2100的示图。
参照图15，基于所公开技术的实施例的存储器控制器2100可以包括主机接口2110、中央处理单元2120、存储器接口2130、缓冲存储器2140、错误校正电路2150和内部存储器2160。主机接口2110、存储器接口2130、缓冲存储器2140、错误校正电路2150和内部存储器2160可以由中央处理单元2120控制。
主机接口2110可以使用各种接口协议来执行与主机1000的通信。例如，主机接口2110可以使用诸如以下的各种接口协议中的至少一种与主机1000通信：高速非易失性存储器(NVMe)协议、高速外围组件互连(PCI-E)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、增强型小磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议、移动工业处理器接口(MIPI)协议、通用闪存(UFS)协议、小型计算机系统接口(SCSI)协议和串列SCSI(SAS)协议。然而，所公开技术的实施例不限于此。
中央处理单元2120可以执行各种操作或生成命令和地址，以便控制存储器装置2200。例如，中央处理单元2120可以响应于来自主机1000的请求而生成编程操作、读取操作或擦除操作所需的各种命令和地址，并将所生成的命令和地址输出到存储器装置2200。
在实施例中，当中央处理单元2120自主地确定需要执行读取操作时，例如，当确定需要读取操作以估计最佳读取电压时，中央处理单元2120可以生成读取操作所需的命令和地址，并将该命令和地址传输到存储器装置2200。
中央处理单元2120可以将从主机1000接收到的请求中包括的逻辑地址转换为物理地址，以便控制存储器装置2200的操作。中央处理单元2120可以使用内部存储器2160中存储的地址映射表将逻辑地址转换为物理地址或将物理地址转换为逻辑地址。当新数据被编程到存储器装置2200或者已经存储在存储器装置2200中的数据被擦除时，中央处理单元2120可以更新地址映射表。
在实施例中，中央处理单元2120可以在编程操作期间使数据随机化，并且在读取操作期间使数据去随机化。在本专利文件的上下文中，术语“随机化”可以指示转换位值，使得位值0的数量和位值1的数量彼此相似。例如，在8位数据中包括的位值0的数量是2并且位值1的数量是6的情况下，可以通过将位值1中的一些转换为位值0来使得位值0的数量和位值1的数量变得彼此相似。例如，中央处理单元2120可以通过操作待编程的数据和种子数据来生成随机化数据。中央处理单元2120可以管理关于在随机化处理期间转换的位值的索引信息。在读取操作期间，中央处理单元2120可以参考中央处理单元2120管理的索引信息来重新转换读取数据中包括的一些位值。
在实施例中，在编程操作期间，中央处理单元2120可以计算与阈值电压分布中的每一个相对应的存储器单元的数量，并且管理存储器单元的数量。例如，中央处理单元2120可以通过检查待编程的数据中包括的位值来计算与阈值电压分布中的每一个相对应的存储器单元的数量。例如，在将数据编程到2位MLC区域的情况下，中央处理单元2120可以计算最高有效位(MSB)-最低有效位(LSB)待编程为“11”的存储器单元的数量，作为与对应于擦除状态E0的阈值电压分布相对应的存储器单元的数量。另外，中央处理单元2120可以计算MSB-LSB待编程为“01”的存储器单元的数量，作为与对应于第一编程状态P1的阈值电压分布相对应的存储器单元的数量。而且，中央处理单元2120可以计算MSB-LSB待编程为“00”的存储器单元的数量，作为与对应于第二编程状态P2的阈值电压分布相对应的存储器单元的数量。此外，中央处理单元2120可以计算MSB-LSB待编程为“10”的存储器单元的数量，作为与对应于第三编程状态P3的阈值电压分布相对应的存储器单元的数量。
在编程操作期间对数据执行随机化的实施例中，中央处理单元2120可以不管理与阈值电压分布中的每一个相对应的存储器单元的数量。在不对数据执行随机化的情况下，可以将与对应于状态的阈值电压分布中的每一个相对应的存储器单元的数量视为彼此相同。
在实施例中，中央处理单元2120可以使用增量步进脉冲编程(ISPP)方法来执行编程操作。中央处理单元2120可以执行编程操作，使得与存储器单元相对应的阈值电压分布具有高斯分布特性，或近似于高斯分布的特性。
在实施例中，中央处理单元2120可以管理与包括存储器单元的存储区域相对应的沟道特性。例如，沟道特性可以对应于编程/擦除周期或保留时间中的至少一个。例如，存储区域可以对应于一个页面、一个存储块、一个平面或一个管芯。
在实施例中，在读取操作期间，中央处理单元2120可以使用参考读取电压组对存储器单元执行读取操作。在错误校正电路2150通知中央处理单元2120使用参考读取电压组对读取数据的错误校正解码操作已经失败的情况下，中央处理单元2120可以执行确定与目标存储区域相对应的最佳读取电压的操作。
在实施例中，中央处理单元2120可以基于第一和第二阈值电压分布的平均阈值电压和标准偏差以及与第一和第二阈值电压分布相对应的概率密度函数，估计第一和第二阈值电压分布之间的最佳读取电压。
在实施例中，中央处理单元2120可以基于第一阈值电压分布中由第一目标读取电压区分的第一区段分布的第一概率区域、第一阈值电压分布中由第二目标读取电压区分的第二区段分布的第二概率区域以及分别与第一和第二概率区域相对应的反Q函数值，计算第一阈值电压分布的标准偏差。
在实施例中，中央处理单元2120可以基于接收到的、与第一目标读取电压和第二目标读取电压相对应的读取数据来计算第一概率区域和第二概率区域。例如，中央处理单元2120可以通过将被管理为对应于目标存储区域中包括的存储器单元可以具有的多个阈值电压分布中的每一个的存储器单元的数量与响应于第一目标读取电压和第二目标读取电压中的每一个而接收到的读取数据中包括的位值之中的第一位值(例如1)的数量进行比较，计算第一概率区域和第二概率区域。
在实施例中，中央处理单元2120可以基于第一目标读取电压和第二目标读取电压之间的差值以及分别对应于第一和第二概率区域的反Q函数值之间的差值，计算第一阈值电压分布的标准偏差。
在实施例中，中央处理单元2120可以基于与第一概率区域和第二概率区域中的任意一个相对应的反Q函数以及第一阈值电压分布的标准偏差来计算第一阈值电压分布的平均阈值电压。
在实施例中，中央处理单元2120可以以与估计第一阈值电压分布的标准偏差和平均阈值电压的操作原理相同的原理来估计第二阈值电压分布的标准偏差和平均阈值电压。第三和第四目标读取电压可以用于估计第二阈值电压分布的标准偏差和平均阈值电压。
在实施例中，中央处理单元2120可以确定第一至第四目标读取电压，从而满足上述第一至第三条件中的至少一个。当不满足上述第一至第三条件中的至少一个时，中央处理单元2120可以重新确定第一至第四目标读取电压。
在实施例中，中央处理单元2120可以设置读取电压时段，从而可以估计第一阈值电压分布和第二阈值电压分布中的至少一个的标准偏差和平均阈值电压，并确定在设置的读取电压时段内的第一至第四目标读取电压中的至少一个。中央处理单元2120可以参考预设的标准偏差值来确定第一至第四目标读取电压中的至少一个。中央处理单元2120可以与目标存储区域相对应地管理分别对应于多个状态的一个任意标准偏差值或多个任意标准偏差值。中央处理单元2120可以基于被管理的任意标准偏差值来确定第一至第四目标读取电压中的至少一个。例如，在任意标准偏差值足够大的情况下，中央处理单元可以确定第一目标读取电压和第二目标读取电压，使得第一读取电压与第二读取电压之间的差值或第三目标读取电压与第四目标读取电压之间的差值足够大。在对与最佳读取电压相对应的读取数据进行的错误校正解码操作通过的情况下，可以将任意标准偏差值更新为在估计最佳读取电压的操作期间获得的标准偏差值。
在实施例中，中央处理单元2120可以响应于存储器单元的沟道特性，基于预设的标准偏差比和第一阈值电压分布的标准偏差，计算第二阈值电压分布的标准偏差。在此，中央处理单元2120可以基于第二阈值电压分布的标准偏差和与由第二阈值电压分布中的第三目标读取电压所区分的第三区段分布的第三概率区域相对应的反Q函数值，来计算第二阈值电压分布的平均阈值电压。中央处理单元2120可以确定待施加到存储器单元的第三目标读取电压，从而满足上述第四条件。如果不满足上述第四条件，则中央处理单元2120可以重新确定第三目标读取电压。
在实施例中，中央处理单元2120可以基于与第一阈值电压分布和第二阈值电压分布相对应的概率密度函数之间的等式，来估计第一阈值电压分布与第二阈值电压分布之间的最佳读取电压。
在实施例中，中央处理单元2120可以基于与第一阈值电压分布和第二阈值电压分布相对应的概率密度函数之间的等式的解，来估计第一阈值电压分布与第二阈值电压分布之间的最佳读取电压。该等式的解可以表示为第一阈值电压分布的平均阈值电压、与第一阈值电压分布的平均阈值电压相对应的第一权重、第二阈值电压分布的平均阈值电压、与第二阈值电压分布的平均阈值电压相对应的第二权重和偏移值。
在实施例中，中央处理单元2120可以使用近似表达式的解来估计最佳读取电压，该近似表达式是通过对与第一和第二阈值电压分布相对应的概率密度函数之间的等式进行近似而获得的。该近似表达式的解可以表示为第一阈值电压分布的平均阈值电压、与第一阈值电压分布的平均阈值电压相对应的第一权重、第二阈值电压分布的平均阈值电压以及与第二阈值电压分布的平均阈值电压相对应的第二权重。在实施例中，近似表达式的解可以进一步地包括偏移值。
在实施例中，中央处理单元2120可以响应于存储器单元的沟道特性而管理等式或近似表达式中包括的权重或偏移值中的至少一个，并且通过应用由中央处理单元2120管理的权重或偏移值来估计最佳读取电压。
在实施例中，中央处理单元2120可以使用所估计的最佳读取电压对目标存储区域中包括的存储器单元执行读取操作。在错误校正电路2150通知中央处理单元2120对与所估计的最佳读取电压相对应的读取数据进行的错误校正解码操作已经通过的情况下，中央处理单元2120可以将所估计的最佳读取电压包括在参考读取电压组中。
存储器接口2130可以使用各种接口协议与存储器装置2200通信。
在存储器控制器2100控制存储器装置2200的同时，缓冲存储器2140可以临时存储数据。例如，从主机1000接收的编程数据可以临时存储在缓冲存储器2140中，直到编程操作完成。此外，在读取操作期间从存储器装置2200读取的数据可以临时存储在缓冲存储器2140中。
错误校正电路2150可以对编程数据执行错误校正编码操作，并且对读取数据执行错误校正解码。错误校正电路2150可以具有预定水平的错误校正能力。例如，在读取数据中的错误位数不超过错误校正能力的情况下，错误校正电路2150可以检测读取数据中包含的错误并校正该错误。不超过错误校正电路2150的错误校正能力的最大错误位可以被称为最大允许错误位数。如果读取数据中的错误位数超过最大允许错误位数，则错误校正解码操作可能会失败。
内部存储器2160可以用作用于存储存储器控制器2100的操作所需的各种信息的存储装置。内部存储器2160可以存储多个表。例如，内部存储器2160可以存储地址映射表，其中逻辑地址和物理地址被映射。例如，内部存储器2160可以存储第一至第三表中的至少一个。
图16是用于描述基于所公开技术的实施例的操作存储器控制器的方法的流程图。
在实施例中，当对与参考读取电压组相对应的读取数据进行的错误校正解码操作失败时，可以执行操作1601至1607。
在1601，存储器控制器2100可以计算第一阈值电压分布的标准偏差和平均阈值电压。
在一些实施方案中，存储器控制器2100可以基于第一阈值电压分布中由第一目标读取电压区分的第一区段分布的第一概率区域、第一阈值电压分布中由第二目标读取电压区分的第二区段分布的第二概率区域以及分别与第一和第二概率区域相对应的反Q函数值，计算第一阈值电压分布的标准偏差。
在一些实施方案中，存储器控制器2100可以基于与第一概率区域和第二概率区域中的任意一个相对应的反Q函数以及第一阈值电压分布的标准偏差来计算第一阈值电压分布的平均阈值电压。
在1603，存储器控制器2100可以计算与第一阈值电压分布相邻的第二阈值电压分布的标准偏差和平均阈值电压。
在实施例中，存储器控制器2100可以以与计算第一阈值电压分布的标准偏差和平均阈值电压的操作原理相同的原理来计算第二阈值电压分布的标准偏差和平均阈值电压。
在实施例中，存储器控制器2100可以响应于存储器单元的沟道特性，基于预设的标准偏差比和第一阈值电压分布的标准偏差，计算第二阈值电压分布的标准偏差。在此，存储器控制器2100可以基于第二阈值电压分布的标准偏差和与由第二阈值电压分布中的第三目标读取电压所区分的第三区段分布的第三概率区域相对应的反Q函数值，计算第二阈值电压分布的平均阈值电压。
在1605，存储器控制器2100可以基于与第一阈值电压分布和第二阈值电压分布相对应的概率密度函数来估计第一阈值电压分布与第二阈值电压分布之间的最佳读取电压。例如，存储器控制器2100可以将在步骤1601和步骤1603所估计的标准偏差和平均阈值电压输入到概率密度函数之间的等式中，并且将该等式的解估计为最佳读取电压。例如，存储器控制器2100可以将在步骤1601和步骤1603所估计的标准偏差和平均阈值电压输入到通过对概率密度函数之间的等式进行近似而获得的近似表达式中，并且将该近似表达式的解估计为最佳读取电压。在此，存储器控制器2100可以用与沟道特性相对应的预设值替换等式或近似表达式中包括的权重和偏移值中的至少一个。
在1607，存储器控制器2100可以使用所估计的最佳读取电压来执行读取操作。在对与所估计的最佳读取电压相对应的读取数据进行的错误校正解码操作已经通过的情况下，存储器控制器2100可以将所估计的最佳读取电压包括在参考读取电压组中。
在此，存储器控制器被配置成估计最佳读取电压，该最佳读取电压用于将对应于指示第一读出数据的第一阈值电压分布的一个或多个存储器单元与对应于指示第二读出数据的第二阈值电压分布的一个或多个存储器单元区分开，第一和第二读出数据的存储器单元的数量被表示为阈值电压的函数，以获得第一和第二阈值电压分布曲线，第一和第二阈值电压分布曲线在对应于存储器单元的多个阈值电压分布曲线之中彼此相邻，最佳读取电压是基于第一和第二阈值电压分布的标准偏差和平均阈值电压以及分别对应于第一和第二阈值电压分布的概率密度函数来估计。
图17是用于描述基于所公开技术的实施例的存储器装置2200的示图。图17所示的存储器装置2200可以应用于图1和图15所示的存储器系统。
存储器装置2200可以包括控制逻辑2210、外围电路2220和存储器单元阵列2240。外围电路2220可以包括电压生成电路2222、行解码器2224、输入/输出电路2226、列解码器2228、页面缓冲器组2232和电流感测电路2234。
控制逻辑2210可以在图1和图15所示的存储器控制器2100的控制下控制外围电路2220。
控制逻辑2210可以响应于通过输入/输出电路2226从存储器控制器2100接收的命令CMD和地址ADD而控制外围电路2220。例如，控制逻辑2210可以响应于命令CMD和地址ADD而输出操作信号OP_CMD、行地址RADD、列地址CADD、页面缓冲器控制信号PBSIGNALS以及使能位VRY_BIT<#>。控制逻辑2210可以响应于从电流感测电路2234接收的通过信号PASS或失败信号FAIL而确定验证操作是已经通过还是已经失败。
外围电路2220可以执行将数据存储在存储器单元阵列2240中的编程操作、输出存储器单元阵列2240中存储的数据的读取操作或者擦除存储器单元阵列2240中存储的数据的擦除操作。
电压生成电路2222可以响应于从控制逻辑2210接收的操作信号OP_CMD而产生待用于编程操作、读取操作或擦除操作的各种操作电压Vop。例如，电压生成电路2222可以将编程电压、验证电压、通过电压、读取电压、擦除电压、导通电压等传输到行解码器2224。
行解码器2224可以响应于从控制逻辑2210接收的行地址RADD而将操作电压Vop传输到联接到存储器单元阵列2240中包括的存储块中所选择的一个的本地线LL。本地线LL可以包括本地字线、本地漏极选择线和本地源极选择线。另外，本地线LL可以包括各种线，诸如联接到存储块的源极线。
输入/输出电路2226可以将通过输入/输出线IO从存储器控制器接收的命令CMD和地址ADD传输到控制逻辑2210，或者可以与列解码器2228交换数据DATA。
列解码器2228可以响应于从控制逻辑2210接收的列地址CADD，在输入/输出电路2226和页面缓冲器组2232之间传输数据。例如，列解码器2228可以通过数据线DL与页面缓冲器PB1至PBm交换数据，或者通过列线CL与输入/输出电路2226交换数据。
页面缓冲器组2232可以联接到共同联接到存储块BLK1至BLKi的位线BL1至BLm。页面缓冲器组2232可以包括联接到位线BL1至BLm的多个页面缓冲器PB1至PBm。例如，单个页面缓冲器可以联接到每个位线。页面缓冲器PB1至PBm可以响应于从控制逻辑2210接收的页面缓冲器控制信号PBSIGNALS而操作。例如，在编程操作期间，页面缓冲器PB1至PBm可以临时存储从存储器控制器接收的编程数据，并根据编程数据调整待施加到位线BL1至BLm上的电压。此外，在读取操作期间，页面缓冲器PB1至PBm可以临时存储通过位线BL1至BLm接收的数据或感测位线BL1至BLm的电压或电流。
在读取操作或验证操作期间，电流感测电路2234可以响应于从控制逻辑2210接收的使能位VRYBIT<#>而产生参考电流，并且可以将从页面缓冲器组2232接收的感测电压VPB与由参考电流产生的参考电压进行比较，并输出通过信号PASS或失败信号FAIL。
存储器单元阵列2240可以包括被配置成存储数据的多个存储块BLK1至BLKi。存储器装置2200的操作所需的用户数据和各种信息可以存储在存储块BLK1至BLKi中。存储块BLK1至BLKi可以以二维结构或三维结构来实现，并且具有相同的配置。
图18是示出基于所公开技术的实施例的存储块的示图。
存储器单元阵列可以包括多个存储块。为了说明起见，图18示出了多个存储块中的任意一个存储块BLKi。
在存储块BLKi中，彼此平行布置的多个字线可以联接在第一选择线和第二选择线之间。在此，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更详细地，存储块BLKi可以包括联接在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可以分别联接到串ST，源极线SL可以共同联接到串ST。串ST可以具有相同的配置；因此，将通过示例详细描述联接到第一位线BL1的串ST。
串ST可以包括源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST，它们在源极线SL和第一位线BL1之间彼此串联。每个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且每个串ST中可以包括比图中所示的存储器单元F1至F16的数量更多的存储器单元。
源极选择晶体管SST的源极可以联接到源极线SL，漏极选择晶体管DST的漏极可以联接到第一位线BL1。存储器单元F1至F16可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以联接到源极选择线SSL，漏极选择晶体管DST的栅极可以联接到漏极选择线DSL，并且存储器单元F1至F16的栅极可以联接到多个字线WL1至WL16。不同串ST中包括的存储器单元之中，联接到每个字线的一组存储器单元可以被称为物理页面PPG。因此，存储块BLKi中包括的物理页面PPG的数量可以对应于字线WL1至WL16的数量。
图19是示出包括图1和图15所示的存储器控制器的存储器系统30000的示例的示图。
参照图19，存储器系统30000可以以蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)或无线通信装置来实现。存储器系统30000可以包括存储器装置2200和被配置成控制存储器装置2200的操作的存储器控制器2100。
存储器控制器2100可以在处理器3100的控制下控制存储器装置2200的数据访问操作，例如，编程操作、擦除操作或读取操作。
在存储器控制器2100的控制下，可以通过显示器3200输出编程在存储器装置2200中的数据。
无线电收发器3300可以通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变为能够在处理器3100中处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并将所处理的信号传输到存储器控制器2100或显示器3200。存储器控制器2100可以将由处理器3100处理的信号传输到存储器装置2200。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并将所改变的无线电信号通过天线ANT输出到外部装置。
输入装置3400可以用于输入控制处理器3100的操作的控制信号或输入待由处理器3100处理的数据。输入装置3400可以以诸如触摸板或计算机鼠标的定点装置、小键盘、键盘或图像传感器来实现。
处理器3100可以控制显示器3200的操作，使得从存储器控制器2100输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据通过显示器3200输出。
在实施例中，能够控制存储器装置2200的操作的存储器控制器2100可以被实现为处理器3100的一部分或与处理器3100分开设置的芯片。
图20是示出包括图1和图15所示的存储器控制器的存储器系统70000的示例的示图。
参照图20，存储器系统70000可以以存储卡或智能卡来实现。存储器系统70000可以包括存储器装置2200、存储器控制器2100和卡接口7100。
控制器2100可以控制存储器装置2200和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是所公开技术不限于此。
卡接口7100可以根据主机60000的协议，接口连接主机60000和存储器控制器2100之间的数据交换。在实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)USB协议。在此，卡接口7100可以指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件或信号传输方法。
当存储器系统70000连接到主机60000(诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、游戏机视频游戏硬件或数码机顶盒)的主机接口6200时，主机接口6200可以在微处理器6100的控制下，通过卡接口7100和存储器控制器2100执行与存储器装置2200的数据通信。
在所公开技术的各种实施例中，可以获得具有提高的可靠性的数据。
在所公开技术的各个实施例中，可以获得编程状态之间的准确的最佳读取电压。
本文已经公开了实施例的示例，尽管采用了特定的术语，但是仅在通用和描述性意义上使用和解释它们，而不是出于限制的目的。在某些情况下，如本申请提交时本领域的普通技术人员所显而易见的那样，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用，或者与结合其它实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的所公开技术的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (37)

1.一种存储器系统，包括：
存储器装置，包括多个存储器单元；以及
存储器控制器，估计和使用读取电压，以将对应于指示第一读出数据的第一阈值电压分布的一个或多个存储器单元与对应于指示第二读出数据的第二阈值电压分布的一个或多个存储器单元区分开，所述第一阈值电压分布和所述第二阈值电压分布在对应于存储器单元的多个阈值电压分布之中彼此相邻，所述读取电压基于所述第一阈值电压分布和所述第二阈值电压分布的标准偏差和平均阈值电压以及分别对应于所述第一阈值电压分布和所述第二阈值电压分布的概率密度函数来估计，
其中所述存储器控制器基于与所述第一阈值电压分布中由第一目标读取电压区分的第一区段相对应的第一概率区域、与所述第一阈值电压分布中由第二目标读取电压区分的第二区段相对应的第二概率区域以及分别对应于所述第一概率区域和所述第二概率区域的反Q函数值，计算所述第一阈值电压分布的标准偏差。
2.根据权利要求1所述的存储器系统，其中所述存储器控制器根据分别基于所述第一目标读取电压和所述第二目标读取电压接收的第一读取数据和第二读取数据，计算所述第一概率区域和所述第二概率区域。
3.根据权利要求2所述的存储器系统，其中所述存储器控制器通过将对应于所述多个阈值电压分布中的每个阈值电压分布的存储器单元的预设数量与所述第一读取数据和所述第二读取数据中包括的第一位值的数量进行比较，计算所述第一概率区域和所述第二概率区域。
4.根据权利要求1所述的存储器系统，其中所述存储器控制器基于所述第一目标读取电压和所述第二目标读取电压之间的差值以及分别对应于所述第一概率区域和所述第二概率区域的反Q函数值之间的差值，计算所述第一阈值电压分布的标准偏差。
5.根据权利要求1所述的存储器系统，其中所述存储器控制器基于与所述第一概率区域和所述第二概率区域中的任意一个相对应的反Q函数以及所述第一阈值电压分布的标准偏差，计算所述第一阈值电压分布的平均阈值电压。
6.根据权利要求1所述的存储器系统，其中所述存储器控制器确定所述第一目标读取电压和所述第二目标读取电压，使得所述第一目标读取电压和所述第二目标读取电压之间的差值等于或大于第一阈值。
7.根据权利要求1所述的存储器系统，其中所述存储器控制器确定所述第一目标读取电压和所述第二目标读取电压，使得所述第一概率区域和所述第二概率区域之间的差值等于或大于第二阈值。
8.根据权利要求1所述的存储器系统，其中所述存储器控制器确定所述第一目标读取电压和所述第二目标读取电压，使得所述第一概率区域和所述第二概率区域中的每个概率区域在预设阈值范围内。
9.根据权利要求1所述的存储器系统，其中所述存储器控制器基于与所述第二阈值电压分布中由第三目标读取电压区分的第三区段相对应的第三概率区域、与所述第二阈值电压分布中由第四目标读取电压区分的第四区段相对应的第四概率区域以及分别对应于所述第三概率区域和所述第四概率区域的反Q函数值，计算所述第二阈值电压分布的标准偏差。
10.根据权利要求1所述的存储器系统，其中所述存储器控制器基于所述第一阈值电压分布的标准偏差和基于所述存储器单元的沟道特性而预设的标准偏差比，计算所述第二阈值电压分布的标准偏差。
11.根据权利要求10所述的存储器系统，其中所述存储器控制器基于所述第二阈值电压分布的标准偏差和对应于第三概率区域的反Q函数值，计算所述第二阈值电压分布的平均阈值电压，其中所述第三概率区域与所述第二阈值电压分布中由第三目标读取电压区分的第三区段相对应。
12.根据权利要求10所述的存储器系统，其中所述沟道特性对应于编程/擦除周期和保持时间中的至少一个。
13.根据权利要求1所述的存储器系统，
其中所述存储器控制器基于所述第一阈值电压分布的平均阈值电压、与所述第一阈值电压分布的平均阈值电压相对应的第一权重、所述第二阈值电压分布的平均阈值电压、与所述第二阈值电压分布的平均阈值电压相对应的第二权重和偏移值，估计所述读取电压，并且
其中该第一权重、该第二权重和该偏移值基于所述存储器单元的沟道特性而预设。
14.根据权利要求1所述的存储器系统，其中所述存储器控制器基于使用所述概率密度函数的近似值来估计所述读取电压。
15.根据权利要求14所述的存储器系统，
其中所述近似值是基于所述第一阈值电压分布的平均阈值电压、与所述第一阈值电压分布的平均阈值电压相对应的第一权重、所述第二阈值电压分布的平均阈值电压以及与所述第二阈值电压分布的平均阈值电压相对应的第二权重而获得，并且
其中该第一权重和该第二权重基于所述存储器单元的沟道特性而预设。
16.根据权利要求15所述的存储器系统，其中所述近似值与基于所述存储器单元的沟道特性而预设的偏移值相关联。
17.根据权利要求1所述的存储器系统，其中所述阈值电压分布具有高斯分布特性或接近高斯分布的分布特性。
18.根据权利要求1所述的存储器系统，其中所述存储器控制器使用所估计的读取电压对存储器单元执行读取操作。
19.一种操作存储器系统的方法，包括：
计算第一阈值电压分布和第二阈值电压分布的标准偏差和平均阈值电压，所述第一阈值电压分布对应于存储第一读出数据的存储器单元，所述第二阈值电压分布对应于存储第二读出数据的存储器单元，所述第一读出数据和所述第二读出数据的存储器单元的数量被表示为所述阈值电压的函数以获得所述第一阈值电压分布和所述第二阈值电压分布，所述第一阈值电压分布和所述第二阈值电压分布在对应于多个存储器单元的多个阈值电压分布之中彼此相邻；以及
基于分别与所述第一阈值电压分布和所述第二阈值电压分布相对应的概率密度函数来估计所述第一阈值电压分布和所述第二阈值电压分布之间的读取电压，
其中计算所述第一阈值电压分布的标准偏差包括：基于与所述第一阈值电压分布中由第一目标读取电压区分的第一区段相对应的第一概率区域、与所述第一阈值电压分布中由第二目标读取电压区分的第二区段相对应的第二概率区域以及分别对应于所述第一概率区域和所述第二概率区域的反Q函数值，计算所述第一阈值电压分布的标准偏差。
20.根据权利要求19所述的方法，进一步地包括：根据分别基于所述第一目标读取电压和所述第二目标读取电压接收的第一读取数据和第二读取数据，计算所述第一概率区域和所述第二概率区域。
21.根据权利要求20所述的方法，其中计算所述第一概率区域和所述第二概率区域包括：通过将对应于所述多个阈值电压分布中的每个阈值电压分布的存储器单元的预设数量与所述第一读取数据和所述第二读取数据中包括的第一位值的数量进行比较，计算所述第一概率区域和所述第二概率区域。
22.根据权利要求19所述的方法，其中计算所述第一阈值电压分布的标准偏差包括：基于所述第一目标读取电压和所述第二目标读取电压之间的差值以及分别对应于所述第一概率区域和所述第二概率区域的反Q函数值之间的差值，计算所述第一阈值电压分布的标准偏差。
23.根据权利要求19所述的方法，进一步地包括：基于与所述第一概率区域和所述第二概率区域中的任意一个相对应的反Q函数以及所述第一阈值电压分布的标准偏差，计算所述第一阈值电压分布的平均阈值电压。
24.根据权利要求19所述的方法，进一步地包括：确定所述第一目标读取电压和所述第二目标读取电压，使得所述第一目标读取电压和所述第二目标读取电压之间的差值等于或大于第一阈值。
25.根据权利要求19所述的方法，进一步地包括：确定所述第一目标读取电压和所述第二目标读取电压，使得所述第一概率区域和所述第二概率区域之间的差值等于或大于第二阈值。
26.根据权利要求19所述的方法，进一步地包括：确定所述第一目标读取电压和所述第二目标读取电压，使得所述第一概率区域和所述第二概率区域中的每个概率区域在预设阈值范围内。
27.根据权利要求19所述的方法，进一步地包括：基于与所述第二阈值电压分布中由第三目标读取电压区分的第三区段相对应的第三概率区域、与所述第二阈值电压分布中由第四目标读取电压区分的第四区段相对应的第四概率区域以及分别对应于所述第三概率区域和所述第四概率区域的反Q函数值，计算所述第二阈值电压分布的标准偏差。
28.根据权利要求19所述的方法，进一步地包括：基于所述第一阈值电压分布的标准偏差和基于存储器单元的沟道特性而预设的标准偏差比，计算所述第二阈值电压分布的标准偏差。
29.根据权利要求28所述的方法，进一步地包括：基于所述第二阈值电压分布的标准偏差和对应于第三概率区域的反Q函数值，计算所述第二阈值电压分布的平均阈值电压，其中所述第三概率区域与所述第二阈值电压分布中由第三目标读取电压区分的第三区段相对应。
30.根据权利要求28所述的方法，其中所述沟道特性对应于编程/擦除周期和保持时间中的至少一个。
31.根据权利要求19所述的方法，其中估计所述读取电压包括：使用所述概率密度函数之间的等式的解来估计所述读取电压。
32.根据权利要求31所述的方法，
其中所述等式的解表示为所述第一阈值电压分布的平均阈值电压、与所述第一阈值电压分布的平均阈值电压相对应的第一权重、所述第二阈值电压分布的平均阈值电压、与所述第二阈值电压分布的平均阈值电压相对应的第二权重和偏移值，并且
其中该第一权重、该第二权重和该偏移值基于存储器单元的沟道特性而预设。
33.根据权利要求19所述的方法，其中估计所述读取电压包括：使用近似表达式的解来估计所述读取电压，所述近似表达式通过对所述概率密度函数之间的等式进行近似而获得。
34.根据权利要求33所述的方法，
其中所述近似表达式的解表示为所述第一阈值电压分布的平均阈值电压、与所述第一阈值电压分布的平均阈值电压相对应的第一权重、所述第二阈值电压分布的平均阈值电压以及与所述第二阈值电压分布的平均阈值电压相对应的第二权重，并且
其中该第一权重和该第二权重基于存储器单元的沟道特性而预设。
35.根据权利要求34所述的方法，其中所述近似表达式的解进一步包括基于存储器单元的沟道特性而预设的偏移值。
36.根据权利要求19所述的方法，其中所述阈值电压分布具有高斯分布特性或接近高斯分布的分布特性。
37.根据权利要求19所述的方法，进一步地包括：使用所估计的读取电压对存储器单元执行读取操作。
CN202010880590.7A 2020-01-02 2020-08-27 存储器系统及其操作方法 Withdrawn CN113066517A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200000274A KR20210087247A (ko) 2020-01-02 2020-01-02 메모리 시스템 및 이의 동작 방법
KR10-2020-0000274 2020-01-02

Publications (1)

Publication Number Publication Date
CN113066517A true CN113066517A (zh) 2021-07-02

Family

ID=76558534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010880590.7A Withdrawn CN113066517A (zh) 2020-01-02 2020-08-27 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11270766B2 (zh)
KR (1) KR20210087247A (zh)
CN (1) CN113066517A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11288160B2 (en) * 2020-08-17 2022-03-29 Micron Technology, Inc. Threshold voltage distribution adjustment for buffer
US11423989B2 (en) * 2020-11-02 2022-08-23 Micron Technology, Inc. Generating embedded data in memory cells in a memory sub-system
JP2023137685A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 メモリシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876621B2 (en) 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
KR20170058066A (ko) * 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102589259B1 (ko) 2016-06-20 2023-10-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180070974A (ko) 2016-12-19 2018-06-27 삼성전자주식회사 비휘발성 메모리의 리드 동작 방법, 비휘발성 메모리를 포함하는 메모리 시스템 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20210087247A (ko) 2021-07-12
US11270766B2 (en) 2022-03-08
US20210208813A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US10930358B2 (en) Memory system and method of operating the same
US8386860B2 (en) Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
TWI719434B (zh) 用以基於機率資料結構之前瞻修正動作之記憶體設備及操作該設備之方法
US9442662B2 (en) Device and method for managing die groups
US9001587B2 (en) Flash memory and reading method of flash memory
KR102461447B1 (ko) 불휘발성 메모리 시스템
US10606758B2 (en) Memory system and method of operating the same
US10790034B2 (en) Memory device generating status signal, memory system including the memory device, and method of operating memory device
KR20100055906A (ko) 멀티-레벨 비휘발성 메모리 장치, 상기 장치를 포함하는 메모리 시스템 및 그 동작 방법
US20120144267A1 (en) Data reading method, memory storage apparatus, and controller thereof
US10755785B2 (en) Memory system and method of operating the same
CN113066517A (zh) 存储器系统及其操作方法
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
US10885995B2 (en) Memory controller, memory system including memory controller, method of operating memory controller
KR20190018324A (ko) 메모리 시스템의 동작 방법
CN115691623A (zh) 在非易失性存储器装置中编程数据的设备、系统及方法
KR20200139044A (ko) 메모리 컨트롤러 및 이의 동작 방법
KR20200014135A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
CN112051966B (zh) 对第一读取的读取干扰的系统处理
KR20210055376A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10930356B2 (en) Memory controller and method of operating the same
CN110858501B (zh) 存储器系统以及存储器系统的操作方法
CN115527596A (zh) 用于在非易失性存储器装置中编程数据的设备及系统
US11093325B2 (en) Controller, memory system including the same, and method of operating memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210702