CN113054830A - 非线性钳位强度调谐方法和装置 - Google Patents

非线性钳位强度调谐方法和装置 Download PDF

Info

Publication number
CN113054830A
CN113054830A CN202011010550.3A CN202011010550A CN113054830A CN 113054830 A CN113054830 A CN 113054830A CN 202011010550 A CN202011010550 A CN 202011010550A CN 113054830 A CN113054830 A CN 113054830A
Authority
CN
China
Prior art keywords
output
voltage
power
controller
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011010550.3A
Other languages
English (en)
Inventor
刘效森
克里希南·拉维钱德兰
哈里斯·克里希纳穆尔蒂
维维克·戴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113054830A publication Critical patent/CN113054830A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及非线性钳位强度调谐方法和装置。3级纹波量化方案提供了专注于瞬态钳位周期的功率晶体管(MOS)强度调谐机制。3级纹波量化方案解决了数字低压降(D‑LDO)在硅面积(例如，去耦电容器尺寸)、静态功耗(例如，比较器的速度)、宽负载范围和最佳输出纹波之间的权衡。3级纹波量化方案通过利用异步脉冲模式消除了宽动态范围或寄生引起的振荡风险。因此，快速di/dt负载事件和各种稳态情形的纹波幅度被有效缩减，从而带来了显著的效率效益。

Description

非线性钳位强度调谐方法和装置
技术领域
本公开涉及非线性钳位强度调谐方法和装置。
背景技术
现代片上系统(SoC)正在采用数字低压降(D-LDO)稳压器，因为它们具有最小的压降、无条件的稳定性以及易于实现非线性算法以改善瞬态响应。传统的D-LDO采用一种机制，即尽可能快地接通所有晶体管以对输出电容器进行充电，以最大化地减少这种大瞬态事件的衰减(droop)。接通所有晶体管的机制也用于对抗现代数字负载的动态范围，例如，在几个时钟周期内，从最轻负载到ICCmax(输入电源的最大电流)的动态范围大于100,000x。
数字低压降(D-LDO)稳压器中的异步滞后控制架构为动态负载变化提供快速响应，同时在缓慢或静态负载电流期间消耗非常低的功率。当输出电压(在耦合到D-LDO的输出电源轨上)达到下限阈值时，D-LDO接通所有器件。当D-LDO达到较高阈值时，D-LDO关闭所有器件，以尝试将输出电压保持在滞后窗口内。这里，滞后窗口是高电压阈值VH和低电压阈值VL之间的电压窗口。因此，滞后非线性作用可以与简单的积分控制器相结合，以将输出电压(Vout)保持在限制范围内，并以非常高的带宽帮助调节输出。
然而，功率器件的电阻随PVT(工艺、电压和温度)的变化可能高达3-5x。此外，由于给定的器件电阻具有不同的压降电压，完全接通的D-LDO器件的强度也可能大幅增加。由于比较器中存在有限延迟，完全接通的D-LDO的强度大幅提高，可能导致VOUT出现较大的过冲和下冲，并导致VOUT持续振荡，产生较大的峰峰值纹波。PDN(下拉)寄生电感进一步加剧了这些异常现象，因此可能导致D-LDO振荡。
发明内容
根据本公开的第一实施例，提供了一种用于调谐非线性钳位的装置，所述装置包括：第一比较器，用于将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；第二比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；第三比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；电源门，耦合到所述输出电源轨；第一控制器，用于接收所述第一输出和所述第二输出，并生成指示所述电源门的粗略设置的代码；以及第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成所述电源门的精细代码。
根据本公开的第二实施例，提供了一种用于调谐非线性钳位的装置，所述装置包括：第一比较器，用于将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；第二比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；第三比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；电源门，耦合到所述输出电源轨；第一控制器，用于接收所述第一输出和所述第二输出，并生成用于所述电源门的线性强度调谐的第一代码；以及第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成用于所述电源门的非线性强度调谐的第二代码。
根据本公开的第三实施例，提供了一种系统，包括：存储器；处理器核，耦合到所述存储器；数字低压降(D-LDO)稳压器，用于接收输入电源电压并在所述处理器核的输出电源轨上生成输出电源电压，其中，所述D-DLO包括：三级纹波量化电路，用于分别根据第一基准电压、第二基准电压和第三基准电压生成第一输出、第二输出和第三输出；电源门，耦合到所述输出电源轨；第一控制器，用于接收所述第一输出和所述第二输出，并生成用于所述电源门的线性强度调谐的第一代码；以及第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成用于所述电源门的非线性强度调谐的第二代码；以及无线接口，用于允许所述处理器与另一设备进行通信。
根据本公开的第四实施例，提供了一种用于调谐非线性钳位的方法，所述方法包括：利用第一比较器将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；利用第二比较器将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；利用第三比较器将所述输出电源轨上的输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；将电源门耦合到所述输出电源轨；由第一控制器接收所述第一输出和所述第二输出；生成指示所述电源门的粗略设置的代码；以及由第二控制器接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成所述电源门的精细代码。
附图说明
从下面给出的具体实施方式和从本公开的各种实施例的附图中，将更全面地理解本公开的实施例，然而，不应将其视为将本公开限制于特定实施例，而仅用于解释和理解。
图1示出了根据一些实施例的具有非线性钳位强度调谐方案的异步D-LDO的架构，该方案具有3级纹波量化(ripple quantization)。
图2示出了时序图，该时序图示出了具有2级纹波量化的D-LDO调节。
图3示出了时序图，该时序图示出了针对宽IL(负载电流)变化范围和轻负载情况下的小Vout调节范围应用的钳位和非钳位脉冲之间环路延迟引起的有限循环振荡。
图4示出了根据一些实施例的利用3级纹波量化实例化的非线性钳位强度调谐方案的装置。
图5示出了根据一些实施例的图4的振荡模式检测器的示意图。
图6示出了根据一些实施例的图4的纹波计数器滤波器的示意图。
图7示出了根据一些实施例的图4的钳位强度调谐移位寄存器的示意图。
图8示出了根据一些实施例的图4的门控逻辑的示意图。
图9示出了根据一些实施例的非线性钳位调谐的时序图，以实现宽的动态负载范围并最小化输出纹波噪声。
图10示出了作为D-LDO的输入而提供的电源的寄生模型。
图11示出了时序图，该时序图示出了根据一些实施例的由寄生电感摆动的D-LDO电流的自激振荡模式。
图12示出了根据一些实施例的利用3级纹波量化和附加的振荡模式检测器实例化的非线性钳位强度调谐方案的装置。
图13示出了根据一些实施例的图12的第一振荡模式检测器的示意图。
图14示出了根据一些实施例的图12的第二振荡模式检测器的示意图。
图15示出了根据一些实施例的图12的门控逻辑的示意图。
图16示出了图12的时序图，该时序图示出了根据一些实施例的消除寄生电感引起的振荡的机制。
图17示出了根据一些实施例的根据图4的装置的调节方法的流程图。
图18示出了根据一些实施例的根据图12的装置的调节方法的流程图。
图19示出了根据本公开的一些实施例的具有三级纹波量化和非线性钳位强度调谐方案的智能设备、计算机系统或SoC(片上系统)。
具体实施方式
各种实施例描述新的3级纹波量化方案，具有集中于瞬态钳位周期的功率晶体管(MOS)强度调谐机制。3级纹波量化方案解决了D-LDO在硅面积(例如，去耦电容器尺寸)、静态功耗(例如，比较器的速度)、宽负载范围和最优输出纹波之间的权衡。3级纹波量化方案通过利用异步脉冲模式消除了宽动态范围或寄生引起的振荡风险。因此，有效缩减了快速di/dt负载事件和各种稳态情形的纹波幅度，从而带来了显著的效率益处。
传统的D-LDO通常使用粗略和精细的功率强度调谐来实现宽负载动态范围，并利用非线性滞后窗口来控制快速di/dt事件下的最差下降。然而，这种传统方法具有简单的钳位和非钳位机制，并且具有显著的纹波幅度问题。例如，对于高达2mA的负载电流，输出纹波可能大于40mV。为了减轻对效率有害的稳态纹波，传统的D-LDO使用超快的切换频率，这导致显著的动态损耗。换句话说，对于特定的功率预算和纹波要求，传统的D-LDO具有有限的负载动态范围。
各种实施例的方案基于非线性控制的纹波量化性质来动态地调谐D-LDO的钳位强度。在一些实施例中，事件驱动机制间接感测负载电流，其可以具有宽的动态范围和快速di/dt变化速度两者。各种实施例的方案还检测宽的动态范围引起的振荡风险和封装寄生引起的振荡风险两者，并稳定D-LDO的操作。
在一些实施例中，D-LDO包括第一比较器，用于将输出电源轨上的输出电压Vout或输出电压的分压形式与第一基准(例如VL)进行比较，其中第一比较器用于生成第一输出(例如，钳位)。在一些实施例中，D-LDO包括第二比较器，用于将输出电源轨上的输出电压或输出电压的分压形式与第二基准(例如，VH)进行比较，其中第二比较器用于生成第二输出(例如，未钳位)。在一些实施例中，D-LDO包括第三比较器，用于将输出电源轨上的输出电压或输出电压的分压形式与第三基准(例如，VR)进行比较，其中第三比较器用于生成第三输出(例如，欠电压)。在各种实施例中，D-LDO包括耦合到输出电源轨和输入电源轨(例如，例如VDD或Vin)的电源门(power gate)。在一些实施例中，D-LDO包括两个控制器——第一控制器和第二控制器。第一控制器接收第一和第二输出，并生成指示电源门的粗略设置的代码“n”。根据各种实施例，第一控制器提供电源门的线性强度调谐。第二控制器接收第一、第二和第三输出，其中第二控制器生成电源门的精细代码“m”。根据各种实施例，第二控制器提供电源门的非线性强度调谐。
D-LDO还包括门控逻辑，其接收粗略和精细代码，并且生成二维代码以启用电源门，其中电源门以阵列配置(例如，n×m)布置。阵列配置可以是温度计阵列或二进制加权阵列。这里，第一基准VL的电压电平低于第二基准VH的电压电平，并且第三基准VR的电压电平低于第一基准VL的电压电平。Vout预计在VL和VH之间。
在各种实施例中，当第一比较器断言第一输出时，其指示输出电压低于第一基准。在这种情况下，第一控制器可以接通电源门(例如，所有电源门)。当第二比较器断言第二输出时，其指示输出电压高于第二基准。在这种情况下，第一控制器关闭电源门(例如，所有电源门)。当第三比较器断言第三输出时，其指示输出电压低于第三基准。在各种实施例中，第二控制器包括模式检测器，当第一和第二输出以交错顺序出现时，该模式检测器生成指示输出电压的振荡的脉冲。在一些实施例中，第二控制器包括耦合到模式检测器的输出的滤波器，以从噪声中滤除脉冲。在一些实施例中，第二控制器包括耦合到滤波器的输出的移位寄存器，其中移位寄存器动态地生成精细代码。
存在各种实施例的许多技术效果。例如，各种实施例的方案显著地扩展了任何给定D-LDO的动态范围。与使用传统的基于电流传感器的方案不同，一些实施例的方案调谐D-LDO的钳位强度，而不需要任何电流传感器或附加的模拟电路。因此，该方案不会产生附加的静态电流，并保持低功率特征。此外，该方案消除了宽范围引起的和寄生引起的不稳定性，并实现了可靠且最小的噪声性能，这对于稳健的产品至关重要。从各种附图和实施例中，其他技术效果将是显而易见的。
在以下描述中，讨论了许多细节以提供对本公开的实施例的更彻底的解释。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实施本公开的实施例。在其他实例中，以框图形式而不是详细地示出了公知的结构和设备，以避免使本公开的实施例不清楚。
注意，在实施例的相应附图中，信号用线表示。一些线可以更粗，以指示更多的组成信号路径，和/或在一个或多个末端处具有箭头，以指示主要信息流方向。这样的指示并不是限制性的。相反，这些线与一个或多个示例性实施例结合使用，以便于更容易地理解电路或逻辑单元。任何表示的信号，如由设计需要或偏好所规定的，实际上可以包括一个或多个信号，这些信号可以在任一方向上传播，并且可以用任何适当类型的信号方案来实现。
在整个说明书和权利要求书中，术语“连接”是指直接连接，例如被连接的事物之间的电气、机械或磁性连接，而没有任何中间器件。
这里，术语“模拟信号”是任何连续的信号，对于该连续的信号，信号的时变特征(变量)是某个其他时变量的表示，即类似于另一时变信号。
这里，术语“数字信号”是作为离散值序列的表示的物理信号(量化的离散时间信号)，例如任意比特流或数字化(采样和模数转换)的模拟信号。
术语“耦合”是指直接连接或通过一个或多个无源或有源中间器件的间接连接，例如，被连接的事物之间的直接电气、机械或磁性连接或间接连接。
术语“相邻”在本文通常是指事物在另一事物附近(例如，紧靠或靠近它们之间的一个或多个事物)或与其相邻(例如，与其邻接)的位置。
术语“电路”或“模块”可以指代被布置为彼此合作以提供期望功能的一个或多个无源和/或有源组件。
术语“信号”可以指代至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在...中”的含义包括“在...中”和“在...上”。
术语“缩放”通常是指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后减小布局面积。术语“缩放”通常还指缩小同一技术节点内的布局和器件的尺寸。术语“缩放”还可以指代相对于另一参数(例如，电源电平)调整(例如减速或加速，即分别缩小或放大)信号频率。术语“基本上”、“接近”、“近似”、“附近”以及“大约”通常是指位于目标值的+/-10％之内。
除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同的对象仅表示所指的是相似对象的不同实例，而不是旨在暗示这样描述的对象在时间上、空间上、次序上、或者以任何其他方式必须处于给定的顺序。
为了本公开的目的，短语“A和/或B”和“A或B”是指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
说明书中和权利要求书中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“在...上方”、“在...下方”等(如果存在的话)用于描述目的，而不一定用于描述永久的相对位置。
应当指出，附图中具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件可以以与所描述的方式类似的任何方式操作或起作用，但不限制于此。
为了实施例的目的，本文描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中，MOS晶体管包括漏极端子、源极端子、栅极端子和体端子(bulk terminal)。晶体管和/或MOS晶体管衍生物还包括三栅极晶体管和FinFET晶体管、栅极全包围圆柱形晶体管、隧穿FET(TFET)、方形线(Square Wire)、矩形带状晶体管、铁电FET(FeFET)、或实现晶体管功能的其他器件(例如碳纳米管或自旋电子器件)。MOSFET对称的源极和漏极端子即为相同的端子并且在此可互换地使用。另一方面，TFET器件具有非对称的源极端子和漏极端子。本领域技术人员将理解，在不背离本公开的范围的情况下可以使用其他晶体管，例如，双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等。
图1示出了根据一些实施例的具有非线性钳位强度调谐方案的异步D-LDO的架构100。在一些实施例中，架构100是可以被实例化用于SoC的不同部分的独立知识产权(IP)块。
架构100包括三个比较器101、102和103，因此是3级量化。可以使用用于比较器101、102和103的任何合适设计。例如，比较器101、102和103可以具有自动归零校正、偏移消除、快速分辨率等。比较器101将输出电源轨Vout上的输出电压Vout与低阈值电压VL进行比较。输出电源轨Vout耦合到建模为负载电容器CL和电流吸收器IL的负载。这里，负载可以是任何合适的负载，例如存储器、缓存、处理器核、处理器非核、输入输出电路、SoC等。
这里，节点名称和信号名称可以互换使用。例如，根据句子的上下文，Vout可以指电源节点Vout或信号Vout。在一些实施例中，比较器101、102和103使用Vout的形式而不是Vout。例如，电阻或分压器对Vout进行分压，并且比较器101、102和103接收Vout的分压形式。
比较器102将输出电源轨Vout上的输出电压Vout与高阈值电压VH进行比较。比较器103将输出电源轨Vout上的输出电压Vout与复位阈值电压VR进行比较。可以使用任何合适的电路来生成阈值电压VL、VH和VR。例如，电阻分压器网络可以生成电压VL、VH和VR。在一些实施例中，电压VL、VH和VR可由软件(例如操作系统)、硬件(例如寄存器或熔丝)或它们的组合来编程。
架构100还包括第一控制器104(例如，通用D-LDO控制器)和第二控制器105(例如，钳位强度调谐控制器)，其接收比较器101、102和103的输出。这里，通用D-LDO控制器104是D-LDO中的典型控制器，其根据分别来自比较器101和102的输出钳位和非钳位的逻辑电平来决定有源电源门107的数量。钳位强度调谐块105接收来自比较器101、102和103的输出(钳位、非钳位和欠压)，并生成用于门控逻辑106的动态或自适应代码“m”。门控逻辑106的输出[n×m]控制电源阵列107。
在一些实施例中，功率开关107(例如，开关107n,m)实施为p型器件(例如，PMOS)，并且以[n×m]的二维阵列布置。为简单起见，“n”表示单元的数量，范围从0到N，这是D-LDO的粗略粒度，并且“m”表示每个单元的强度，范围从0到M，这是D-LDO的精细粒度。第一控制器104的传统非线性控制将基于与Vout的滞后比较来接通和关闭n个单元。
这里，滞后窗口由阈值VL和VH定义。P型开关107的“接通”和“关闭”动作被分别称为钳位和非钳位。与不具有非线性强度调谐的传统D-LDO架构一样，基于钳位/非钳位脉冲序列，调制“n”和“m”粒度以在稳态下进行适当的负载电流Iload或IL量化，如下所示：
基线：
Figure BDA0002697420720000101
其中ILSB,D-LDO是D-LDO 100t的最低有效位(LSB)电流强度。
传统的D-LDO在稳态下使用“n”和“m”的粗略-精细调谐；然而，在钳位/非钳位周期期间，传统的D-LDO强度被简单地最大化为N和M，或者被最小化为0。在图2中示出了一种这样的传统D-LDO操作。
图2示出了时序图200，其示出了具有2级纹波量化的D-LDO调节。时序图200示出了当Vout下降到阈值VL以下时，生成钳位脉冲，并且D-LDO控制器104将代码“n”递增(例如，从2到3、4、5、6和7)。此后，Vout实现稳态，并且D-LDO控制器104冻结代码“n”(例如，n＝8)。继续该示例，Vout(由于负载变化)可能上升到阈值VH以上。在这种情况下，生成非钳位脉冲，并且D-LDO控制器104将代码“n”递减(例如，从8到7、6、5、4、3、2和1)。
这种简单的调谐算法不适于现代SoC电源要求，现代SoC电源需要宽的负载变化范围进行快速计算、尽可能小的输出去耦电容器CL和尽可能小的输出纹波进行高效率计算。当D-LDO在宽IL范围的轻负载端下操作时，例如电流负载在0.5mA至5mA的范围内时，发生风险。
图3示出了时序图300，其示出了在轻负载情况下针对宽IL变化范围(例如，在50mA和1mA之间)、小Vout调节范围应用的钳位脉冲与非钳位脉冲之间的环路延迟引起的有限循环振荡。VH和VL阈值的调节回路的检测延迟时间，分别为tdf和tdr，可以大于滞后VH-VL窗口的跳闸时间(trip time)。在这种情况下，仅传统D-LDO控制器104没有足够的时间来评估适当的稳态功率强度，并且使得Vout开始在具有大纹波幅度的VH-VL窗口之间反弹。稳定性条件的数学表达式被表示为：
条件1
Figure BDA0002697420720000111
条件2
Figure BDA0002697420720000112
注意，在轻负载(例如，0.5mA至5mA的范围)下操作的现代高速高功率D-LDO中，容易违反条件2。例如，如果CL＝100pF，VH-VL＝75mV，ILDO,钳位＝ILDO,max＝500mA，IL＝1mA，则VL阈值的最大允许调节延迟需要小于15ps(皮秒)，这对于大多数深亚微米CMOS技术是不可行的。作为参考，14nm CMOS工艺技术节点的典型调节延迟为约600ps(皮秒)，这意味着VH与VL之间的3V振荡纹波电压，成为D-LDO技术发展的重要瓶颈。
图4示出了根据一些实施例的利用三级纹波量化实例化的非线性钳位强度调谐方案的装置400。在各种实施例中，钳位强度调谐块105包括振荡模式检测器401、纹波计数器滤波器402和钳位强度调谐移位寄存器403。门控逻辑106接收钳位强度调谐移位寄存器403的输出md，以及来自生成D-LDO控制器104的输出n和ms。在各种实施例中，通过遵循等式4消除了D-LDO振荡的宽动态范围，如通过生成D-LDO控制器104、钳位强度调谐块105和门控逻辑106所实现的。
根据等式4，负载电流量化方案可以表示为：
Figure BDA0002697420720000113
其中，md是钳位周期期间的动态强度，以及ms是静态周期期间的稳态强度。与传统D-LDO的简单强度调谐相比，这里D-LDO强度被分为复杂的与事件相关的变量，如md和ms。这些变量通过非线性方案精细编程。结果，解决了D-LDO在宽动态范围、静态功耗、响应速度和精细调节分辨率(较小的输出纹波)之间的权衡。
随着更快的切换D-LDO的发展，电源序列(power train)(例如，开关107的电源)的动态消耗成为主要的效率因素。除了区分钳位和稳态周期之间的强度外，ILDO,钳位可以进一步发展为以下多项式。
Figure BDA0002697420720000121
与电源门107切换的传统固定和最大化的N个片(tile)相比，稳压器控制器已经计算出N个电源门107中的n个，并且不需要进行切换。根据一些实施例，仅需要将剩余的电源门107编程为md，并且实现最小的切换损耗。
除了在通用控制器104中编程的传统n和ms之外，非线性调谐通过触发信号S1将在钳位周期md下的D-LDO的动态强度向右移位。这意味着D-LDO在过大强度的情况下工作，应降低md以最小化输出纹波。S1由振荡模式检测器401和纹波计数器滤波器402生成。振荡模式检测器401定义何时钳位和非钳位异步脉冲以交错顺序出现，如图3所示。在这种情况下，D-LDO处于实际振荡状态，并且生成S1以移位md。在图5中示出了振荡模式检测器401的一个实施例。
图5示出了根据一些实施例的图4的振荡模式检测器401的示意图500。在此，振荡模式检测器401包括如图所示耦合的或逻辑门501、两个顺序单元(例如，触发器(FF))502和503、反相器504、与门506和与非门507。钳位信号和非钳位信号首先被记录在2位寄存器502和503中作为移位检测窗口S1。2位寄存器502和503捕获连续且交错的模式作为样本1和样本2，发出S1脉冲(此处未示出)。更多的寄存器可以用于确定更多的连续且交错的模式。
当检测到欠压时，样本1和样本2被复位为0(或者可以使用反向逻辑设置为1)。如果FF 502和503未记录到钳位或非钳位的连续模式，则与非门507触发复位“rst”。此“rst”信号对后续逻辑进行复位以复位S1脉冲。与门506的输出生成时钟信号“clk”，其指示连续且交错的模式，并且因此产生移位检测窗口S1。
再次参考图4，在各种实施例中，纹波计数器滤波器402耦合到振荡模式检测器401，并且放大来自振荡模式检测器401的模式检测窗口S1，以消除振荡模式检测器401的错误触发。来自振荡模式检测器401的输出时钟“clk”使纹波计数器滤波器402根据滤波器402的大小对模式检测窗口进行计数和放大。如果振荡模式检测器401捕获到错误的触发，则复位信号“rst”对滤波器402的计数进行复位。滤波器402的输出是脉冲S1。图6示出了纹波计数器滤波器402的一个实施例。
图6示出了根据一些实施例的图4的纹波计数器滤波器402的示意图600。添加了纹波计数器滤波器402以放大模式检测窗口，从而消除错误触发。存在许多具有相同样本1和样本2模式的负载配置文件，但不应将其视为过大强度警报。纹波计数器滤波器402确保避免这种错误警报。任何合适的计数器都可以用于滤波器402，并且各种实施例不限于3位纹波计数器。纹波计数器滤波器402包括以纹波计数器配置耦合的FF 601、602和603，其中每个FF的反相输出被反馈到FF的输入D，并且还被作为时钟提供给下一FF。FF 601从振荡模式检测器401接收clk和rst，并且对模式检测窗口S1进行放大。这里以三个寄存器为例，当振荡模式检测器401检测到2^(3-1)＝4个连续的钳位和/或非钳位对时，确定钳位强度降低。最终的S1传播到移位寄存器403。
返回参考图4，在各种实施例中，S1传播到钳位强度调谐移位寄存器403。钳位强度调谐移位寄存器403生成动态代码md。注意，ms是静态代码。如果检测到欠压，则该代码md被复位为零。在图7中示出了钳位强度运行移位寄存器的一个实施例。
图7示出了根据一些实施例的图4的钳位强度调谐移位寄存器403的示意图700。移位寄存器403包括FF 701、702、703、704，并且向前串联耦合。每个FF可以通过欠压进行复位。输入S1用作时钟(例如，由反相器反相，然后作为时钟馈送到第一FF 701)。每个FF的输出作为数据馈送到下一FF中，而每个FF的反相输出作为时钟馈送到链中的后续FF。FF 701的反相输出是md[MSB]，其中MSB是最高有效位。第二FF 702的反相输出是md[MSB-1]。第三FF703的反相输出是md[MSB-2]，依此类推，直到最后一个FF(未示出)的反相输出是md[0]。然后将总线md提供给门控逻辑106。
再次参考图4，在各种实施例中，门控逻辑106接收来自控制器104的传统控制值n和ms以及来自移位寄存器403的代码md来生成[n x m]控制代码以启用/禁用电源门107。门控逻辑的一个示例如图8所示。
图8示出了根据一些实施例的图4的门控逻辑106的示意图800。门控逻辑106包括如图所示耦合的与门801和802、或非门803和或门804。图8所示的门控逻辑在各种条件下实例化在等式4中计算出的驱动强度。如果非钳位信号出现(或被断言)，则门控逻辑输出逻辑高(“1”)并关闭所有电源门(例如PMOS电源门)。如果钳位信号出现(或被断言)，则门控逻辑基于md的结果输出强度值，然后接通相应的电源门。如果钳位信号和非钳位信号均无效，则门控逻辑将发送每个电源门单元的稳态强度ms，并且单元总数由来自D-LDO控制器104的“n”确定。
注意，实际强度映射可以采用多种形式：如果电源门107以温度计阵列布置，则调谐过程是线性的，如下所示：
ILDO，钳位∝n×md×ILSB，DLDO(md＝MSB→MSB-1...2→1→0) 等式6
如果电源门107以二进制加权阵列布置，则调谐过程是非线性的，如下所示：
Figure BDA0002697420720000141
如果电源门107以二进制温度计混合加权的方式布置，则其强度非线性缩小，如下所示：
Figure BDA0002697420720000142
图9示出了根据一些实施例的非线性钳位调谐的时序图900，以实现宽的动态负载范围并最小化输出纹波噪声。由于D-LDO强度的调谐是从最大到最小的单边调谐，因此各种实施例的方案恢复了重负载条件下的钳位周期的动态强度。因此，引入图1中的第三电平阈值VR，其低于VL，并且检测最坏的下降电压(即，欠压)。钳位、非钳位和欠压这三个结果全部被馈送到动态强度调谐块105。
钳位信号和非钳位信号用于检测过强的强度引起的振荡，从而降低强度m。欠压信号用于检测严重的下冲，这将意味着大得多的负载电流，从而对钳位强度进行复位，将“m”最大化为“M”以实现稳健的调节。因此，基于该Vout量化方案，负载电流量化可以被感测为：
Figure BDA0002697420720000151
作为与图2中的波形的比较，时序图900示出了具有一个模式检测器的非线性钳位强度调谐方案的波形。这里，最初，D-LDO以400mA负载电流工作。突然，卸载事件触发了非钳位脉冲并禁用了所有D-LDO电源门片107。但是，如果新的负载电流(例如25mA)不是那么亮，则输出电压迅速放电到低阈值窗口并生成钳位脉冲。
在各种实施例中，模式检测器401检测这样的钳位和非钳位对，并将动态电流强度从255减小到127至63，并最终减小到31(假设电源门107以上述二进制加权形式布置)，并消除了振荡和最小化了输出纹波噪声。请注意，调谐是单边的，并且在发生另一负载事件时，可以提高钳位强度。在一个这种情况下，增加VR的附加比较电平，从而产生欠压脉冲，以将移位寄存器复位为最大值。欠压动态强度是安全的，避免Vout上的电压下降在未来负载事件中发生，例如200mA的情况。但是，欠压动态强度对于IL来说可能仍然太大，并且执行了另一个动态强度调谐周期，以将md从255减小到127，消除了钳位和非钳位之间的振荡，并且还使输出纹波噪声最小化。
图10示出了作为D-LDO的输入而提供的电源的寄生模型1000。模型1000包括在电源耦合到电源序列107之前用于电源PCB(印刷电路板)Vcc和Vss的封装寄生1001、远端接合焊盘1002和近端接合焊盘1003。
封装寄生电感和芯片上布线寄生电感是高di/dt事件(例如模型1000所示的1A/ns)的两个主要瓶颈。电感引起的振荡风险如下所述。首先，当存在欠压脉冲时，功率PMOS阵列107从VCCinner轨中拉出大量电源电流。如果上述寄生电感Lpar由于封装焊盘和芯片上布线资源少而过大，遏制高速浪涌电流并导致电源下降ΔVCCinner，则直到延迟时间
Figure BDA0002697420720000161
为止，有效钳位强度才能够立即实现等式9中的理论值。在开始时，数字控制回路可能错误地感测到动态钳位强度不够，并始终在寻找过大值。其次，另一方面，非钳位脉冲将输出电流置为0。
在下面的稳态下，强度ms必须从0摆动，并花费时间
Figure BDA0002697420720000162
来稳定在等式9中的编程值。在实际应用中，上述电感引起的时间常数dtundervoltage和dtsteady-state可能大于D-LDO调节通过VL-VH范围的时间。结果，在欠压和非钳位脉冲之间可能发生振荡。
一旦输出电源轨被高di/dt负载事件触发，寄生电感使D-LDO控制器104保持在最大VH和最小VL强度之间反弹。在一些实施例中，第二模式检测器用于捕获欠压和非钳位之间的交错出现，其具有与第一模式检测器401相似的机制。
图11示出了时序图1100，其示出了根据一些实施例的由寄生电感摆动的D-LDO电流的自激振荡模式。时序图1100示出了当负载电流IL突然从50mA上升到300mA时，Vout在欠压和非钳位之间的交错出现。由于高di/dt(例如300mA)负载针对D-LDO调节回路的响应时间和寄生电感Lpar的摆动更快，因此立即下降将越过VR并触发欠压脉冲。如果电源门的最大强度(动态范围)被设计为比例如300mA大得多，则会出现急剧的过冲并立即越过VH并触发非钳位脉冲以关闭所有电源门。同样，如果调节回路的响应时间和Lpar的摆动太慢，则这种非钳位脉冲将使Vout迅速放电并再次越过VR，从而导致VH和VR之间的连续反弹。
图12示出了根据一些实施例的利用3级纹波量化和附加的振荡模式检测器实例化的非线性钳位强度调谐方案的装置1200。在一些实施例中，钳位强度调谐块105包括第一振荡模式检测器1201(如401)、纹波计数器滤波器402、钳位强度调谐移位寄存器1203(如403)和第二振荡模式检测器1204。门控逻辑1206(如106)接收钳位强度调谐块105的输出。
除了检测器实施例之外，通过背景电流机制和欠压跳过机制来改变负载电流量化。背景电流概念是，如果欠压非钳位振荡事件被第二模式检测器1204捕获，则将警报信号S2发送到门控逻辑1206，以门控下一非钳位操作，并将电源门107的强度固定为恒定值nbk而不是完全关闭。这样的背景电流ILDO，background在S2有效时持续存在，并有助于ILDO,stead-state在接下来的稳态周期内快速上升。一旦寄生电感引起的振荡结束，ILDO电流被重新定义回0以保存过冲事件。
Figure BDA0002697420720000171
图13示出了根据一些实施例的图12的第一振荡模式检测器1201的示意图1300。原理图1300与原理图500相似，但增加了与非门1301，该与非门1301通过反相器接收欠压和反相的md[MSB-1]。该与非门1301对图16所示的欠压跳过机制进行实例化。与非门1301确定欠压信号是否可以将md复位到最大值M，如等式10所示。如果md已经是非常大的数字，例如md[MSB-1]＝1，其表示二进制加权md>2MSB-1-1，则即使欠压信号出现(或被断言)，也不需要将md复位到M。因此，欠压被跳过，并且VR电路以正常钳位周期操作，如等式11所示。当md为较小的数字，例如md[MSB-1]＝0时，与非门1301允许欠压将md复位为M。注意，MSB-1是示例，也可以是MSB或MSB-2以表示大的值。
图14示出了根据一些实施例的图12的第二振荡模式检测器1204的示意图1400。第二振荡模式检测器1204包括或门1401，其后是一串移位寄存器1402、1403、1404和1405以及与非门1406。每个FF 1402、1403、1404和1405的输出由与非门1406接收以生成S2。例如，输出Q1被反相器1407反相，并且反相器1407的输出Q1b被提供给与非门1406；输出Q2被提供给与非门1406，输出Q3被反相器1408反相，并且反相器1408的输出Q3b被提供给与非门1406；以及输出Q4被提供给与非门1406。
在各种实施例中，如果欠压非钳位振荡事件被第二模式检测器1204捕获，则警报信号S2被发送到门控逻辑1206以门控下一非钳位操作并且将电源门107的接通单元固定为恒定值nbk而不是完全关闭。在这种情况下，每个电源门单元的强度为ms。这样的背景电流ILDO,background在S2有效时持续存在，并且有助于ILDO,stead-state在接下来的稳态周期内快速上升。
图15示出了根据一些实施例的图12的门控逻辑1206的示意图1500。门控逻辑1206类似于门控逻辑106(或800)，但是增加了与门1501，该与门1501接收信号非钳位和S2。门控逻辑1206接收S2以门控下一非钳位操作，并且将功率PMOS 107的接通单元固定为恒定值nbk，而不是完全关闭。
图16示出了图12的时序图1600，其示出了根据一些实施例的消除寄生电感引起的振荡的机制。时序图1600示出了第二模式检测器的行为。一旦捕获到两对“欠压”和“非钳位”脉冲，则断言背景电流以加快通过寄生电感的摆动电流。
欠压跳过机制是电流md强度门控下一欠压操作。如果振荡发生，并且通过检测MSB、MSB-1或md值的其他位，md已经非常大，则md不需要复位为最大值并且被忽略，以减轻欠压和非钳位脉冲之间的反弹。电源门107被保持与先前的钳位强度相同。
Figure BDA0002697420720000181
寄生电感引起的振荡可以在两个方面解决。首先，在非钳位周期期间的过冲纹波由非零的ILDO,background所辅助。其次，在欠压周期期间的下降纹波跳过欠压操作(被视为正常钳位操作)，并为钳位强度调谐算法留出更多时间以稳定在适当的值。
图17示出了根据一些实施例的根据图4的装置的调节方法的流程图1700。
流程图1700解释了图1和图4的操作机制。在框1701，假定功率级具有[n×m]阵列，并且生成输出电压Vout。在框1702，确定Vout是否大于VH。如果Vout大于VH，这意味着Vout过冲，则非钳位信号强制md＝0并线性地减小单位n，例如，到n-1。
如果Vout不大于VH，则处理进入框1703。在框1703，确定Vout是否小于VL。如果Vout小于VL，这意味着Vout下冲，则钳位信号将强度设置为md并且线性地增加单位n，例如，增加到n+1。
如果Vout不大于VL，则处理进行到框1704。在框1704，确定Vout是否小于VR。如果Vout小于VR，这意味着显著下降，则强度被立即最大化为md＝M。
如果Vout不大于VL，则处理进行到框1705。在框1705，振荡模式检测器监测钳位信号和非钳位信号之间的可能的振荡。如框1706所示，一旦振荡累积到某一计数，动态强度md被减小，例如，非线性地向右移位为除以2。
图18示出了根据一些实施例的根据图12的装置的调节方法的流程图1800。流程图1800示出了图12的完整机制。
在框1801，假定功率级具有[n×m]阵列，并且生成输出电压Vout。在框1802，确定Vout是否大于VH。如果Vout大于VH，这意味着Vout过冲，则处理进行到框1809。在框1809，确定第二振荡检测器结果S2的有效性。基于第二振荡检测器结果S2，如果没有振荡，则非钳位操作是正常的，其中电源门被关闭，md＝0并且n被减小(例如，n-1)。否则，存在背景电流，该背景电流定义了某些nbk和ms强度，并且处理进行到框1801。
如果Vout不大于VH，则处理进入框1803。在框1803，确定Vout是否小于VL。如果Vout小于VL，则意味着Vout下冲，钳位信号将强度设置为md，并且线性地增加单位n，例如增加到n+1。
如果Vout不大于VL，则处理进行到框1804。在框1804，确定Vout是否小于VR。如果Vout小于VR，这意味着显著下降，则强度立即被最大化为md＝M。
如果Vout不大于VL，则处理进行到框1805。如果Vout小于VR，这意味着显著下降，并且处理进行到框1806。在框1806，确定md的强度是否足够大(例如，md的MSB-1大于0)。如果md的强度不足够大，则强度md被最大化到M，并且处理进行到框1801。如果md的强度足够大，则md保持不变，并且跳过欠压分析，并且处理进行到框1801。
如果Vout不大于VR，则处理进行到框1805。在框1805，第一振荡模式检测器监测钳位信号和非钳位信号之间的可能的振荡。一旦振荡累积到某一计数器数(如框1807中的纹波计数器输出所示)，md的动态强度被减小。同时，在框1808，第二振荡检测器监测非钳位信号与欠压信号之间的可能振荡，然后进行到框1809。
图19示出了根据本公开的一些实施例的具有3级纹波量化和非线性钳位强度调谐方案的智能设备、计算机系统或SoC(片上系统)。在一些实施例中，设备2500表示适当的计算设备，例如计算平板电脑、移动电话或智能手机、笔记本电脑、台式机、物联网(IOT)设备、服务器、可穿戴设备、机顶盒、无线使能的电子阅读器等。应该理解，通常在设备2500示出了某些组件，而不是在设备2500示出了这种设备的所有组件。这里向一个或多个逻辑器件供电的任何组件都可以具有各种实施例的非线性钳位强度调谐方案。
在示例中，设备2500包括SoC(片上系统)2501。在图19中使用虚线示出了SOC 2501的示例边界，其中一些示例组件被示出为包括在SOC 2501内—但是，SOC 2501可以包括设备2500的任何适当的组件。
在一些实施例中，设备2500包括处理器2504。处理器2504可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备、处理核或其他处理装置。由处理器2504执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)相关的操作，与功率管理相关的操作，与将计算设备2500连接到另一设备有关的操作等。处理操作还可以包括与音频I/O和/或显示I/O相关的操作。
在一些实施例中，处理器2504包括多个处理核(也称为核)2508a、2508b、2508c。尽管仅示出了三个核2508a、2508b、2508c，但是处理器2504可以包括任何其他适当数量的处理核，例如，数十个或甚至数百个处理核。处理器核208a、208b、208c可以在单个集成电路(IC)芯片上实现。此外，该芯片可以包括一个或多个共享和/或专用缓存、总线或互连、图形和/或存储器控制器、或其他组件。
在一些实施例中，处理器2504包括缓存2506。在示例中，缓存2506的部分可以专用于各个核2508(例如，缓存2506的第一部分专用于核2508a，缓存2506的第二部分专用于核2508b等)。在示例中，缓存2506的一个或多个部分可以在两个或多个核2508之间共享。缓存2506可以被划分为不同的级别，例如，1级(L1)缓存、2级(L2)缓存、3级(L3)缓存等。
在一些实施例中，处理器核2504可以包括获取单元以获取由核2504执行的指令(包括具有条件分支的指令)。可以从诸如存储器2530之类的任何存储设备获取指令。处理器核2504还可以包括解码单元以对所获取的指令进行解码。例如，解码单元可以将所获取的指令解码为多个微操作。处理器核2504可以包括调度单元以执行与存储解码指令相关联的各种操作。例如，调度单元可以保存来自解码单元的数据，直到指令准备好分配为止，例如，直到解码指令的所有源值变得可用为止。在一个实施例中，调度单元可以调度和/或发布(或分配)解码指令到执行单元以供执行。
执行单元可以在分配的指令被解码(例如，由解码单元)并分配(例如，由调度单元)之后执行它们。在实施例中，执行单元可以包括多于一个的执行单元(例如成像计算单元、图形计算单元、通用计算单元等)。执行单元还可以执行各种算术运算，例如加法、减法、乘法和/或除法，并且可以包括一个或多个算术逻辑单元(ALU)。在实施例中，协处理器(未示出)可以结合执行单元来执行各种算术运算。
此外，执行单元可以无序地执行指令。因此，在一个实施例中，处理器核2504可以是无序处理器核。处理器核2504还可以包括退出(retirement)单元。退出单元可以在执行的指令被提交之后退出它们。在实施例中，执行的指令的退出可能导致从指令的执行中提交处理器状态、指令所使用的物理寄存器被取消分配等。处理器核2504还可以包括总线单元，以使得能够经由一个或多个总线在处理器核2504的组件和其他组件之间进行通信。处理器核2504还可以包括一个或多个寄存器以存储由核2504的各种组件访问的数据(例如与所分配的应用优先级和/或子系统状态(模式)关联相关的值)。
在一些实施例中，设备2500包括连接电路2531。例如，连接电路2531包括硬件设备(例如，无线和/或有线连接器和通信硬件)和/或软件组件(例如，驱动器、协议栈)，例如以使设备2500能够与外部设备进行通信。设备2500可以与诸如其他计算设备、无线接入点或基站等之类的外部设备分开。
在示例中，连接电路2531可以包括多种不同类型的连接性。概括而言，连接电路2531可以包括蜂窝连接电路、无线连接电路等。连接电路2531的蜂窝连接电路通常是指由无线运营商提供的蜂窝网络连接性，例如经由以下各项提供的蜂窝网络连接性：GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、第三代合作伙伴计划(3GPP)通用移动电信系统(UMTS)系统或变体或衍生物、3GPP长期演进(LTE)系统或变体或衍生物、3GPP LTE高级(LTE-A)系统或变体或衍生物、第五代(5G)无线系统或变体或衍生物、5G移动网络系统或变体或衍生物、5G新无线电(NR)系统或变体或衍生物、或其他蜂窝服务标准。连接电路2531的无线连接电路(或无线接口)是指非蜂窝的无线连接，并且可以包括个人区域网络(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)和/或广域网(例如，WiMax)和/或其他无线通信。在示例中，连接电路2531可以包括诸如有线或无线接口之类的网络接口，例如使得系统实施例可以被并入无线设备中，例如蜂窝电话或个人数字助理。
在一些实施例中，设备2500包括控制集线器2532，其代表与一个或多个I/O设备进行交互有关的硬件设备和/或软件组件。例如，处理器2504可以经由控制集线器2532与显示器2522、一个或多个外围设备2524、存储设备2528、一个或多个其他外部设备2529等中的一个或多个进行通信。控制集线器2532可以是芯片组、平台控制集线器(PCH)等。
例如，控制集线器2532示出了用于连接到设备2500的附加设备的一个或多个连接点，例如，用户可以通过连接点与系统进行交互。例如，可以附接到设备2500的设备(例如，设备2529)包括麦克风设备、扬声器或立体声系统、音频设备、视频系统或其他显示设备、键盘或小键盘设备、或用于特定应用的其他I/O设备(例如读卡器或其他设备)。
如上所述，控制集线器2532可以与音频设备、显示器2522等进行交互。例如，通过麦克风或其他音频设备的输入可以为设备2500的一个或多个应用或功能提供输入或命令。另外，可以提供音频输出来代替显示输出，或者除了显示输出之外还提供音频输出。在另一示例中，如果显示器2522包括触摸屏，则显示器2522还充当输入设备，其可以至少部分地由控制集线器2532管理。计算设备2500上还可以有附加按钮或开关以提供由控制集线器2532管理的I/O功能。在一个实施例中，控制集线器2532管理诸如加速度计、相机、光传感器或其他环境传感器、或者可以包括在设备2500中的其他硬件之类的设备。输入可以是直接用户交互、以及向系统提供环境输入以影响其操作(例如过滤噪声、调整显示器以进行亮度检测、为相机应用闪光灯或其他特征)的一部分。
在一些实施例中，控制集线器2532可以使用任何适当的通信协议(例如，PCIe(快速外围组件互连)、USB(通用串行总线)、雷电(Thunderbolt)、高清晰度多媒体接口(HDMI)、火线等)耦合到各种设备。
在一些实施例中，显示器2522表示为用户提供视觉和/或触觉显示以与设备2500进行交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示器2522可以包括显示接口、显示屏和/或用于向用户提供显示的硬件设备。在一些实施例中，显示器2522包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。在示例中，显示器2522可以直接与处理器2504进行通信。显示器2522可以是内部显示设备中的一个或多个，如在移动电子设备或膝上型设备或经由显示接口(例如，显示端口等)附接的外部显示设备中。在一个实施例中，显示器2522可以是头戴式显示器(HMD)，例如在虚拟现实(VR)应用或增强现实(AR)应用中使用的立体显示设备。
在一些实施例中，尽管在图中未示出，但除了处理器2504之外(或代替处理器2504)，设备2500可以包括图形处理单元(GPU)，该图形处理单元包括一个或多个图形处理核，其可以控制在显示器2522上显示内容的一个或多个方面。
控制集线器2532(或平台控制器集线器)可以包括硬件接口和连接器，以及软件组件(例如，驱动器、协议栈)，以进行例如到外围设备2524的外围连接。
将理解，设备2500既可以是其他计算设备的外围设备，也可以具有与其连接的外围设备。设备2500可以具有“对接”连接器以连接到其他计算设备，用于诸如管理(例如，下载和/或上传、改变、同步)设备2500上的内容的目的。另外，对接连接器可以允许设备2500连接到某些外围设备，这些外围设备允许计算设备2500控制例如到视听或其他系统的内容输出。
除了专用的对接连接器或其他专有的连接硬件之外，设备2500还可以通过通用或基于标准的连接器进行外围连接。常见类型可以包括通用串行总线(USB)连接器(其可以包括多种不同硬件接口中的任何一个)、包括小型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、固件或其他类型。
在一些实施例中，例如，除了直接耦合到处理器2504之外，或者代替直接耦合到处理器2504，连接电路2531可以耦合到控制集线器2532。在一些实施例中，例如，除了直接耦合到处理器2504之外，或者代替直接耦合到处理器2504，显示器2522可以耦合到控制集线器2532。
在一些实施例中，设备2500包括经由存储器接口2534耦合到处理器2504的存储器2530。存储器2530包括用于在设备2500中存储信息的存储器设备。存储器可以包括非易失性(如果存储器设备的电源被中断，则状态不改变)和/或易失性(如果存储器设备的电源被中断，则状态不确定)存储器设备。存储器设备2530可以是动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备、相变存储器设备或具有适当性能以充当过程存储器的一些其他存储器设备。在一个实施例中，存储器2530可以作为设备2500的系统存储器进行操作，以存储当一个或多个处理器2504执行应用或过程时使用的数据和指令。存储器2530可以存储应用数据、用户数据、音乐、照片、文档或其他数据以及与设备2500的应用和功能的执行相关的系统数据(无论是长期的还是临时的)。
各种实施例和示例的元件还被提供作为用于存储计算机可执行指令(例如，用于实现本文中讨论的任何其他处理的指令)的机器可读介质(例如，存储器2530)。机器可读介质(例如，存储器2530)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适用于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)来下载，该计算机程序可以经由通信链路(例如，调制解调器或网络连接)以数据信号的形式从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。
在一些实施例中，设备2500包括温度测量电路2540，例如，用于测量设备2500的各种组件的温度。在示例中，温度测量电路2540可以被嵌入、耦合或附接到其温度要被测量和监测的各种组件。例如，温度测量电路2540可以测量核2508a、2508b、2508c，电压稳压器2514、存储器2530、SOC 2501的主板和/或设备2500的任何适当组件中的一个或多个的温度(或内部温度)。
在一些实施例中，设备2500包括功率测量电路2542，例如，用于测量由设备2500的一个或多个组件消耗的功率。在示例中，除了测量功率之外，或代替测量功率，功率测量电路2542可以测量电压和/或电流。在示例中，功率测量电路2542可以被嵌入、耦合或附接到各种组件，这些组件的功率、电压和/或电流消耗将被测量和监测。例如，功率测量电路2542可以测量由一个或多个电压稳压器2514供给的功率、电流和/或电压，供给到SOC 2501的功率，供给到设备2500的功率，设备2500的处理器2504(或任何其他组件)消耗的功率等。
在一些实施例中，设备2500包括一个或多个电压稳压器电路，通常被称为电压稳压器(VR)2514，VR具有高带宽和低功率的差分至单端III型补偿器。VR 2514生成适当电压电平的信号，其可以被提供以操作设备2500的任何适当组件。仅作为示例，VR 2514被示出为向设备2500的处理器2504提供信号。在一些实施例中，VR 2514接收一个或多个电压标识(VID)信号，并基于VID信号生成适当的电平的电压信号。各种类型的VR可以用于VR 2514。例如，VR 2514可以包括“降压”VR、“升压”VR、降压和升压VR的组合、低压降(LDO)稳压器、开关DC-DC稳压器等。降压VR通常用于输电应用，在该应用中，输入电压需要以小于1的比率转换为输出电压。升压VR通常用于输电应用，在该应用中，输入电压需要以大于1的比率转换为输出电压。在一些实施例中，每个处理器核具有其自己的VR，其由PCU2510a/b和/或PMIC2512控制。在一些实施例中，每个核具有分布式LDO的网络以提供对功率管理的有效控制。LDO可以是数字、模拟或者数字或模拟LDO的组合。如参考各种实施例所讨论的，VR是能够提供自适应电压输出的自适应VR。在一些实施例中，VR应用3级纹波量化和非线性钳位强度调谐方案。
在一些实施例中，设备2500包括一个或多个时钟发生器电路，通常被称为时钟发生器2516。时钟发生器2516生成处于适当频率电平的时钟信号，该时钟信号可以被提供给设备2500的任何适当组件。仅作为示例，时钟发生器2516被示出为向设备2500的处理器2504提供时钟信号。在一些实施例中，时钟发生器2516接收一个或多个频率标识(FID)信号，并基于FID信号以适当的频率生成时钟信号。如参考各种实施例所讨论的，时钟发生器2516是能够提供自适应频率输出的自适应时钟源。
在一些实施例中，设备2500包括向设备2500的各个组件供电的电池2518。仅作为示例，电池2518被示出为向处理器2504供电。尽管在图中未示出，但设备2500可以包括充电电路，例如，基于从交流(AC)适配器接收到的交流电源对电池进行再充电。
在一些实施例中，设备2500包括功率控制单元(PCU)2510(也称为功率管理单元(PMU)、功率控制器等)。在示例中，PCU 2510的一些部分可以由一个或多个处理核2508实现，并且PCU 2510的这些部分使用虚线框象征性地示出并且标记为PCU 2510a。在示例中，PCU 2510的一些其他部分可以在处理核2508的外部实现，并且PCU 2510的这些部分使用虚线框象征性地示出并且标记为PCU 2510b。PCU 2510可以实现设备2500的各种功率管理操作。PCU 2510可以包括硬件接口、硬件电路、连接器、寄存器等以及软件组件(例如，驱动器、协议栈)，以实现设备2500的各种功率管理操作。
在一些实施例中，设备2500包括功率管理集成电路(PMIC)2512，例如，以实现设备2500的各种功率管理操作。在一些实施例中，PMIC 2512是可重配置的功率管理IC(RPMIC)和/或IMVP(
Figure BDA0002697420720000271
移动电压定位)。在示例中，PMIC在与处理器2504分离的IC芯片内。PMIC可以实现设备2500的各种功率管理操作。PMIC 2512可以包括硬件接口、硬件电路、连接器、寄存器等以及软件组件(例如，驱动器、协议栈)，以实现设备2500的各种功率管理操作。
在示例中，设备2500包括PCU 2510或PMIC 2512中的一者或两者。在示例中，设备2500中可能不存在PCU 2510或PMIC 2512中的任何一个，因此，使用虚线示出这些组件。
设备2500的各种功率管理操作可以由PCU 2510、PMIC 2512或PCU 2510和PMIC2512的组合来执行。例如，PCU 2510和/或PMIC 2512可以选择设备2500的各种组件的功率状态(例如，P状态)。例如，PCU 2510和/或PMIC 2512可以选择设备2500的各种组件的功率状态(例如，根据ACPI(高级配置和电源接口)规范)。仅作为示例，PCU 2510和/或PMIC 2512可以使设备2500的各种组件转变为睡眠状态、活动状态、适当的C状态(例如，根据ACPI规范，C0状态或另一适当的C状态)等。在示例中，PCU 2510和/或PMIC 2512可以例如通过分别输出VID信号和/或FID信号来控制由VR 2514(例如SCVR)输出的电压和/或由时钟发生器输出的时钟信号的频率。在示例中，PCU 2510和/或PMIC 2512可以控制电池功率使用、电池2518的充电以及与节电操作有关的特征。
时钟发生器2516可以包括锁相环(PLL)、锁频环(FLL)或任何合适的时钟源。在一些实施例中，处理器2504的每个核具有其自己的时钟源。这样，每个核可以以独立于另一核的操作频率的频率进行操作。在一些实施例中，PCU 2510和/或PMIC 2512执行自适应或动态频率缩放或调整。例如，如果处理器核未以其最大功耗阈值或极限操作，则可以增加该处理器核的时钟频率。在一些实施例中，PCU 2510和/或PMIC 2512确定处理器的每个核的操作条件，并且当PCU 2510和/或PMIC 2512确定核在低于目标性能水平下操作时，适时地调整该核的频率和/或电源电压，而无需核时钟源(例如，该核的PLL)失锁。例如，如果核从电源轨汲取的电流小于为该核或处理器2504分配的总电流，则PCU 2510和/或PMIC 2512可以暂时增加该核或处理器2504的功率汲取(例如，通过增加时钟频率和/或电源电压电平)，使得核或处理器2504可以以更高的性能水平执行。这样，可以暂时增加处理器2504的电压和/或频率，而不会破坏产品可靠性。
在示例中，PCU 2510和/或PMIC 2512可以例如至少部分地基于从功率测量电路2542、温度测量电路2540、电池2518的充电水平和/或可用于功率管理的任何其他适当信息接收的测量来执行功率管理操作。为此，PMIC 2512通信地耦合到一个或多个传感器，以感测/检测对系统/平台的功率/热行为有影响的一个或多个因素中的各种值/变化。一个或多个因素的示例包括电流、电压降、温度、工作频率、工作电压、功耗、核间通信活动等。这些传感器中的一个或多个可以被提供为与计算系统的一个或多个组件或逻辑/IP块物理接近(和/或热接触/耦合)。另外，在至少一个实施例中，(一个或多个)传感器可以直接地耦合到PCU 2510和/或PMIC 2512，以允许PCU 2510和/或PMIC 2512至少部分地基于由一个或多个传感器检测到的(一个或多个)值来管理处理器核能量。
还示出了设备2500的示例软件栈(尽管未示出软件栈的所有元素)。仅作为示例，处理器2504可以执行应用程序2550、操作系统2552、一个或多个功率管理(PM)专用应用程序(例如，一般称为PM应用2558)等。PM应用2558也可以由PCU 2510和/或PMIC 2512执行。OS2552还可以包括一个或多个PM应用2556a、2556b、2556c。OS 2552还可以包括各种驱动器2554a、2554b、2554c等，2554a、2554b、2554c中的一些可以专用于功率管理目的。在一些实施例中，设备2500还可以包括基本输入/输出系统(BIOS)2520。BIOS 2520可以与OS 2552进行通信(例如，经由一个或多个驱动器2554)，与处理器2504进行通信等。
例如，PM应用2558、2556，驱动器2554，BIOS 2520等中的一个或多个可以用于实现功率管理特定任务，例如，以控制设备2500的各个组件的电压和/或频率，以控制设备2500的各个组件的唤醒状态、睡眠状态和/或任何其他适当的电源状态，控制电池电源使用、电池2518的充电、与省电操作有关的特征等。
在说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同的实施例。如果说明书声明组件、特征、结构或特性“可以”、“可能”或“能够”被包括，则不要求包括该特定组件、特征、结构或特性。如果说明书或权利要求书提及“一”或“一种”元件，这并不意味着只有一个该元件。如果说明书或权利要求书提及“附加”元件，则不排除存在多于一个的该附加元件。
此外，在一个或多个实施例中，可以以任何合适的方式组合特定特征、结构、功能或特性。例如，第一实施例可以与第二实施例组合，只要与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥。
虽然已经结合本公开的具体实施例描述了本公开，但是根据前面的描述，这些实施例的许多替换、修改和变化对于本领域的普通技术人员来说是显而易见的。本公开的实施例旨在包含落入所附权利要求的宽泛范围内的所有这样的替换、修改和变化。
此外，为了简化说明和讨论，并且为了不模糊本公开，在所呈现的附图中可以示出或可以不示出到集成电路(IC)芯片和其他组件的公知的电源/接地连接。此外，可以以框图的形式示出布置，以避免使本公开不清楚，并且还考虑到关于这种框图布置的实现方式的细节高度依赖于本公开将在其中实现的平台这一事实(即这样的细节应该在本领域技术人员的理解范围内)。在阐述特定细节(例如，电路)以描述本公开的示例实施例的情况下，对于本领域的技术人员而言显而易见的是，可以在没有这些具体细节或者采用其变化的情况下来实践本公开。因此，本描述应被视为说明性而不是限制性的。
提供以下示例以说明各种实施例。这些示例可以以任何合适的方式相互依赖。
示例1：一种装置，包括：第一比较器，用于将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；第二比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；第三比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；电源门，耦合到所述输出电源轨；第一控制器，用于接收所述第一输出和所述第二输出，并生成指示电源门的粗略设置的代码；以及第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成所述电源门的精细代码。
示例2：根据示例1所述的装置，包括门控逻辑，用于接收粗略代码和所述精细代码，并生成二维代码以启用所述电源门，其中，所述电源门以阵列配置布置。
示例3：根据示例1所述的装置，其中，所述阵列配置是温度计阵列。
示例4：根据示例1所述的装置，其中，所述阵列配置是二进制阵列。
示例5：根据示例1所述的装置，其中，所述第一基准的电压电平低于所述第二基准的电压电平，并且其中，所述第三基准的电压电平低于所述第一基准的电压电平。
示例6：根据示例1所述的装置，其中，所述第一输出在被断言时指示所述输出电压低于所述第一基准，其中，所述第二输出在被断言时指示所述输出电压高于所述第二基准，并且其中，所述第三输出在被断言时指示所述输出电压低于所述第三基准。
示例7：根据示例1所述的装置，其中，所述第二控制器提供所述电源门的非线性强度调谐，其中，所述第一控制器提供所述电源门的线性强度调谐。
示例8：根据示例1所述的装置，其中，所述第二控制器包括模式检测器，所述模式检测器在所述第一输出和所述第二输出以指示所述输出电压的振荡的交错顺序出现时生成脉冲。
示例9：根据示例8所述的装置，其中，所述第二控制器包括滤波器，所述滤波器耦合到所述模式检测器的输出以从噪声中滤除所述脉冲。
示例10：根据示例9所述的装置，其中，所述第二控制器包括移位寄存器，所述移位寄存器耦合到所述滤波器的输出，其中，所述移位寄存器动态地生成所述精细代码。
示例11：一种装置，包括：第一比较器，用于将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；第二比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；第三比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；电源门，耦合到所述输出电源轨；第一控制器，用于接收所述第一输出和所述第二输出，并生成用于所述电源门的线性强度调谐的第一代码；以及第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成用于所述电源门的非线性强度调谐的第二代码。
示例12：根据示例11所述的装置，其中，所述第二控制器包括模式检测器，所述模式检测器在所述第一输出和所述第二输出以指示所述输出电压的振荡的交错顺序出现时生成脉冲。
示例13：根据示例12所述的装置，其中，所述第二控制器包括滤波器，所述滤波器耦合到所述模式检测器的输出以从噪声中滤除所述脉冲。
示例14：根据示例13所述的装置，其中，所述第二控制器包括移位寄存器，所述移位寄存器耦合到所述滤波器的输出，其中，所述移位寄存器动态地生成所述非线性代码。
示例15：一种系统，包括：存储器；处理器核，耦合到所述存储器；数字低压降(D-LDO)稳压器，用于接收输入电源电压并在所述处理器核的输出电源轨上生成输出电源电压，其中，所述D-DLO包括：三级纹波量化电路，用于分别根据第一基准电压、第二基准电压和第三基准电压生成第一输出、第二输出和第三输出；电源门，耦合到所述输出电源轨；第一控制器，用于接收所述第一输出和所述第二输出，并生成用于所述电源门的线性强度调谐的第一代码；以及第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成用于所述电源门的非线性强度调谐的第二代码；以及无线接口，用于允许所述处理器与另一设备进行通信。
示例16：根据示例15所述的系统，其中，所述第二控制器包括模式检测器，所述模式检测器在所述第一输出和所述第二输出以指示所述输出电压的振荡的交错顺序出现时生成脉冲。
示例17：根据示例16所述的系统，其中，所述第二控制器包括滤波器，所述滤波器耦合到所述模式检测器的输出以从噪声中滤除所述脉冲。
示例18：根据示例17所述的系统，其中，所述第二控制器包括移位寄存器，所述移位寄存器耦合到所述滤波器的输出，其中，所述移位寄存器动态地生成所述非线性代码。
示例19：根据示例15所述的系统，其中，所述D-LDO包括门控逻辑，所述门控逻辑用于接收所述线性代码和所述非线性代码，并且生成二维代码以启用电源门，其中，所述电源门以阵列配置布置。
示例20：根据示例19所述的系统，其中，所述阵列配置是温度计阵列或二进制阵列之一。
提供了摘要，其将允许读者确定技术公开的本质和精神。该摘要是在理解其不被用于限制权利要求的范围或含义的情况下提交的。下面的权利要求在此被结合到具体实现方式中，其中每个权利要求独立地作为单独的实施例。

Claims (25)

1.一种用于调谐非线性钳位的装置，所述装置包括：
第一比较器，用于将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；
第二比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；
第三比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；
电源门，耦合到所述输出电源轨；
第一控制器，用于接收所述第一输出和所述第二输出，并生成指示所述电源门的粗略设置的代码；以及
第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成所述电源门的精细代码。
2.根据权利要求1所述的装置，包括门控逻辑，用于接收粗略代码和所述精细代码，并生成二维代码以启用所述电源门，其中，所述电源门以阵列配置布置。
3.根据权利要求1所述的装置，其中，所述阵列配置是温度计阵列。
4.根据权利要求1所述的装置，其中，所述阵列配置是二进制阵列。
5.根据权利要求1所述的装置，其中，所述第一基准的电压电平低于所述第二基准的电压电平，并且其中，所述第三基准的电压电平低于所述第一基准的电压电平。
6.根据权利要求1所述的装置，其中，所述第一输出在被断言时指示所述输出电压低于所述第一基准，其中，所述第二输出在被断言时指示所述输出电压高于所述第二基准，并且其中，所述第三输出在被断言时指示所述输出电压低于所述第三基准。
7.根据权利要求1所述的装置，其中，所述第二控制器提供所述电源门的非线性强度调谐，其中，所述第一控制器提供所述电源门的线性强度调谐。
8.根据权利要求1至7中任一项所述的装置，其中，所述第二控制器包括模式检测器，所述模式检测器在所述第一输出和所述第二输出以指示所述输出电压的振荡的交错顺序出现时生成脉冲。
9.根据权利要求8所述的装置，其中，所述第二控制器包括滤波器，所述滤波器耦合到所述模式检测器的输出以从噪声中滤除所述脉冲。
10.根据权利要求9所述的装置，其中，所述第二控制器包括移位寄存器，所述移位寄存器耦合到所述滤波器的输出，其中，所述移位寄存器动态地生成所述精细代码。
11.一种用于调谐非线性钳位的装置，所述装置包括：
第一比较器，用于将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；
第二比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；
第三比较器，用于将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；
电源门，耦合到所述输出电源轨；
第一控制器，用于接收所述第一输出和所述第二输出，并生成用于所述电源门的线性强度调谐的第一代码；以及
第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成用于所述电源门的非线性强度调谐的第二代码。
12.根据权利要求11所述的装置，其中，所述第二控制器包括模式检测器，所述模式检测器在所述第一输出和所述第二输出以指示所述输出电压的振荡的交错顺序出现时生成脉冲。
13.根据权利要求12所述的装置，其中，所述第二控制器包括滤波器，所述滤波器耦合到所述模式检测器的输出以从噪声中滤除所述脉冲。
14.根据权利要求11至13中任一项所述的装置，其中，所述第二控制器包括移位寄存器，所述移位寄存器耦合到所述滤波器的输出，其中，所述移位寄存器动态地生成所述非线性代码。
15.一种系统，包括：
存储器；
处理器核，耦合到所述存储器；
数字低压降(D-LDO)稳压器，用于接收输入电源电压并在所述处理器核的输出电源轨上生成输出电源电压，其中，所述D-DLO包括：
三级纹波量化电路，用于分别根据第一基准电压、第二基准电压和第三基准电压生成第一输出、第二输出和第三输出；
电源门，耦合到所述输出电源轨；
第一控制器，用于接收所述第一输出和所述第二输出，并生成用于所述电源门的线性强度调谐的第一代码；以及
第二控制器，用于接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成用于所述电源门的非线性强度调谐的第二代码；以及
无线接口，用于允许所述处理器与另一设备进行通信。
16.根据权利要求15所述的系统，其中，所述第二控制器包括模式检测器，所述模式检测器在所述第一输出和所述第二输出以指示所述输出电压的振荡的交错顺序出现时生成脉冲。
17.根据权利要求16所述的系统，其中，所述第二控制器包括滤波器，所述滤波器耦合到所述模式检测器的输出以从噪声中滤除所述脉冲。
18.根据权利要求17所述的系统，其中，所述第二控制器包括移位寄存器，所述移位寄存器耦合到所述滤波器的输出，其中，所述移位寄存器动态地生成所述非线性代码。
19.根据权利要求15所述的系统，其中，所述D-LDO包括门控逻辑，所述门控逻辑用于接收所述线性代码和所述非线性代码，并且生成二维代码以启用电源门，其中，所述电源门以阵列配置布置。
20.根据权利要求15至19中任一项所述的系统，其中，所述阵列配置是温度计阵列或二进制阵列之一。
21.一种用于调谐非线性钳位的方法，所述方法包括：
利用第一比较器将输出电源轨上的输出电压或所述输出电压的分压形式与第一基准进行比较，其中，所述第一比较器生成第一输出；
利用第二比较器将所述输出电源轨上的所述输出电压或所述输出电压的分压形式与第二基准进行比较，其中，所述第二比较器生成第二输出；
利用第三比较器将所述输出电源轨上的输出电压或所述输出电压的分压形式与第三基准进行比较，其中，所述第三比较器生成第三输出；
将电源门耦合到所述输出电源轨；
由第一控制器接收所述第一输出和所述第二输出；
生成指示所述电源门的粗略设置的代码；以及
由第二控制器接收所述第一输出、所述第二输出和所述第三输出，其中，所述第二控制器生成所述电源门的精细代码。
22.根据权利要求21所述的方法，包括：
由门控逻辑接收所述粗略代码和所述精细代码；以及
生成二维代码以启用电源门，其中，所述电源门以阵列配置布置。
23.根据权利要求21所述的方法，其中，所述阵列配置是温度计阵列或二进制阵列。
24.根据权利要求21所述的方法，其中，所述第一基准的电压电平低于所述第二基准的电压电平，并且其中，所述第三基准的电压电平低于所述第一基准的电压电平。
25.根据权利要求21至24中任一项所述的方法，其中：
所述第一输出在被断言时指示所述输出电压低于所述第一基准，所述第二输出在被断言时指示所述输出电压高于所述第二基准，并且其中，所述第三输出在被断言时指示所述输出电压低于所述第三基准；
所述第二控制器提供所述电源门的非线性强度调谐，其中，所述第一控制器提供所述电源门的线性强度调谐；或者
所述第二控制器包括模式检测器，所述模式检测器在所述第一输出和所述第二输出以指示所述输出电压的振荡的交错顺序出现时生成脉冲；
所述第二控制器包括滤波器，所述滤波器耦合到所述模式检测器的输出以从噪声中滤除所述脉冲；以及
所述第二控制器包括移位寄存器，所述移位寄存器耦合到所述滤波器的输出，其中，所述移位寄存器动态地生成所述精细代码。
CN202011010550.3A 2019-12-26 2020-09-23 非线性钳位强度调谐方法和装置 Pending CN113054830A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/727,759 2019-12-26
US16/727,759 US11444532B2 (en) 2019-12-26 2019-12-26 Non-linear clamp strength tuning method and apparatus

Publications (1)

Publication Number Publication Date
CN113054830A true CN113054830A (zh) 2021-06-29

Family

ID=72659716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011010550.3A Pending CN113054830A (zh) 2019-12-26 2020-09-23 非线性钳位强度调谐方法和装置

Country Status (4)

Country Link
US (1) US11444532B2 (zh)
EP (1) EP3851933B1 (zh)
CN (1) CN113054830A (zh)
TW (1) TW202125976A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444532B2 (en) * 2019-12-26 2022-09-13 Intel Corporation Non-linear clamp strength tuning method and apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11774919B2 (en) * 2020-02-05 2023-10-03 Intel Corporation Distributed and scalable all-digital low dropout integrated voltage regulator
KR102457085B1 (ko) * 2021-03-29 2022-10-19 고려대학교 산학협력단 이진 가중치된 pmos 배열을 사용하여 비동기 이진 탐색을 수행하는 디지털 ldo 레귤레이터 및 그 동작방법
US11803204B2 (en) * 2021-04-23 2023-10-31 Qualcomm Incorporated Low-dropout (LDO) voltage regulator with voltage droop compensation circuit
EP4109216B1 (en) * 2021-06-21 2024-10-09 Samsung Electronics Co., Ltd. System-on-chip including low-dropout regulator
US20230092022A1 (en) * 2021-09-23 2023-03-23 Fabrice Paillet Voltage regulator with binary search and linear control
US20230208437A1 (en) * 2021-12-23 2023-06-29 Intel Corporation Thermometer encoding and ganging of power gates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323263B2 (en) * 2012-09-25 2016-04-26 Intel Corporation Low dropout regulator with hysteretic control
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
CN207191045U (zh) * 2017-05-26 2018-04-06 长城汽车股份有限公司 车辆防碰撞系统
CN107508462B (zh) * 2017-07-10 2020-01-07 昂宝电子（上海）有限公司 针对负载的切换控制器和方法
CN107977037B (zh) * 2017-11-17 2019-12-31 合肥鑫晟光电科技有限公司 一种低压差稳压器及其控制方法
KR101849901B1 (ko) * 2018-02-01 2018-04-17 주식회사 온누리이엔지 저전압-대전류 방식에 적합한 3상 인터리브드 태양광 컨버터
US10908673B2 (en) * 2018-02-07 2021-02-02 Intel Corporation Reliable digital low dropout voltage regulator
CN108900182A (zh) * 2018-06-27 2018-11-27 重庆湃芯入微科技有限公司 一种具有高频限制功能的脉冲调制电路
CN109597455A (zh) * 2018-11-22 2019-04-09 西安电子科技大学 一种数字低压差稳压器
CN110045774B (zh) * 2019-04-03 2020-06-02 宁波大学 一种快速瞬态响应的数字ldo电路
US10845831B2 (en) * 2019-06-24 2020-11-24 Intel Corporation Techniques in hybrid regulators of high power supply rejection ratio and conversion efficiency
EP3832428B1 (en) * 2019-12-04 2023-07-19 Nxp B.V. Apparatuses and methods involving switching between dual inputs of power amplication circuitry
US11444532B2 (en) * 2019-12-26 2022-09-13 Intel Corporation Non-linear clamp strength tuning method and apparatus
CN111208858B (zh) * 2020-01-15 2021-08-10 西安电子科技大学 一种数字低压差稳压器
US11728731B2 (en) * 2020-05-09 2023-08-15 Intel Corporation Accurate load current sensing apparatus and method
US11177738B1 (en) * 2020-07-31 2021-11-16 Texas Instruments Incorporated Digital on-time generation for buck converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444532B2 (en) * 2019-12-26 2022-09-13 Intel Corporation Non-linear clamp strength tuning method and apparatus

Also Published As

Publication number Publication date
TW202125976A (zh) 2021-07-01
EP3851933A1 (en) 2021-07-21
US11444532B2 (en) 2022-09-13
EP3851933B1 (en) 2024-01-24
US20210203228A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
CN113054830A (zh) 非线性钳位强度调谐方法和装置
US11211935B2 (en) All-digital voltage monitor (ADVM) with single-cycle latency
EP3907866B1 (en) Accurate load current sensing apparatus and method
CN112424724A (zh) 用于主动电力管理的装置和方法
US11650233B2 (en) Fast response load current sensing apparatus and method
US11658570B2 (en) Seamless non-linear voltage regulation control to linear control apparatus and method
US11755048B2 (en) Differential to single-ended high bandwidth compensator
US11757357B2 (en) Hybrid digital linear and switched capacitor voltage regulator
US11537375B2 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
US11474547B2 (en) Apparatus and method of balancing input power from multiple sources
EP3923120A1 (en) Fast dynamic capacitance, frequency, and/or voltage throttling apparatus and method
US11336270B2 (en) Fuse-less self-start controller
US11429172B2 (en) Digital linear regulator clamping method and apparatus
CN113093581A (zh) 双边沿触发mux-d扫描触发器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination