CN113053952A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN113053952A
CN113053952A CN202011484486.2A CN202011484486A CN113053952A CN 113053952 A CN113053952 A CN 113053952A CN 202011484486 A CN202011484486 A CN 202011484486A CN 113053952 A CN113053952 A CN 113053952A
Authority
CN
China
Prior art keywords
layer
silicon oxide
display device
transparent conductive
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011484486.2A
Other languages
English (en)
Inventor
松枝洋二郎
河内玄士朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020110292A external-priority patent/JP2021105704A/ja
Application filed by Wuhan Tianma Microelectronics Co Ltd, Tianma Japan Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Publication of CN113053952A publication Critical patent/CN113053952A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10Transparent electrodes, e.g. using graphene
    • H10K2102/101Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示装置及其制造方法。一种显示装置,包括:第一聚酰亚胺层;第一氧化硅层,位于第一聚酰亚胺层的上方并且与第一聚酰亚胺层直接接触;非晶硅层,位于第一氧化硅层的上方并且与第一氧化硅层直接接触;第二聚酰亚胺层,位于非晶硅层的上方并且与非晶硅层直接接触;多个发光元件,位于第二聚酰亚胺层的上方;晶体管阵列,位于第二聚酰亚胺层的上方,晶体管阵列被配置为控制多个发光元件的发光;透明导电层,位于晶体管阵列与第二聚酰亚胺层之间;以及第二氧化硅层,位于透明导电层与第二聚酰亚胺层之间并且与透明导电层和第二聚酰亚胺层直接接触。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置及其制造方法。
背景技术
有机发光二极管(OLED)元件是电流驱动的自发光元件,因此不需要背光。除此之外,OLED元件具有实现低电力消耗、宽视角和高对比度的优点。因为没有背光,所以包括有机EL装置的柔性OLED显示装置实现了超薄和柔性。
传统的柔性OLED显示装置的基板具有这样的结构,其中氧化硅层、氮化硅层和另一个氧化硅层依次层叠在厚度为10μm至15μm的聚酰亚胺膜上。在基板上制造薄膜晶体管(TFT)阵列。
发明内容
已经发现,与采用玻璃基板的OLED显示装置相比,采用聚酰亚胺膜作为基板的柔性OLED显示装置具有图像残留性(可逆重影图像)强的缺点。
本发明的一个方面是一种显示装置,包括:第一聚酰亚胺层;第一氧化硅层,其位于第一聚酰亚胺层的上方并且与第一聚酰亚胺层直接接触;非晶硅层,其位于第一氧化硅层的上方并且与第一氧化硅层直接接触;第二聚酰亚胺层,其位于非晶硅层的上方并与非晶硅层直接接触;多个发光元件,其位于第二聚酰亚胺层的上方;晶体管阵列,其位于第二聚酰亚胺层的上方,所述晶体管阵列被配置为控制多个发光元件的发光;透明导电层,其位于晶体管阵列与第二聚酰亚胺层之间;以及第二氧化硅层,其位于透明导电层与第二聚酰亚胺层之间并与透明导电层和第二聚酰亚胺层直接接触。
本发明的另一方面是一种显示装置的制造方法,该方法包括:第一步骤:在第一聚酰亚胺层上直接形成第一氧化硅层;第二步骤:在第一氧化硅层上直接形成非晶硅层;第三步骤:在非晶硅层上直接形成第二聚酰亚胺层;第四步骤:在第二聚酰亚胺层上直接形成第二氧化硅层;第五步骤:在第二氧化硅层上直接形成透明导电层;以及第六步骤:在第二氧化硅层上形成晶体管阵列,该晶体管阵列用于控制多个发光元件的发光。
本发明的一方面实现了显示装置中的低图像残留性,在该显示装置中,要层叠的膜不会在制造工艺中彼此分离,或者耐弯曲性提高。
应当理解的是,前面的概述和下面的详细描述都是示例性和说明性的,并不旨在限制本发明。
附图说明
图1示意性地示出了OLED显示装置的结构示例;
图2A示出了像素电路的结构示例;
图2B示出了像素电路的另一结构示例;
图3提供了传统的柔性基板上的TFT和玻璃基板上的TFT的特性比较评价的结果;
图4示意性地示出了柔性基板、驱动TFT以及TFT基板的OLED元件和封装结构单元的剖面结构;
图5A和图5B示出了在OLED显示装置的制造方法的示例中的背板的制造工艺;
图6A示意地示出了比较例的OLED显示装置的剖面;以及
图6B示意性地示出了包括本发明的实施方式的透明导电层的OLED显示装置的剖面。
具体实施方式
在下文中,将参考附图描述本发明的实施方式。应当注意的是,实施方式仅是用于实现本发明的示例,并且不旨在限制本发明的技术范围。附图中相同的元件由相同的附图标记表示,并且附图中的每个元件可以在尺寸和/或形状上放大以清楚地理解本说明书。
本文公开的有机发光二极管(OLED)显示装置在聚酰亚胺层与薄膜晶体管(TFT)阵列之间包括透明导电层。透明导电层减小了由聚酰亚胺层中的电荷产生的电场对TFT的特性的影响,并且抑制了图像残留。透明导电层不需要被图案化,由此其不会对随后的制造工艺中的对准产生影响。
本文公开的OLED显示装置还在透明导电层与聚酰亚胺层之间包括粘合增强层。粘合增强层防止透明导电层从聚酰亚胺层脱离。该实施方式的特征除了可应用于OLED显示装置之外,还可应用于自发光显示装置。
整体结构
图1示意性地示出了OLED显示装置10的结构示例。OLED显示装置10包括在其上形成有OLED元件(发光元件)的薄膜晶体管(TFT)基板100以及用于封装该OLED元件的结构封装单元200。在TFT基板100的显示区域125之外的阴极电极区域114的周围设置有扫描驱动器131、发光驱动器132、保护电路133、驱动器IC 134以及解复用器136。
驱动器IC 134经由柔性印刷电路(FPC)135连接到外部装置。扫描驱动器131驱动TFT基板100上的扫描线。发光驱动器132驱动发光控制线以控制各个像素的发光。保护电路133保护TFT基板上的元件免受静电放电。驱动器IC134例如安装有各向异性导电膜(ACF)。
驱动器IC 134将电力和时序信号(控制信号)提供给扫描驱动器131和发光驱动器132,并且进一步将电力和数据信号提供给解复用器136。
解复用器136将驱动器IC 134的一个引脚的输出依次输出到d条数据线(d是大于1的整数)。解复用器136在每个扫描周期将来自驱动器IC 134的数据信号的输出数据线切换d次,以驱动驱动器IC 134的输出引脚数量的d倍的数据线。
电路结构
在TFT基板100上形成有多个像素电路,以控制要供应给子像素的阳极的电流。图2A示出了像素电路的结构示例。每个像素电路包括驱动晶体管T1、选择晶体管T2、发光晶体管T3和存储电容器C1。像素电路控制OLED元件E1的发光。晶体管是TFT。
选择晶体管T2是用于选择子像素的开关。选择晶体管T2是p沟道TFT,其栅极端子与扫描线106连接。源极端子与数据线105连接。漏极端子与驱动晶体管T1的栅极端子连接。
驱动晶体管T1是用于驱动OLED元件E1的晶体管(驱动TFT)。驱动晶体管T1是p沟道TFT,并且其栅极端子与选择晶体管T2的漏极端子连接。驱动晶体管T1的源极端子与电源线(Vdd)108连接。漏极端子与发光晶体管T3的源极端子连接。存储电容器C1设置在驱动晶体管T1的栅极端子与源极端子之间。
发光晶体管T3是用于控制向OLED元件E1供应/停止供应驱动电流的开关。发光晶体管T3是p沟道TFT,并且其栅极端子与发光控制线107连接。发光晶体管T3的源极端子与驱动晶体管T1的漏极端子连接。发射晶体管T3的漏极端子与OLED元件E1连接。
接下来,描述像素电路的操作。扫描驱动器131向扫描线106输出选择脉冲以使晶体管T2接通。从驱动器IC 134通过数据线105供应的数据电压被存储到存储电容器C1。存储电容器C1在一帧的时间段内保持存储的电压。驱动晶体管T1的电导根据所存储的电压以模拟方式改变,使得驱动晶体管T1将与发光电平相对应的正向偏置电流供应给OLED元件E1。
发光晶体管T3位于驱动电流的供应路径上。发光驱动器132将控制信号输出到发光控制线107以控制发光晶体管T3的接通/断开。当发光晶体管T3接通时,驱动电流被供应给OLED元件E1。当发光晶体管T3断开时,该供应停止。可以通过控制晶体管T3的接通/断开来控制一帧的时间段内的点亮期间(占空比)。
图2B示出了像素电路的另一结构示例。该像素电路包括复位晶体管T4,替代图2A中的发光晶体管T3。复位晶体管T4控制基准电压供应线110与OLED元件E1的阳极之间的电连接。根据通过复位控制线109供应给复位晶体管T4的栅极的复位控制信号来执行该控制。
复位晶体管T4可以用于各种目的。例如,复位晶体管T4可以用于将OLED元件E1的阳极电极暂时复位到比黑色信号电平足够低的电压,以防止由OLED元件E1之间的泄漏电流引起的串扰。
复位晶体管T4还可以用于测量驱动晶体管T1的特性。例如,通过在所选择的偏置条件下,测量从电源线(Vdd)108流到基准电压供给线(Vref)110的电流,可以精确地测量驱动晶体管T1的电压-电流特性,从而驱动晶体管T1将在饱和区域中动作,并且复位晶体管T4将在线性区域中动作。如果通过在外部电路上产生数据信号来补偿各个子像素的驱动晶体管T1之间的电压-电流特性的差异,则能够获得非常均匀的显示图像。
另一方面,当驱动晶体管T1断开并且复位晶体管T4在线性区域中动作时,通过从基准电压供给线110施加电压以使OLED元件E1发光,可以精确地测量OLED元件E1的电压-电流特性。在OLED元件E1由于长期使用而劣化的情况下,例如,如果在外部电路上产生数据信号来补偿劣化,则显示装置可以具有长寿命。
图2A和图2B中的电路结构是示例;像素电路可以具有不同的电路结构。尽管图2A和图2B中的像素电路包括p沟道TFT,但是像素电路可以采用n沟道TFT。
图像残留
传统的柔性OLED显示装置的基板具有这样的结构:氧化硅层、氮化硅层和另一氧化硅层依次层叠在厚度为10μm至15μm的聚酰亚胺膜上。在基板上制造薄膜晶体管(TFT)阵列。
与采用玻璃基板的OLED显示装置相比,采用聚酰亚胺膜作为基板的柔性OLED显示装置展现出很强的图像残留(可逆的重像)。图3提供了传统柔性基板上的TFT和玻璃基板上的TFT的特性的比较评价的结果。
在图3的图中,线251表示当向玻璃基板上的TFT供应显示白色的数据信号之后,供应显示灰色的数据信号时的驱动电流的时间变化。线252表示向玻璃基板上的TFT供应显示黑色的数据信号之后,供应显示灰色的数据信号时的驱动电流的时间变化。
驱动电流展现出对信号突然变化的瞬态响应(过冲)。具体地,当显示从白色变为灰色时,驱动电流下降到比目标值略低的值,并且随着时间的流逝逐渐向目标值增加,如线251所示。当显示从黑色变为灰色时,驱动电流升高到略高于目标值的值,并随着时间的推移逐渐向目标值降低,如线252所示。如果线251和252之间的电流值之差在短时间内收敛到相同的值,则不会观察到重像。然而,实际驱动电流251和252需要时间来收敛到相同的值;差异253引起重像。
进一步,在图3的图中,线255表示当向柔性(聚酰亚胺)基板上的TFT供应显示白色的数据信号之后,供应显示灰色的数据信号时的驱动电流的时间变化。线256表示当向柔性基板上的TFT供应显示黑色的数据信号之后,供应显示灰色的数据信号时的驱动电流的时间变化。驱动电流255和256之间的差异257引起重像。
根据对传统的柔性基板上的TFT和玻璃基板上的TFT的特性的比较评价的结果,流过玻璃基板上的TFT的驱动电流251和252在时间轴的方向上呈现出几乎对称的瞬态响应。然而,流过柔性基板上的TFT的驱动电流255和256不对称。也就是说,当柔性基板上的TFT被驱动时,发生电流的漂移,这在玻璃基板上的TFT中没有观察到。发明人发现,由持续施加到TFT上的偏压引起的漂移被叠加在TFT最初具有的对称瞬态响应特性上,其结果,图像残留不利地增加。
如上所述,流过柔性基板上的TFT的电流不稳定,使得图像残留增大。由于玻璃基板上的TFT没有显示出这种不稳定性,因此可以合理地认为这种不稳定性是由驱动TFT时来自聚酰亚胺膜的电偏置压力引起的。也就是说,来自聚酰亚胺膜的电场到达TFT的沟道以改变TFT的特性。这是图像残留增加的主要原因。
因此,为了使聚酰亚胺膜不影响TFT被驱动,有效的是,设置静电屏蔽以将TFT与聚酰亚胺膜隔离。
在下文中,描述柔性OLED显示装置的结构,该柔性OLED显示装置利用静电屏蔽阻挡了从聚酰亚胺膜朝向TFT的沟道的电场。此外,描述具有该结构的OLED显示装置的制造方法(工艺条件)。
OLED显示装置的结构
在下文中,描述OLED显示装置的结构。具体地,描述像素电路和发光元件的总体结构。图4示意性地示出了TFT基板100的柔性基板、驱动TFT和OLED元件和结构封装单元200的剖面结构。在下面的描述中,顶部和底部的定义对应于图的顶部和底部。
OLED显示装置包括TFT基板100和结构封装单元200。TFT基板100包括柔性基板、以及在柔性基板上制造的像素电路(TFT阵列)和OLED元件。像素电路和OLED元件设置在柔性基板与结构封装单元200之间。
柔性基板包括从底部依次放置的聚酰亚胺层(第一聚酰亚胺层)302、氧化硅层(第一氧化硅(SiOx)层)303、非晶硅(a-Si)层304、另一聚酰亚胺层(第二聚酰亚胺层)305。氧化硅层303设置在聚酰亚胺层302的上方并且与聚酰亚胺层302直接接触。非晶硅层304设置在氧化硅层303上方并且与氧化硅层303直接接触。聚酰亚胺层305设置在非晶硅层304上方并且与非晶硅层304直接接触。
柔性基板还包括从下侧依次放置在上述的聚酰亚胺层305上的氧化硅层(第二氧化硅层)306、透明导电层307、另一氧化硅层(第三氧化硅层)308、氮化硅(SiNx)层309和又一氧化硅层(第四氧化硅层)310。
像素电路(TFT阵列)和OLED元件设置在氧化硅层310上。包括多个聚酰亚胺层302和305的柔性基板的上述结构提供基底层,以生产具有令人满意的特性的多晶硅,如稍后将描述的。
已知聚酰亚胺层包含水分,如果该水分扩散到安装TFT的层中,则该水分会损害TFT特性。下方的聚酰亚胺层302减少了上方的聚酰亚胺层305中包含的水分,以免TFT特性被损坏。下方的聚酰亚胺层302的示例比上方的聚酰亚胺层305厚。该结构使得上方的聚酰亚胺层305包含较少量的水分,从而实现水分对TFT阵列的较小影响。
对于如本实施方式中的由多个膜组成的柔性层叠膜,重要的是考虑这些膜的粘合性。除非考虑粘合性,否则在制造工艺中可能会发生膜分离。这也削弱了耐弯曲性。
氧化硅层303和非晶硅层304增强了两个聚酰亚胺层302和305的粘合性。氧化硅层303对其下方的聚酰亚胺层302具有高粘合性,并且非晶硅层304对其下方的氧化硅层303和其上方的聚酰亚胺层305具有高粘合性。氧化硅层303和非晶硅层304防止上方的聚酰亚胺层305与下方的聚酰亚胺层302分离。
透明导电层307设置在聚酰亚胺层305与像素电路之间。从膜的粘合性和耐弯曲性的观点出发,透明导电层307的厚度例如不大于50nm。透明导电层307减小了由聚酰亚胺层305或302中的电荷产生的电场对像素电路中的TFT的影响。由于其透明性,透明导电层307不会在制造工艺中影响掩模对准,这将在后面描述。透明导电层307形成为覆盖聚酰亚胺层305的整个表面。该结构有效地减小了来自聚酰亚胺层305的电场,并且,在制造工艺中不需要图案化,如后所述。
尽管该实施方式在聚酰亚胺层305与像素电路之间采用了透明导电层307,但是该透明导电层307不需要是完全透明的。它可以是导电膜,使得其反射不会影响掩模对准。例如,薄的非晶硅膜是足够可应用的,因为它具有足以提供屏蔽效果的导电性,但是来自其的反射足够弱而不会影响掩模对准,并且它还具有与绝缘膜的足够的粘合性。
透明导电层307被提供接地电位或处于电浮动状态。来自透明导电层307的接地电位有效地减小了在TFT与聚酰亚胺膜之间产生的电场的影响。即使在电浮动状态下,由于透明导电层307的面积比TFT的元件面积大得多,因此透明导电层307也具有足够大的电容,因此,其屏蔽效果与被提供接地电位时一样强。该示例中的透明导电层307有助于实现OLED显示装置的简单结构。
透明导电层307可以由诸如ITO或IZO的非晶氧化物制成。ITO由于其高电导率(低电阻率)而有效地减少了由聚酰亚胺中的电荷产生的电场。IZO增加了OLED显示装置的弯曲耐性。
氧化硅层306位于聚酰亚胺层305与透明导电层307之间,并与它们直接接触。氧化硅层306覆盖聚酰亚胺层305的整个表面。氧化硅层306增强了透明导电层307向聚酰亚胺层305的粘合力。
氧化硅层308位于透明导电层307的上方并与透明导电层307直接接触。氧化硅层308增加了透明导电层307向氮化硅层309的粘合性,并且还用作对抗水分或氧气的OLED元件的阻挡层。氮化硅层309位于氧化硅层308的上方并且与氧化硅层308直接接触。氮化硅层309还用作阻挡层,从而有效地防止水分从聚酰亚胺层305向OLED元件层的侵入。
氧化硅层310位于氮化硅层309的上方并且与氮化硅层309直接接触。氧化硅层310使得接下来要制备的多晶硅具有令人满意的特性。如上所述,下方的氧化硅层308是对抗水分和氧气的阻挡层并且比上方的氧化硅层310更厚。
在包括上述多个层的柔性基板上设置OLED元件。OLED元件包括下部电极(例如,阳极电极408)、上部电极(例如,阴极电极402)以及多层有机发光膜404。多层有机发光膜404位于阴极电极402与阳极电极408之间。多个阳极电极408设置在同一平面上(例如,平坦化膜421上);在一个阳极电极408的上方设置一个多层有机发光膜404。如图4的示例中,一个子像素的阴极电极402是未分离的导体膜的一部分。
图4中示出了顶部发光型像素结构的示例,该顶部发光型像素结构包括顶部发光型的OLED元件。顶部发光型像素结构以在发光侧(图的上侧)设置有多个像素共用的阴极电极402的方式构成。阴极电极402具有完全覆盖整个显示区域125的形状。顶部发光型像素结构的特征在于,阳极电极408具有反光率,阴极电极402具有透光率。因此,获得了将来自多层有机发光膜404的光朝向结构封装单元200传输的结构。
与被构成为朝向聚酰亚胺层提取光的底部发光型像素结构相比,顶部发光型不需要在像素区域内的透光区域来提取光。由于该原因,顶部发光型在布置像素电路时具有高的灵活性。例如,可以在像素电路或线的上方设置发光元件。
底部发光型像素结构具有透明阳极电极和反射阴极电极,以通过柔性基板向外部发光。如果阳极电极和阴极电极均由透光材料制成,则可以获得透明显示装置。本发明的柔性基板的结构可应用于这些类型中的任何一个类型的OLED显示装置,并且还可应用于包括除OLED之外的发光元件的显示装置。
全色OLED显示装置的子像素通常显示红色、绿色和蓝色中的一种。红色子像素、绿色子像素和蓝色子像素构成一个主像素。包括多个薄膜晶体管的像素电路控制与其相关联的OLED元件的发光。OLED元件由作为下部电极的阳极电极、有机发光膜和作为上部电极的阴极电极组成。
OLED显示装置包括多个像素电路(TFT阵列)。每个像素电路包括多个开关,并且形成在氧化硅层310与阳极电极408之间,以控制要供应给阳极电极408的电流。图4的驱动TFT具有顶栅结构。其他TFT也具有顶栅结构。
多晶硅层设置在氧化硅层310上方并且与氧化硅层310直接接触。该多晶硅层在稍后将要形成栅极电极414的位置处包括沟道415。TFT的特性由沟道415确定。在每个沟道415的两端,提供源极/漏极区域416和417。源极/漏极区域416和417掺杂有高浓度杂质以与其上方的布线层电连接。
可以在沟道415与源极/漏极区域416之间以及在沟道415与源极/漏极区域417之间设置掺杂有低浓度杂质的轻掺杂漏极(LDD)。图4省略了LDD以避免复杂性。在多晶硅层的上方,栅极电极414设置有插入多晶硅层和栅极电极414之间的栅极绝缘膜423。在栅极电极414的层的上方设置层间绝缘膜422。
在显示区域125内,源极/漏极电极410和412设置在层间绝缘膜422的上方。源极/漏极电极410和412由具有高熔点的金属或这种金属的合金形成。每个源极/漏极电极410和每个源极/漏极电极412通过设置在层间绝缘膜422和栅极绝缘膜423中的接触孔411和413而与多晶硅层的源极/漏极区域416和源极/漏极区域417连接。
在源极/漏极电极410和412上,设置有绝缘有机平坦化膜421。在平坦化膜421的上方,设置有阳极电极408。每个阳极电极408通过平坦化膜421中的接触孔409而与源极/漏极电极412连接。像素电路的TFT形成在阳极电极408的下方。
阳极电极408可以由中间的反射金属层和夹持反射金属层的透明导电层构成。阳极电极408可以具有ITO/Ag/ITO结构或IZO/Ag/IZO结构。尽管IZO具有比ITO更高的电阻,但是IZO提高了OLED显示装置的耐弯曲性。
在阳极电极408的上方,提供绝缘像素限定层(PDL)407以分离OLED元件。OLED元件形成在像素限定层407的开口406中。
在每个阳极电极408的上方,设置多层有机发光膜404。多层有机发光膜404在像素限定层407的开口406及其外缘与像素限定层407接触。通过在阳极电极408上沉积用于颜色R、G或B的有机发光材料来形成每个多层有机发光膜404。
通过金属掩模在与像素相对应的区域中进行有机发光材料的气相沉积来形成多层有机发光膜404。多层有机发光膜404从底部开始依次由例如空穴注入层、空穴传输层、发光层、电子传输层和电子注入层构成。根据设计来确定多层有机发光膜404的层叠结构。
阴极电极402设置在多层有机发光膜404上。阴极电极402是透光电极。阴极电极402透射来自多层有机发光膜404的可见光的一部分。例如,阴极电极402的层通过诸如Al或Mg的金属或其合金的气相沉积而形成。如果阴极电极402的电阻太高以至于损害发光的亮度的均匀性,则可以使用诸如ITO、IZO、ZnO或In2O3的用于透明电极的材料来形成附加的辅助电极层。
在像素限定层407的开口406中形成的阳极电极408、多层有机发光膜404和阴极电极402的堆叠体对应于OLED元件。结构封装单元200设置在阴极电极402的上方并且与阴极电极402直接接触。结构封装单元(薄膜封装单元)200包括无机绝缘体(例如,SiNx或AlOx)层401、有机平坦化膜431、另一无机绝缘体(例如,SiNx或AlOx)层432。无机绝缘体层401和432是下部钝化层和上部钝化层以增强可靠性。
触摸屏膜433、λ/4板434、偏光板435和树脂覆盖透镜436按照该顺序朝向顶部放置在结构封装单元200上。λ/4板434和偏光板435用于减少来自外部的光的反射。参照图4描述的OLED显示装置的层叠结构是一个例子。可以省略图4中的一层或多层,并且可以追加图4中未示出的一层或多层。
制造方法
接下来,描述OLED显示装置的制造方法的示例。图5A和图5B示出了在OLED显示装置的制造方法的示例中的背板的制造工艺。下面的描述用于解释该实施方式的特征。省略了制造OLED显示装置的实际工艺的一部分。
如图5A所示,OLED显示装置的制造方法首先通过涂布和热处理而在未示出的玻璃基板(绝缘支撑基板)上形成聚酰亚胺层(第一聚酰亚胺层)302(S11)。聚酰亚胺层302具有足以向柔性基板提供所需强度的厚度。
接下来,该方法通过化学气相沉积(CVD)在聚酰亚胺层302上沉积氧化硅以形成氧化硅层303(S13)。接下来,该方法通过CVD在氧化硅层303上沉积非晶硅而形成非晶硅层304(S15)。
如上所述,氧化硅层303是用于聚酰亚胺层302的粘合增强层,并且非晶硅层304是用于聚酰亚胺层(第二聚酰亚胺层)305的粘合增强层。这些层防止聚酰亚胺层305与聚酰亚胺层302脱离。
接下来,该方法通过涂布和热处理而在非晶硅层304上形成聚酰亚胺层305(S17)。如上所述,聚酰亚胺层305形成为比下方的聚酰亚胺层302薄,以防止由聚酰亚胺层305中的水分引起的电场影响TFT的特性。接下来,该方法通过CVD在聚酰亚胺层305上形成氧化硅层306(S19)。如上所述,氧化硅层306增强了其上的透明导电层307向聚酰亚胺层305的粘合性。
接下来,该方法通过溅射在氧化硅层306上沉积透明导体以形成透明导电层307(S21)。透明导电层307可以是诸如ITO层或IZO层的金属氧化物薄膜,或通过CVD形成的诸如非晶硅膜的半导体膜。
通常,非晶硅膜由于其高电阻而不适合用于导电配线层。但是,非晶硅膜具有可用作屏蔽层的足够低的电阻。发明人的实验表明,厚度不小于
Figure BDA0002838621140000131
的非晶硅层可以屏蔽TFT免受聚酰亚胺层305和302中的电荷的影响。此外,实验表明,厚度不超过
Figure BDA0002838621140000132
的非晶硅层具有足够的透射率,就像金属薄膜一样。
在又一个示例中,其中包括非晶硅层304的非晶硅层的总厚度不超过
Figure BDA0002838621140000133
的柔性基板可应用于诸如透明显示装置和板下摄像机的利用透射光的装置。与反射金属层不同,透明导电层307由于其透明性而不需要被图案化;因此,透明导电层307不会影响后续工艺中的掩模对准。
此外,不对透明导电层进行图案化意味着从TFT元件的下侧由导电层覆盖整个基板。因此,透明导电层307对TFT制造过程中产生的静电表现出与接地电极相同的效果,这有助于减少由静电引起的缺陷或由静电引起的特性的变化。
即使在形成阴极之后,透明导电层307也表现出与屏蔽整个面板模块免受静电同样的效果,这是因为透明导电层307从TFT元件电路的下侧以比阴极的面积更大的面积覆盖整个模块。例如,包括各向异性导电膜的驱动器IC的安装端子由于其位于阴极电极的区域的外侧而容易受到静电的影响。然而,这种由浮动导电膜覆盖整个端子的结构实现了安装过程中的静电的较小影响。
接下来,该方法通过CVD在透明导电层307上沉积氧化硅以形成氧化硅层308(S23)。氧化硅层308是对水分或氧气的阻挡层。从更好的生产量的观点出发,氧化硅层308形成为具有适当地用作阻挡层的厚度,该厚度比将形成在其上的氧化硅层310更厚。
接下来,该方法在用于获得更好的膜质量的条件下,通过CVD在氧化硅层308上连续地形成氮化硅层309、氧化硅层310和非晶硅层(S25)。在低于氧化硅层308的沉积速率的沉积速率下形成这三层,以获得令人满意的膜质量。此外,该方法加热非晶硅层以使其脱氢。尽管通常在高于400℃的温度下在空气中执行该加热处理,但是在低于400℃的温度下在惰性气体(例如氮气)的气氛中也可以执行本实施方式中的加热处理。其结果,在TFT之前形成的透明导电层307能够避免由于其结晶而导致的膜质量的劣化,同时确保令人满意的TFT特性。
通过上述步骤,制备了柔性基板。参照图5A描述的步骤在不将任何层图案化的情况下完成。
随后,如图5B所示,该方法通过利用准分子激光退火(ELA)使非晶硅结晶化来形成多晶硅膜(S27),并且将多晶硅层图案化(S29)。ELA在以下条件下执行:TFT将获得均匀的特性(能量远低于获得最大迁移率的能量)
接下来,该方法用高浓度的杂质掺杂待与源极/漏极电极410和412连接的源极/漏极区域416和417以减小电阻(S31)。电阻减小的多晶硅层也可以用于连接显示区域125内的元件。
接下来,该方法例如通过CVD将氧化硅沉积在包括沟道415的多晶硅层上以形成栅极绝缘膜423(S33)。此外,该方法通过溅射来沉积金属并且将金属图案化以形成包括栅极电极414的金属层(S35)。除了栅极电极414之外,金属层还包括存储电容器电极、扫描线106和发光控制线107。
金属层可以是由选自由Mo、W、Nb、MoW、MoNb、Al、Nd、Ti、Cu、Cu合金、Al合金、Ag和Ag合金组成的组中的一种物质制成的单层。可选地,金属层可以具有包括两层或更多层的多层结构以减小布线电阻。每个层可以由选自由Mo、Cu、Al和Ag组成的组的低电阻材料制成。
接下来,该方法通过CVD沉积氮化硅以形成层间绝缘膜422(S37)。接下来,该方法执行退火以激活和氢化多晶硅层(S39)。氢化使用由氮化硅制成的层间绝缘膜422中的氢。该退火在低于400℃的温度下在惰性气体(例如氮气)的气氛中执行。其结果,可以防止透明导电层307结晶以获得令人满意的TFT特性。该退火步骤S39可以在下一个接触孔开设步骤S41之后执行。
接下来,该方法通过各向异性蚀刻在层间绝缘膜422和栅极绝缘膜423中开设接触孔(S41)。在层间绝缘膜422和栅极绝缘膜423中形成有用于将源极/漏极电极410和412连接到源极/漏极区域416和417的接触孔411和413。
接下来,该方法例如通过溅射来沉积Ti/Al/Ti的导电膜,并且将这些膜图案化以形成金属层(S43)。金属层包括源极/漏极电极410和412以及接触孔411和413的内部涂覆物或填充物。除了这些之外,数据线105和电源线108也形成在同一层中。
接下来,该方法沉积光敏有机材料以形成平坦化膜421(S45)。随后,该方法通过曝光和显影开设用于将TFT的源极/漏极电极412连接到阳极电极408的接触孔409。
该方法在具有接触孔409的平坦化膜421上形成阳极电极408(S47)。阳极电极408包括三层:由ITO、IZO、ZnO、In2O3等制成的透明导电层;由诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir或Cr的金属或包含这种金属的合金制成的反射层;以及如上所述的另一透明导电层。IZO透明导电层可以增加OLED显示装置的耐弯曲性。阳极电极408的三层结构仅是示例,并且阳极电极408可以具有两层结构。阳极电极408通过接触孔409连接到源极/漏极电极412。
接下来,该方法通过旋涂来沉积光敏有机树脂并且将光敏有机树脂图案化以形成像素限定层407(S49)。图案化在像素限定层407中形成开口406,以在所形成的开口406的底部处露出子像素的阳极电极408。像素限定层407形成子像素的单独的发光区域。
通过上述工艺,制备了柔性基板和柔性基板上的像素电路(TFT阵列)。可以通过现有技术来执行形成像素限定层407之后的工艺,因此,这里省略其说明。
在OLED显示装置的制造中,温度在加热非晶硅层并使其脱氢的步骤S25或在氢化和激活多晶硅层的步骤S39中达到最高点。因此,如果这些工艺在低于400℃的温度下执行,则制造OLED显示装置的所有工艺在低于400℃的温度下执行。除了上述工艺之外,可以通过增加金属层和层间绝缘层的形成来包括用于形成存储电容器的工艺。
如上所述,本实施方式的OLED显示装置包括在聚酰亚胺层与TFT阵列(像素电路)之间的透明导电层。该透明导电层307减小了由聚酰亚胺层中包括的电荷所产生的电场对TFT的影响,从而使TFT的操作稳定并实现了低图像残留。另外,将透明导电层配置在比TFT阵列低的位置,容易使TFT层具有中性平面。中性平面是指挠性分层结构的横截面中的虚拟平面,该虚拟平面在挠性分层结构弯曲时不会受到应力。
图6A示意性地示出了比较例的OLED显示装置的剖面。TFT层501被上方多层膜503和下方多层膜505夹持。由于柔性OLED显示装置的大多数功能层被包括在上方多层膜503中,所以中性平面507位于TFT层501上方的上方多层膜503中。
图6B示意性地示出了该实施方式中的包括透明导电层519的OLED显示装置的剖面。TFT层511被上方多层膜513和下方多层膜515夹持。透明导电层519被包括在下方多层膜515中。由于透明导电层519位于比TFT层511低的位置,因此可以容易地使TFT层511具有中性平面517。因此,OLED显示装置可以具有更高的抗弯曲可靠性。
如上所述,已经描述了本发明的实施方式。然而,本发明不限于前述实施方式。在本发明的范围内,本领域技术人员可以容易地修改、添加或转换前述实施方式中的每个要素。一个实施方式的结构的一部分可以被另一实施方式的结构代替,或者一个实施方式的结构可以被并入到另一实施方式的结构中。

Claims (16)

1.一种显示装置,包括:
第一聚酰亚胺层;
第一氧化硅层,所述第一氧化硅层位于所述第一聚酰亚胺层的上方并且与所述第一聚酰亚胺层直接接触;
非晶硅层,所述非晶硅层位于所述第一氧化硅层的上方并且与所述第一氧化硅层直接接触;
第二聚酰亚胺层,所述第二聚酰亚胺层位于所述非晶硅层的上方并且与所述非晶硅层直接接触;
多个发光元件,所述多个发光元件位于所述第二聚酰亚胺层的上方;
晶体管阵列,所述晶体管阵列位于所述第二聚酰亚胺层的上方,所述晶体管阵列被配置为控制所述多个发光元件的发光;
透明导电层,所述透明导电层位于所述晶体管阵列与所述第二聚酰亚胺层之间;以及
第二氧化硅层,所述第二氧化硅层位于所述透明导电层与所述第二聚酰亚胺层之间并且与所述透明导电层和所述第二聚酰亚胺层直接接触。
2.根据权利要求1所述的显示装置,其中,所述第二氧化硅层和所述透明导电层覆盖所述第二聚酰亚胺层的整个表面。
3.根据权利要求1所述的显示装置,其中,所述透明导电层是电浮动的。
4.根据权利要求1所述的显示装置,其中,所述透明导电层是ITO层或IZO层。
5.根据权利要求1所述的显示装置,其中,所述透明导电层由非晶硅制成。
6.根据权利要求5所述的显示装置,其中,所述透明导电层的厚度不小于
Figure FDA0002838621130000011
且不大于
Figure FDA0002838621130000012
7.根据权利要求6所述的显示装置,其中,所述非晶硅层的厚度与所述透明导电层的厚度之和不大于
Figure FDA0002838621130000013
8.根据权利要求1所述的显示装置,其中,所述晶体管阵列包括顶栅多晶硅薄膜晶体管。
9.根据权利要求1所述的显示装置,
其中,所述透明导电层是IZO层,并且
其中,所述多个发光元件的阳极电极包括两个IZO层以及位于所述两个IZO层之间的反射金属层。
10.根据权利要求1所述的显示装置,还包括:
所述晶体管阵列的多晶硅层;
第三氧化硅层,所述第三氧化硅层位于所述多晶硅层与所述透明导电层之间;
氮化硅层,所述氮化硅层位于所述多晶硅层与所述第三氧化硅层之间;以及
第四氧化硅层,所述第四氧化硅层位于所述多晶硅层与所述氮化硅层之间,所述第四氧化硅层与所述多晶硅层直接接触。
11.根据权利要求1所述的显示装置,其中,所述第二聚酰亚胺层比所述第一聚酰亚胺层薄。
12.一种显示装置的制造方法,所述方法包括:
第一步骤:在第一聚酰亚胺层上直接形成第一氧化硅层;
第二步骤:在所述第一氧化硅层上直接形成非晶硅层;
第三步骤:在所述非晶硅层上直接形成第二聚酰亚胺层;
第四步骤:在所述第二聚酰亚胺层上直接形成第二氧化硅层;
第五步骤:在所述第二氧化硅层上直接形成透明导电层;以及
第六步骤:在所述第二氧化硅层上形成晶体管阵列,所述晶体管阵列用于控制多个发光元件的发光。
13.根据权利要求12所述的方法,其中,所述第四步骤通过沉积氧化硅并且不对所述第二氧化硅层进行图案化来形成所述第二氧化硅层,并且
其中,所述第五步骤通过沉积透明导体并且不对所述透明导电层进行图案化来形成所述透明导电层。
14.根据权利要求12所述的方法,其中,所述第六步骤包括:
用杂质掺杂多晶硅层;以及
掺杂之后,在惰性气体气氛中加热所述多晶硅层。
15.根据权利要求12所述的方法,其中,所述第六步骤包括:
形成第二非晶硅层;
对所述第二非晶硅层进行激光退火,以将所述第二非晶硅层改变为多晶硅层;以及
在激光退火之前,在惰性气体气氛中加热所述第二非晶硅层。
16.根据权利要求12所述的方法,其中,所述第一步骤至所述第六步骤在400℃的温度条件下进行。
CN202011484486.2A 2019-12-26 2020-12-16 显示装置及其制造方法 Pending CN113053952A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-236647 2019-12-26
JP2019236647 2019-12-26
JP2020-110292 2020-06-26
JP2020110292A JP2021105704A (ja) 2019-12-26 2020-06-26 表示装置

Publications (1)

Publication Number Publication Date
CN113053952A true CN113053952A (zh) 2021-06-29

Family

ID=76507950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011484486.2A Pending CN113053952A (zh) 2019-12-26 2020-12-16 显示装置及其制造方法

Country Status (2)

Country Link
US (1) US11563123B2 (zh)
CN (1) CN113053952A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023113887A1 (en) * 2021-12-17 2023-06-22 Microsoft Technology Licensing, Llc. Mitigating induced emission in oled display
KR20240029651A (ko) * 2022-08-26 2024-03-06 삼성디스플레이 주식회사 표시장치의 제조방법 및 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108166B1 (ko) * 2010-02-09 2012-01-31 삼성모바일디스플레이주식회사 실리콘 산화물막과 실리콘 리치 실리콘 질화물막을 포함하는 배리어층을 포함하는 유기 발광 장치
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102180037B1 (ko) * 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
JP2017216323A (ja) 2016-05-31 2017-12-07 株式会社Joled 電子デバイス、表示装置および電子機器
JP2018006671A (ja) 2016-07-07 2018-01-11 株式会社Joled 半導体装置用基板、半導体装置および半導体装置の製造方法
KR102349279B1 (ko) * 2017-09-08 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20210202753A1 (en) 2021-07-01
US11563123B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
US10685600B2 (en) OLED display device, circuit therein, and method of manufacturing OLED display device
US10497757B2 (en) Display device
US10418430B2 (en) Display device
US10671200B2 (en) Display device and method of manufacturing the same
US6593691B2 (en) EL display device
EP2139041B1 (en) Luminescence display panel and method for fabricating the same
US20150008400A1 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
US11107399B2 (en) Organic light-emitting diode display device with pixel array
US10700154B2 (en) Display device and method of manufacturing display device
EP2312561A1 (en) Display device and method for manufacturing display device
US8013325B2 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
US11404506B2 (en) Display device
TWI383344B (zh) 顯示單元及其製造方法
KR20200046213A (ko) 표시 장치 및 그 제조 방법
US11563123B2 (en) Display device
US11871627B2 (en) Display device having a lower pattern overlapping an active pattern
CN113615319B (zh) 显示装置及其制造方法
US8692458B2 (en) Light emitting device and electronic device
KR20210086247A (ko) 표시 장치
JP2021105704A (ja) 表示装置
CN118057613A (zh) 薄膜晶体管基板、包括该基板的显示装置及其制造方法
KR100667092B1 (ko) 박막트랜지스터 및 이를 구비하는 유기 전계 발광 표시장치
JP2012074523A (ja) トランジスタ、発光装置、及び、電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination