CN113051860A - 等效电阻的计算方法、电子设备、服务器和存储介质 - Google Patents
等效电阻的计算方法、电子设备、服务器和存储介质 Download PDFInfo
- Publication number
- CN113051860A CN113051860A CN202110334572.3A CN202110334572A CN113051860A CN 113051860 A CN113051860 A CN 113051860A CN 202110334572 A CN202110334572 A CN 202110334572A CN 113051860 A CN113051860 A CN 113051860A
- Authority
- CN
- China
- Prior art keywords
- circuit
- equivalent resistance
- circuit network
- network
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开提供了一种等效电阻的计算方法、电子设备、服务器和存储介质,可以通过识别目标端口间电路网络中的元器件及其电路连接关系,建立该电路网络的连通电路模型,并据此建立起关联电性参数的矩阵方程,其中,该电性参数包括电路网络中各个节点的节点电压值及流经相邻节点间元器件的电流值,而后通过求解该矩阵方程,计算得到该电路网络中目标端口之间的等效电阻,由此可快速有效的对端口间电路网络进行参数解析,提高电路分析的效率,进一步地为后续电路网络优化提供一个估算标准,有益于在对电路进行约减的同时进行误差控制,从而提高电路仿真设计的正确性,从而提高电路设计的效率,节省计算成本。
Description
技术领域
本公开涉及集成电路技术领域,具体涉及一种用于端口间电路网络的等效电阻的计算方法、电子设备、服务器和存储介质。
背景技术
电路中器件的规模以及器件的类型是影响集成电路自动化产品设计流程中的重要一环。当前主流的仿真器中都会对电路做各种程度的优化操作,电路优化可以大规模的降低电路中元器件的个数,从而减少方程组的维度,节省方程组求解时间。但是优化的同时仿真的精度势必会有损耗,从而有可能导致设计的失败。
在电子设备的设计研发过程中,通常需要分析两个电路节点之间的多个元器件串联或并联形成的端口网络的等效阻值,目前来说,通常是由人工分析并计算多个元器件串联或并联形成的端口网络的等效阻值,例如,对于串联的两个电阻器或并联的两个电阻器,分别获得两个电阻器的具体阻值,然后通过代入对应的串联或并联计算公式中计算等效阻值。上述方式很耗费人力,并且容易计算错误。
而随着工艺不断的向着纳米级进展,电子电路设计中电路的规模也在急剧膨胀,有些后仿电路中器件数量已经上升到百万甚至千万级别,该问题严重影响了电路自动化设计的时间和空间,限制了电路自动化设计的效率。现有的端口网络两节点间的等效电阻计算方法需要计算端口网络的拉普拉斯矩阵的全部非零特征值和对应的特征向量。在实际应用中,对于大型电阻网络,不仅计算量大,并且很难准确求解全部非零特征值和对应的特征向量,因此,现有的方法并没有从根本上解决电阻网络中任意两点间的等效电阻计算问题。面对大规模电路网络,如何安全高效的降低电路中元器件的规模是我们要考虑的一个优化方向。
发明内容
为了解决上述技术问题,本公开提供了一种用于端口间电路网络的等效电阻的计算方法、电子设备、服务器和存储介质,可以提高端口网络之间等效电阻计算效率,有效降低后续设计人员进行电路优化的误差,进而提高电路设计的效率。
一方面本公开提供了一种用于端口间电路网络的等效电阻的计算方法,其包括:
识别目标端口间电路网络中的元器件及其电路连接关系;
根据前述的电路连接关系建立该电路网络的连通电路模型;
根据前述的连通电路模型建立关联电性参数的矩阵方程,前述电性参数包括电路网络中各个节点的节点电压值及流经相邻节点间元器件的电流值;
求解前述的矩阵方程,根据前述的节点电压值及前述的电流值计算电路网络中目标端口之间的等效电阻。
优选地,前述根据前述的电路连接关系建立该电路网络的连通电路模型的步骤包括:
在需要计算等效电阻的目标端口上分别添加有源元件,形成前述目标端口间电路网络的连通电路模型,该连通电路模型中目标端口之间至少存在一条连通支路。
优选地,前述根据前述的电路连接关系建立该电路网络的连通电路模型的步骤还包括:
分别在前述电路网络中任意元器件两端的节点上添加有源元件。
优选地,前述元器件包括用导纳或阻抗描述的无源元件,
并且,前述根据前述的连通电路模型建立关联电性参数的矩阵方程中,该矩阵方程为基于电路网络中节点和连通支路的电路拓扑及其运行规则建立的基本方程的组合。
优选地,前述求解前述的矩阵方程,根据前述的节点电压值及前述的电流值计算电路网络中目标端口之间的等效电阻的步骤包括:
求解前述的矩阵方程获得前述电路网络各个节点的节点电压值及流经相邻节点间元器件的电流值;
根据前述的节点电压值及前述的电流值计算对应前述相邻节点间元器件的等效电阻;
基于前述元器件的等效电阻和前述目标端口间电路网络的电路拓扑关系运算得到前述目标端口之间的等效电阻。
优选地,分别在前述目标端口上添加的有源元件均为值不相等的电压源或者电流源,通过形成电势差以保证前述目标端口之间形成有电流通路。
优选地,分别在前述电路网络中任意元器件两端的节点上添加的有源元件均为值不相等的电压源或者电流源,通过形成电势差以保证前述元器件上形成有流通电流。
另一方面本公开提供了一种电子设备,该电子设备搭载有EDA设计工具,可用于计算端口间电路网络的等效电阻,执行如上所述等效电阻的计算方法。
另一方面本公开还提供了一种服务器,包括:
处理器;
存储器,用于存储一个或多个程序;
其中,当前述一个或多个程序被前述处理器执行,使得该处理器实现如上所述等效电阻的计算方法。
另一方面本公开也提供了一种计算机可读存储介质,其上存储有计算机程序,其中,该程序被处理器执行时实现如上所述等效电阻的计算方法。
本公开的有益效果是:本公开提供的用于端口间电路网络的等效电阻的计算方法、电子设备、服务器和存储介质,可以通过识别目标端口间电路网络中的元器件及其电路连接关系,建立起该电路网络的连通电路模型,并根据该连通电路模型建立关联电性参数的矩阵方程,其中,该电性参数包括电路网络中各个节点的节点电压值及流经相邻节点间元器件的电流值,而后通过求解该矩阵方程,根据前述的节点电压值及前述的电流值计算电路网络中目标端口之间的等效电阻,从而快速有效的对端口间电路网络进行参数解析,提高电路分析的效率,进一步地为后续电路网络优化提供一个估算标准,有益于在对电路进行约减的同时进行误差控制,从而提高电路仿真设计的正确性,大幅度提高电路设计中仿真计算过程的效率,缩短电子电路的整体设计周期,节省成本。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本公开的实践而习得。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本公开。
附图说明
通过以下参照附图对本公开实施例的描述,本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出本公开实施例一提供的用于端口间电路网络的等效电阻的计算方法的流程示意图;
图2示出本公开实施例提供的一种端口间纯电阻网络的示意连通图;
图3示出图2所示连通图求解端口间等效电阻的连通电路模型图;
图4示出图3所示连通电路模型对应求解端口间等效电阻的矩阵方程的示意图;
图5示出本公开实施例二提供的一种服务器的结构示意图。
具体实施方式
为了便于理解本公开,下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是,本公开可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本公开。
在大规模集成电路中,由于互连线的寄生效应或元器件间的电磁干扰及其自身属性随环境变化而发生偏差都会对电路性能造成影响,因此为保证芯片(电路)的电学性能,会有检测端口或引脚之间(芯片的驱动端管脚到负载端管脚之间)等效电阻的测试,能够快速准确地计算端口间的等效电阻是提高电路分析的重要途径,另一方面,随着工艺的不断进步导致电子电路设计中器件的规模也急剧膨胀,因此对电路进行优化是一个必须的过程。在电路仿真设计阶段,能够有效计算端口间的等效电阻也有利于电路性能的分析,同时为后续端口间电路网络优化提供误差较小的一个参考依据,从而提高电路优化效率,大幅度提高电路设计中仿真计算过程的效率,缩短电子电路的整体设计周期,进而节省人力和降低成本。
下面,参照附图对本公开进行详细说明。
实施例一:
图1示出本公开实施例一提供的用于端口间电路网络的等效电阻的计算方法的流程示意图。
图1示出了本公开实施例提供的用于端口间电路网络的等效电阻的计算方法,该方法可以由搭载有EDA设计工具的电子设备来执行,电子设备例如可以是服务器,也可以是终端设备。在实际应用中,端口间电路网络可以是多种形式,例如为纯电阻网络或互连线的阻性网络,也可以是其它多种属性的元器件的电路拓扑结构或其他。为便于解释说明,以下实施例的描述以纯电阻网络为例。参见图1,该方法具体可以包括如下步骤S110至步骤S140:
步骤S110:识别目标端口间电路网络中的元器件及其电路连接关系。
在步骤S110中,可以根据电阻器索引表以及电阻网络索引表遍历待进行等效电阻计算的目标端口间的电路网络,通过遍历该电路网络中的所有元器件,分析元器件属性,并识别元器件的电路连接关系,可选地,该元器件包括用导纳或阻抗描述的无源元件,例如可以为电阻器(r1、r2、r3和r4),如图2所示,例如可以将电路中的节点P1和P2作为目标端口加以标识,识别出该节点P1和P2之间的电路网络包括:连接在节点P1和节点n2之间的电阻器r1,连接在节点n2和节点p2之间的电阻器r3,连接在节点p2和节点n4之间的电阻器r2,以及连接在节点p1和节点n4之间的电阻器r4。
目标端口间的电路网络为目标端口之间待进行等效电阻值计算的电路,目标端口为需要检测等效电阻的端口或引脚,而该电路网络可以包括多个电阻器以及多个电阻网络,多个电阻器或以串联或以并联的形式连接,电阻网络指的是电阻与电阻之间连接的线路所构成的网络。例如,两个电阻通过一根线路连接,则两个电阻之间连接的线路也可看做是电阻网络;两个电阻并联后与另一电阻串联,则三个电阻之间连接的线路也可看做是电阻网络。
电阻器索引表是能以电阻器的标识为关键词进行索引的数据库,电阻器索引表存储有目标端口间电路网络中的每个电阻器的标识、每个电阻器对应的阻值以及每个电阻器分别连接的两个电阻网络的信息。
电阻网络索引表是能以电阻网络的标识为关键词进行索引的数据库,电阻网络索引表存储有目标端口间电路网络中的每个电阻网络的标识、每个电阻网络连接的至少一个电阻器的信息。可选地,电阻器索引表以及电阻网络索引表均可以为哈希表,可选地,电阻网络索引表还可以定义一个电阻网络索引表副本,在进行有效电阻器和有效电阻网络的遍历时,可以在电阻网络索引表副本中实时删除掉已经遍历过的电阻网络或电阻器,以避免造成重复遍历。
步骤S120:根据前述的电路连接关系建立该电路网络的连通电路模型。
可选地,在步骤S120中,可以在需要计算等效电阻的目标端口上分别添加有源元件,形成前述目标端口间电路网络的连通电路模型,该连通电路模型中的目标端口之间至少存在一条连通支路。
可选地,在本实施例中,分别在前述目标端口上添加的有源元件均为值不相等的电压源或者电流源,通过形成电势差以保证前述目标端口之间形成有电流通路。如图3所示,在节点p1上添加了电压源V1,在节点p2上添加了电压源V2,其中,该电压源V1提供恒定的电压值1v,该电压源V2提供恒定的电压值为0v,二者值不相同,以此通过节点间电路网络形成多条连通支路,并在各自的连通支路的节点上形成有节点电压和流经相邻节点间元器件的电流值(i1、i2、i3和i4)。
可选地,在其他实施例中,前述根据前述的电路连接关系建立该电路网络的连通电路模型的步骤还可以包括:
分别在前述电路网络中任意元器件两端的节点上添加有源元件。
可选地,在其他实施例中,分别在前述电路网络中任意元器件两端的节点上添加的有源元件均为值不相等的电压源或者电流源,通过形成电势差以保证前述元器件上形成有流通电流。以此更加准确快速的得到任意相邻节点间的等效电阻,通过多次操作,即可得到该电路网络中所有元器件的等效电阻,再利用电路拓扑关系和基本电路运算规则得到目标端口间的等效电阻。
步骤S130:根据前述的连通电路模型建立关联电性参数的矩阵方程。
在步骤S130中,该电性参数包括电路网络中各个节点的节点电压值及流经相邻节点间元器件的电流值。可选地,根据前述的连通电路模型建立关联电性参数的矩阵方程中,该矩阵方程为基于电路网络中节点和连通支路的电路拓扑及其运行规则建立的基本方程的组合。
可知的,电路基本遵循的运行规则由电路的结构和元件的特性共同决定,包括:基尔霍夫电流定律(KCL,在集总电路中,任何时刻,对任何结点,所有流出结点的支路电流的代数和恒等于零),基尔霍夫电压定律(KVL,在集总电路中,任何时刻,沿任何一回路,所有支路电压的代数和恒等于零),欧姆定律(VCR,是指电压、电流、阻抗关系),即I=U/R。KCL和KVL描述电路结构,VCR描述元件特性。
在本实施例中,可以把KCL、KVL和VCR三者描述电路拓扑及特性的基本方程组合在一起,形成一个(导纳)矩阵方程,以求计算出每个端口(节点)的电压值以及流过器件的电流值。如图4所示,该端口间电路网络中有4个独立节点,2条支路,利用拓扑矩阵法的节点导纳方程:Yn*Un=Isn,构建成多维矩阵方程组,其中,X为自变量等效电阻(或阻抗的倒数-导纳)的矩阵。
步骤S140:求解前述的矩阵方程,根据前述的节点电压值及前述的电流值计算电路网络中目标端口之间的等效电阻。
在步骤S140中,可选地,可以通过求解前述的矩阵方程获得前述电路网络各个节点的节点电压值及流经相邻节点间元器件的电流值;
再根据前述的节点电压值及前述的电流值计算对应前述相邻节点间元器件的等效电阻;以及
基于前述元器件的等效电阻和前述目标端口间电路网络的电路拓扑关系运算得到前述目标端口之间的等效电阻。
或者,可选地,在本实施例中,根据求解得到的各个节点的节点电压值和前述的电流值,以及端口两端的电压差,计算两个端口之间的等效电阻,即R=V/I。只需要求解矩阵方程,就能够求出电路网络中任意两点间的等效电阻,能够有效简化端口间电路网络中任意两点间等效电阻的计算过程,大幅度提高电路设计中仿真计算过程的效率,缩短电子电路的整体设计周期,节省成本。
综上所述,本公开实施例提供的用于端口间电路网络的等效电阻的计算方法具有以下的有益效果:
第一,实现简单便捷。通过形成一个小规模连通电路模型进行模拟,其电路拓扑简单,没有复杂元器件,对应的矩阵方程组易于求解。
第二,保证了电路精度。本计算方法还可以为电路优化的误差提供一个估算标准,有益于在对端口间电路网络进行约减的同时可以进行误差控制,从而保证电路仿真模拟结果的正确性。
第三,可扩展性良好。本公开实施例提供的用于端口间电路网络的等效电阻的计算方法还可以为后续的优化约减提供理论依据,以此可以衍生出更多的电路优化方法,从而进一步的降低电路规模,提升自动化设计的迭代周期。
实施例二
图5示出本公开实施例二提供的一种服务器的结构示意图。
参考图5,本公开还提出了一种适于用来实现本公开实施例的示例性服务器的框图。需要明白的是,图5显示的服务器仅仅是一个示例,不应对本公开实施例的功能和使用范围带来任何限制。
如图5所示,服务器200以通用计算设备的形式表现。服务器200的组件可以包括但不限于:一个或者多个处理器或者处理单元210,存储器220,连接不同系统组件(包括存储器220和处理单元210)的总线201。
总线201表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器,外围总线,图形加速端口,处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说,这些体系结构包括但不限于工业标准体系结构(ISA)总线,微通道体系结构(MAC)总线,增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
服务器200典型地包括多种计算机系统可读介质。这些介质可以是任何能够被服务器200访问的可用介质,包括易失性和非易失性介质,可移动的和不可移动的介质。
系统存储器220可以包括易失性存储器形式的计算机系统可读介质,例如随机存取存储器(RAM)221和/或高速缓存存储器222。服务器200可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例,存储系统223可以用于读写不可移动的、非易失性磁介质(图5未显示,通常称为“硬盘驱动器”)。尽管图5中未示出,可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器,以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下,每个驱动器可以通过一个或者多个数据介质接口与总线201相连。存储器220可以包括至少一个程序产品,该程序产品具有一组(例如至少一个)程序模块,这些程序模块被配置以执行本公开各实施例的功能。
具有一组(至少一个)程序模块2241的程序/实用工具224,可以存储在例如存储器220中,这样的程序模块2241包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块2241通常执行本公开实施例中所描述的功能和/或方法。
进一步地,服务器200也可以与显示器300通信连接,用于显示端口间电路网络的等效电阻的计算结果,该显示器300可以包括但不限于,液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中,该显示器300也可以是带输入设备的显示屏或触摸屏。
进一步地,该服务器200还可与一个或者多个使得用户能与该服务器200交互的设备通信,和/或与使得该服务器200能与一个或多个其它计算设备进行通信的任何设备(例如网卡,调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口230进行。并且,服务器200还可以通过网络适配器240与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器240通过总线201与服务器200的其它模块通信。应当明白,尽管图中未示出,可以结合服务器200使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理单元210通过运行存储在系统存储器220中的程序,从而执行各种功能应用以及数据处理,例如实现本公开实施例一所提供的用于端口间电路网络的等效电阻的计算方法。
实施例三
本公开实施例三还提供一种计算机可读存储介质,其上存储有计算机程序(或称为计算机可执行指令),该程序被处理器执行时用于执行本公开实施例一所提供的用于端口间电路网络的等效电阻的计算方法,其包括:
识别目标端口间电路网络中的元器件及其电路连接关系;
根据前述的电路连接关系建立该电路网络的连通电路模型;
根据前述的连通电路模型建立关联电性参数的矩阵方程,前述电性参数包括电路网络中各个节点的节点电压值及流经相邻节点间元器件的电流值;
求解前述的矩阵方程,根据前述的节点电压值及前述的电流值计算电路网络中目标端口之间的等效电阻。
本公开实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、电线、光缆、RF等等,或者上述的任意合适的组合。可以以一种或多种程序设计语言或其组合来编写用于执行本公开实施例操作的计算机程序代码,前述程序设计语言包括面向对象的程序设计语言(诸如Java、Smalltalk、C++),还包括常规的过程式程序设计语言诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
应当说明的是,在本公开的描述中,需要理解的是,术语“上”、“下”、“内”等指示方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的组件或元件必须具有特定的方位,以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,在本文中,所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本公开所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。
Claims (10)
1.一种用于端口间电路网络的等效电阻的计算方法,其特征在于,包括:
识别目标端口间电路网络中的元器件及其电路连接关系;
根据所述电路连接关系建立所述电路网络的连通电路模型;
根据所述连通电路模型建立关联电性参数的矩阵方程,所述电性参数包括所述电路网络中各个节点的节点电压值及流经相邻节点间元器件的电流值;
求解所述矩阵方程,根据所述节点电压值及所述电流值计算所述电路网络中目标端口之间的等效电阻。
2.根据权利要求1所述的计算方法,其特征在于,所述根据所述电路连接关系建立所述电路网络的连通电路模型的步骤包括:
在需要计算等效电阻的目标端口上添加有源元件,形成所述目标端口间电路网络的连通电路模型,所述连通电路模型中所述目标端口之间至少存在一条连通支路。
3.根据权利要求2所述的计算方法,其特征在于,所述根据所述电路连接关系建立所述电路网络的连通电路模型的步骤还包括:
分别在所述电路网络中任意元器件两端的节点上添加有源元件。
4.根据权利要求2或3所述的计算方法,其特征在于,所述元器件包括用导纳或阻抗描述的无源元件,
并且,所述根据所述连通电路模型建立关联电性参数的矩阵方程中,所述矩阵方程为基于所述电路网络中节点和连通支路的电路拓扑及其运行规则建立的基本方程的组合。
5.根据权利要求4所述的计算方法,其特征在于,所述求解所述矩阵方程,根据所述节点电压值及所述电流值计算所述电路网络中目标端口之间的等效电阻的步骤包括:
求解所述矩阵方程获得所述电路网络各个节点的节点电压值及流经相邻节点间元器件的电流值;
根据所述节点电压值及所述电流值计算对应所述相邻节点间元器件的等效电阻;
基于所述元器件的等效电阻和所述目标端口间电路网络的电路拓扑关系运算得到所述目标端口之间的等效电阻。
6.根据权利要求2所述的计算方法,其特征在于,分别在所述目标端口上添加的有源元件均为值不相等的电压源或者电流源,通过形成电势差以保证所述目标端口之间形成有电流通路。
7.根据权利要求3所述的计算方法,其特征在于,分别在所述电路网络中任意元器件两端的节点上添加的有源元件均为值不相等的电压源或者电流源,通过形成电势差以保证所述元器件上形成有流通电流。
8.一种电子设备,所述电子设备搭载有EDA设计工具,其特征在于,可用于计算端口间电路网络的等效电阻,执行上述权利要求1至7中任一项所述的计算方法。
9.一种服务器,包括:
处理器;
存储器,用于存储一个或多个程序;
其中,当所述一个或多个程序被所述处理器执行,使得所述处理器实现如权利要求1至7中任一项所述的等效电阻的计算方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其中,该程序被处理器执行时实现如权利要求1至7中任一项所述的等效电阻的计算方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110334572.3A CN113051860A (zh) | 2021-03-29 | 2021-03-29 | 等效电阻的计算方法、电子设备、服务器和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110334572.3A CN113051860A (zh) | 2021-03-29 | 2021-03-29 | 等效电阻的计算方法、电子设备、服务器和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113051860A true CN113051860A (zh) | 2021-06-29 |
Family
ID=76516044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110334572.3A Pending CN113051860A (zh) | 2021-03-29 | 2021-03-29 | 等效电阻的计算方法、电子设备、服务器和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113051860A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113805044A (zh) * | 2021-11-16 | 2021-12-17 | 北京智芯微电子科技有限公司 | 一种芯片可靠性评估方法、装置及芯片 |
CN115204077A (zh) * | 2022-07-21 | 2022-10-18 | 北京芯思维科技有限公司 | 集成电路的节点优化方法、装置、电子设备及可读介质 |
WO2023206603A1 (zh) * | 2022-04-29 | 2023-11-02 | 长鑫存储技术有限公司 | 锁存器性能检测方法、装置及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1431704A (zh) * | 2003-02-28 | 2003-07-23 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
CN104731989A (zh) * | 2013-12-18 | 2015-06-24 | 北京华大九天软件有限公司 | 一种大规模电阻网络端到端等效电阻的快速计算方法 |
CN108647438A (zh) * | 2018-05-10 | 2018-10-12 | 四川大学 | 一种新型土壤等效电阻模型建模方法 |
CN111007318A (zh) * | 2019-12-25 | 2020-04-14 | 迈普通信技术股份有限公司 | 等效电阻值计算方法、装置、电子设备及可读存储介质 |
CN111597767A (zh) * | 2020-04-29 | 2020-08-28 | 东南大学 | 一种随机纳米线网络拓扑分析和电学性质仿真方法 |
CN112362971A (zh) * | 2020-10-30 | 2021-02-12 | 苏州华兴源创科技股份有限公司 | 电源模块等效电阻测试方法、装置、设备及存储介质 |
-
2021
- 2021-03-29 CN CN202110334572.3A patent/CN113051860A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1431704A (zh) * | 2003-02-28 | 2003-07-23 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
CN104731989A (zh) * | 2013-12-18 | 2015-06-24 | 北京华大九天软件有限公司 | 一种大规模电阻网络端到端等效电阻的快速计算方法 |
CN108647438A (zh) * | 2018-05-10 | 2018-10-12 | 四川大学 | 一种新型土壤等效电阻模型建模方法 |
CN111007318A (zh) * | 2019-12-25 | 2020-04-14 | 迈普通信技术股份有限公司 | 等效电阻值计算方法、装置、电子设备及可读存储介质 |
CN111597767A (zh) * | 2020-04-29 | 2020-08-28 | 东南大学 | 一种随机纳米线网络拓扑分析和电学性质仿真方法 |
CN112362971A (zh) * | 2020-10-30 | 2021-02-12 | 苏州华兴源创科技股份有限公司 | 电源模块等效电阻测试方法、装置、设备及存储介质 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113805044A (zh) * | 2021-11-16 | 2021-12-17 | 北京智芯微电子科技有限公司 | 一种芯片可靠性评估方法、装置及芯片 |
CN113805044B (zh) * | 2021-11-16 | 2022-03-08 | 北京智芯微电子科技有限公司 | 一种芯片可靠性评估方法、装置及芯片 |
WO2023206603A1 (zh) * | 2022-04-29 | 2023-11-02 | 长鑫存储技术有限公司 | 锁存器性能检测方法、装置及电子设备 |
CN115204077A (zh) * | 2022-07-21 | 2022-10-18 | 北京芯思维科技有限公司 | 集成电路的节点优化方法、装置、电子设备及可读介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113051860A (zh) | 等效电阻的计算方法、电子设备、服务器和存储介质 | |
US11574105B1 (en) | Using a barycenter compact model for a circuit network | |
CN111488717B (zh) | 标准单元时序模型的抽取方法、装置、设备及存储介质 | |
US10068043B1 (en) | Validating integrated circuit simulation results | |
US10997332B1 (en) | System and method for computing electrical over-stress of devices associated with an electronic design | |
CN107239616B (zh) | 一种集成电路原理图的对比方法 | |
US20130246025A1 (en) | System and method of generating equation-level diagnostic error messages for use in circuit simulation | |
US10169502B2 (en) | Addressing of process and voltage points | |
US7444604B2 (en) | Apparatus and methods for simulation of electronic circuitry | |
US9471733B1 (en) | Solving a circuit network in multicore or distributed computing environment | |
CN106294128A (zh) | 一种导出报表数据的自动化测试方法及装置 | |
KR20100080331A (ko) | 관련된 디바이스들을 위한 일관성 있는 컴팩트 모델 파라미터들 추출 | |
US20150161306A1 (en) | Fault insertion for system verification | |
RU2751439C1 (ru) | Способ и система симуляции в виртуальных лабораториях по электродинамике | |
CN114297739A (zh) | 用于版图验证的标识处理方法、装置、服务器和存储介质 | |
US11030362B2 (en) | Modeling and cooperative simulation of systems with interdependent discrete and continuous elements | |
US20070055485A1 (en) | Physical units of measure in modeling languages | |
JP2001060189A (ja) | ハードウエア記述言語で記述された連立方程式系における変数の分類法 | |
CN115454826A (zh) | 回归测试方法、装置、电子设备以及存储介质 | |
CN113033128B (zh) | 一种选取电路仿真中牛顿迭代的初值的方法 | |
US7073152B2 (en) | System and method for determining a highest level signal name in a hierarchical VLSI design | |
US20050177807A1 (en) | Model stamping matrix check technique in circuit simulator | |
CN112651203A (zh) | 参数优化方法及装置、服务器和存储介质 | |
US11270050B1 (en) | System and method for real-time detection of direct and indirect connectivity shorts in an electronic circuit design | |
Dubrovin et al. | Graph representation methods for the discrete mathematics instructions set computer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210629 |
|
RJ01 | Rejection of invention patent application after publication |