CN113037665A - 应用于高速有线网络的数据传输装置及方法 - Google Patents

应用于高速有线网络的数据传输装置及方法 Download PDF

Info

Publication number
CN113037665A
CN113037665A CN201911341847.5A CN201911341847A CN113037665A CN 113037665 A CN113037665 A CN 113037665A CN 201911341847 A CN201911341847 A CN 201911341847A CN 113037665 A CN113037665 A CN 113037665A
Authority
CN
China
Prior art keywords
result signal
circuit
signal
frequency domain
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911341847.5A
Other languages
English (en)
Other versions
CN113037665B (zh
Inventor
黄毓炫
黄亮维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911341847.5A priority Critical patent/CN113037665B/zh
Publication of CN113037665A publication Critical patent/CN113037665A/zh
Application granted granted Critical
Publication of CN113037665B publication Critical patent/CN113037665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset

Abstract

应用于高速有线网络的数据传输装置的方法，包括：对一时间域模拟训练数据信号进行模拟数字转换操作以产生一时间域数字训练数据信号；将该时间域数字训练数据信号转换为一频率域训练数据信号；对该频率域训练数据信号进行频率域前馈均衡操作以产生一频率域前馈均衡结果信号；将该频率域前馈均衡结果信号转换为一时间域前馈均衡结果信号；根据该时间域前馈均衡结果信号及反馈均衡结果信号来产生差值结果信号；接收该差值结果信号以产生比较结果信号；以及使用反馈均衡操作根据该比较结果信号来产生该反馈均衡结果信号。

Description

应用于高速有线网络的数据传输装置及方法
技术领域
本发明是关于一种时序恢复机制，特别有关于应用于高速有线网络的时序恢复机制的数据传输装置及方法。
背景技术
一般而言，传统的有线网络的时序恢复机制是采用时间域相位追踪技术方案来追踪通道两端的装置的相位误差，使两端的装置的频率能够保持同步，然而，传统的时间域相位追踪技术方案需要较长的收敛时间才能够得以追踪锁定该相位误差，而其所能够承受的相位偏离范围也有限，因此难以应用在现今高速或更高速的有线网络通道。
发明内容
因此本发明的目的之一在于提供一种应用于高速有线网络且能够快速追踪一相位偏移的数据传输装置及方法，以解决前述传统技术遇到的问题。
根据本发明的实施例，其提供一种应用于高速有线网络且能够快速追踪一相位偏移的数据传输装置。该数据传输装置一模拟数字转换器、一转换电路、一前馈均衡电路、一反向转换电路、一加法器、一比较器以及一反馈均衡电路。模拟数字转换器用来接收从一链路对端装置所发送并通过一通道来的一时间域模拟训练数据信号，对该训练数据信号进行一模拟数字转换操作以产生在一时间域数字训练数据信号。转换电路耦接至该模拟数字转换器，用来将在该时间域数字训练数据信号转换为一频率域训练数据信号。前馈均衡电路，耦接至该转换电路，用来接收该频率域训练数据信号并对该频率域训练数据信号进行一频率域前馈均衡操作以产生一频率域前馈均衡结果信号。反向转换电路，耦接至该前馈均衡电路，用来将该频率域前馈均衡结果信号转换产生一时间域前馈均衡结果信号。加法器，耦接至该反向转换电路及该反馈均衡电路，用以根据该反向转换电路所产生的该时间域前馈均衡结果信号以及该反馈均衡电路所产生的一反馈均衡结果信号来产生一差值结果信号。比较器，耦接至该加法器及该反馈均衡电路，用来接收该差值结果信号以产生一比较结果信号至该反馈均衡电路。该反馈均衡电路，耦接至该比较器及该加法器，用来根据该比较结果信号来产生该反馈均衡结果信号。
此外，根据本发明的实施例，其另提供一种应用于高速有线网络且使用于能够快速追踪一相位偏移的数据传输装置的方法。方法包含有：使用一模拟数字转换器接收从一链路对端装置所发送并通过一通道来的一时间域模拟训练数据信号，对该训练数据信号进行一模拟数字转换操作以产生在一时间域数字训练数据信号；将在该时间域数字训练数据信号转换为一频率域训练数据信号；接收该频率域训练数据信号并对该频率域训练数据信号进行一频率域前馈均衡操作以产生一频率域前馈均衡结果信号；将该频率域前馈均衡结果信号转换产生一时间域前馈均衡结果信号；使用一加法器用以根据该时间域前馈均衡结果信号以及一反馈均衡电路所产生的一反馈均衡结果信号来产生一差值结果信号；使用一比较器来接收该差值结果信号以产生一比较结果信号至该反馈均衡电路；以及使用该反馈均衡电路来根据该比较结果信号来产生该反馈均衡结果信号。
附图说明
图1是本申请一实施例的数据传输装置操作于一训练模式的第一训练阶段/期间的电路方块示意图。
图2A是图1所示得数据传输装置操作于该训练模式的该第一训练阶段的频率-相位角度的快速傅立叶变换的频谱关系图。
图2B是图2A对应的频率-振幅响应的快速傅立叶变换的频谱关系图。
图3是图1所示的数据传输装置操作于该训练模式的该第二训练阶段的电路方块运作示意图。
图4是图1所示的数据传输装置的操作范例示意图。
图5是采用256点快速傅立叶变换(256-FFT)所得到的半频能量分布的范例图。
具体实施方式
请参照图1，图1是本申请一实施例的数据传输装置100操作于一训练模式(training mode)之一第一训练阶段/期间的电路方块示意图。数据传输装置100是应用于有线网络(例如是高速网络，但不限定)并例如通过以太网络802.3系列标准而连接至一个链路对端装置(link partner device)101，该以太网络802.3系列标准例如是10G/5G/2.5GBase-T等等例如4对线的高速以太网络通信标准(但不限定)，对线的个数是依以太网络802.3系列标准而定，因此数据传输装置100能够支持高速以太网络的数据传输及接收；本申请的数据传输装置100主要在于采用频率域的信号均衡在降低两者之间的传输通道的符号间干扰(ISI)的条件下更快速且精确地估计及/或追踪该数据传输装置100与该链路对端装置的信号之间的相位误差，据此来校正该数据传输装置100的本地振荡频率LO及/或其一或多个模拟数字转换电路的相位差，使该本地振荡频率LO保持同步于该链路对端装置所采用的频率，效果上可使得在高速以太网络的应用下可直接估计出及/或可更快速地收敛追踪到该相位误差以快速地校正频率偏移及/或相位偏移，同时本申请的数据传输装置100能够承受原本传统装置十倍以上的频率偏移范围，可避免了传统追踪操作在两者装置之间频率偏移过大的条件下容易产生崩溃的问题。
如图1所示，数据传输装置100通过一通道102而连接至链路对端装置101，两者装置可通过通道102及高速以太网络通信标准来进行数据的传输及接收，而高速以太网络通信标准包括该训练模式、一数据模式(data mode)及一高能效以太网络模式(EnergyEfficient Ethernet(EEE)mode)，其中该训练模式包括该第一训练阶段/期间及随之在后的一第二训练阶段/期间，以及该高能效以太网络模式至少包括一安静期间(quietperiod)及一刷新期间(refresh period)；分别描述在后文。
实作上，数据传输装置100包含一模拟数字转换器105、一频率估计/追踪电路110、一处理电路115、一频率产生电路120以及一相位产生电路125，该频率估计/追踪电路110包括一转换电路1105(例如快速傅立叶变换电路)、一前馈均衡电路1110、一反向转换电路1115(例如反向快速傅立叶变换电路)、一加法器1120、一比较器(slicer)1125以及一反馈均衡电路1130。于该训练模式时，链路对端装置101作为一主装置，而数据传输装置100作为一从装置，并且作为从装置的数据传输装置100需要根据链路对端装置101所传送过来的一训练数据信号(或称为领航信号(pilot signal))，来执行时序恢复(timing recovery)的操作，估计或追踪信号的相位误差以对该本地振荡频率LO的频率频率及/或模拟数字转换器105的一或多个模拟数字转换电路的相位差进行校正，使得数据传输装置100与链路对端装置101之间的频率能够保持同步，如此在后续的该数据模式，数据传输装置100与链路对端装置101彼此就能够同步且正确地收发数据，此外，上述的时序恢复操作也运用于该高能效以太网络模式。链路对端装置101被安排于该训练模式发送在一时间域之一模拟训练数据信号ST＝txd(t)至数据传输装置100，该模拟训练数据信号ST＝txd(t)会通过通道102而抵达数据传输装置100，由于通道102的噪声等等可能造成符号间干扰，将使得数据传输装置100从通道102实际所接收到的是被符号间干扰所影响的模拟训练数据信号SR＝txd(t)*ch(t)，其中ch(t)是通道102的频率响应的时域信号。
该模拟数字转换器105例如包含对应于4对线的四个模拟数字转换电路，其中每一模拟数字转换电路用来对一相应线路的信号进行模拟数字转换，而该模拟数字转换器105是用来根据一取样频率位移(sampling frequency offset)来对所接收到的在该时间域的该模拟该训练数据信号SR＝txd(t)*ch(t)进行一模拟数字转换操作以产生该训练数据信号所对应在一时间域数字训练数据信号SR_D＝txd(t-ΔtSFO)*ch(t-ΔtSFO)。
该转换电路1105用来采用快速傅立叶变换操作将在该时间域数字训练数据信号SR_D＝txd(t-ΔtSFO)*ch(t-ΔtSFO)转换为一频率域训练数据信号
Figure BDA0002332478250000053
接着该前馈均衡电路1110用来接收该频率域训练数据信号
Figure BDA0002332478250000054
并对该频率域训练数据信号
Figure BDA0002332478250000055
进行频率域的一前馈均衡(Feed-Forward Equalization(FFE))操作以产生一频率域前馈均衡结果信号
Figure BDA0002332478250000051
至该反向转换电路1115，该反向转换电路1115用来采用反向快速傅立叶变换操作将该频率域前馈均衡结果信号
Figure BDA0002332478250000052
从频率域转换到时间域以产生一时间域前馈均衡结果信号St_FFE至该加法器1120。该前馈均衡电路1110用来消除通道脉冲反应之前的高峰(pre-cursors)，而该反馈均衡电路1130用来消除通道脉冲反应之后的高峰(post-cursors)。
于该训练模式的一第一训练阶段，该反馈均衡电路1130被启动而没有被关闭，因此，如图1，该加法器1120的两输入端分别用来接收该时间域前馈均衡结果信号St_FFE以及该反馈均衡电路1130所产生的一反馈均衡结果信号(FBE_O)来产生一差值结果信号(St_FFE-FBE_O)至该比较器1125，其中该加法器1120会先在其一输入端先对反馈均衡结果信号(FBE_O)进行反相再进行加法操作，接着该比较器1125接收该差值结果信号(St_FFE-FBE_O)以产生一比较结果信号(slicer resultant signal)txd至该反馈均衡电路1130，该反馈均衡电路1130再根据该比较结果信号txd来继续产生该反馈均衡结果信号(-FBE_O)至该加法器1120；其中在经过多次的反馈均衡，该比较结果信号txd等效上包括有反馈均衡结果信号(+FBE_O)的信息。频率估计/追踪电路110会输出该比较结果信号txd、反馈均衡结果信号(+FBE_O)的信息及该频率域前馈均衡均衡结果信号
Figure BDA0002332478250000062
至该处理电路115。
该处理电路115例如是一数字信号处理电路DSP，并用来于该训练模式的第一训练阶段中接收该比较结果信号txd、反馈均衡结果信号(+FBE_O)的信息及该频率域前馈均衡结果信号
Figure BDA0002332478250000061
将该比较结果信号txd与反馈均衡结果信号(+FBE_O)相加之后再频谱转换(例如快速傅立叶变换，但不限定)至频率域而产生一频率域反馈相加结果信号，接着计算该频率域反馈相加结果信号及该频率域前馈均衡结果信号
Figure BDA0002332478250000063
之间的一或多个差值，并利用该一或多个差值来估计或计算一相位误差，例如，该处理电路115可利用一或多个差值来计算一或多个相位旋转角度，该一或多个相位旋转角度的平均即是所要估计计算的相位误差。而在得到该相位误差之后，该处理电路115会输出所计算的该相位误差或根据所计算的该相位误差产生一频率控制信号至该频率产生电路120，使控制该频率产生电路120根据所接收到的该相位误差与时间的关系来校正其所产生输出的本地振荡频率LO与相位，使其所产生输出的本地振荡频率LO同步于链路对端装置101的振荡频率，此外，该处理电路115也可以输出所计算的该相位误差或根据所计算的该相位误差产生一相位控制信号至该相位产生电路125，使控制该相位产生电路125根据所接收到的该相位误差与时间的关系来插补出每一相应线路的相位差值，例如对于4对线可产生4个相位差值，并传送该4个相位差值至该模拟数字转换器105的对应于4对线的四个模拟数字转换电路，以分别校正四个模拟数字转换电路的相位，使该频率产生电路120所产生输出的本地振荡频率LO不会受到模拟数字转换电路的相位偏移影响而能够同步于链路对端装置101的振荡频率。
请参照图2A及图2B，图2A是图1所示的数据传输装置100操作于该训练模式的该第一训练阶段的频率-相位角度的快速傅立叶变换的频谱关系图，以及图2B是图2A对应的频率-振幅响应的快速傅立叶变换的频谱关系图。如图2A所示，水平X轴所示单位所代表的是频率例如是256点的快速傅立叶变换(256-FFT)的频率分辨率(frequency bin)，垂直Y轴所示单位是相位旋转角度，图2A绘示了通过通道102之后的三种不同延迟误差，例如数据传输装置100与链路对端装置101两者之间差了0个/1024T、80个/1024T、160个/1024T的不同例子，其中T的单位是鲍率(Baud rate)的对应单位时间，例如一个T是5奈秒(nanoseconds)；但不限定。如图2A所示，当频率愈高时(频率分辨率愈高时)，差了0个/1024T、80个/1024T、160个/1024T的三种不同例子中的相位旋转角度在统计上于信号的信号噪声比(SNR)仍够好时会呈现一阶线性的特性，例如，以图2A的例子来看，当频率分辨率从0往80增加时，此时图2B所示的振幅响应所代表的是信号的信号噪声比并且还没有低于一特定的临界值，差了0个/1024T、80个/1024T、160个/1024T的三种不同例子中的相位旋转角度明显呈现一阶线性增加的特性，也就是，随着频率分辨率的增加，差了0个/1024T的取样相位误差、80个/1024T的取样相位误差、160个/1024T的取样相位误差的三种不同例子的相位旋转角度分别以不同的斜率值而随之增加，而当频率分辨率从100往上增加时，此时图2B所示的振幅响应所代表的信号噪声比已经低于一特定的临界值，因此频谱统计上没有明显的一阶线性的特性。该处理电路115是根据当信号的信号噪声比还没有低于特定的临界值时的频谱统计特性来计算估计不同频率所对应到的相位旋转角度并计算其平均来作为所估计的相位误差，并输出该所估计的相位误差至该频率产生电路120。
请参照图3，图3是图1所示的数据传输装置100操作于该训练模式的该第二训练阶段的电路方块运作示意图。在进入于该训练模式的该第二训练阶段之前，数据传输装置100会根据该比较器1125的输出来产生一通道等化信息，并将该通道等化信息传送至该链路对端装置101，使该链路对端装置101于该训练模式的该第二训练阶段时传送包含有该通道等化信息的一训练数据信号(或称为领航信号)ST＝txTHP(t)。当进入于该训练模式的该第二训练阶段时，该反馈均衡电路1130会被关闭，如图3所示，该模拟数字转换器105根据取样频率位移来对所接收到的在该时间域的该模拟该训练数据信号(此时为SR＝txTHP(t)*ch(t)进行一模拟数字转换以产生该训练数据信号所对应在时间域的数字训练数据信号SR_D＝txTHP(t-ΔtSFO)*ch(t-ΔtSFO)。该转换电路1105用来采用快速傅立叶变换操作将在该时间域的该数字训练数据信号SR_D＝txTHP(t-ΔtSFO)*ch(t-ΔtSFO)转换为一频率域训练数据信号
Figure BDA0002332478250000081
接着该前馈均衡电路1110用来接收该频率域训练数据信号
Figure BDA0002332478250000082
并对该频率域训练数据信号
Figure BDA0002332478250000083
进行频率域的前馈均衡操作以产生该频率域前馈均衡结果信号
Figure BDA0002332478250000084
至该反向转换电路1115，该反向转换电路1115用来采用反向快速傅立叶变换操作将该频率域前馈均衡结果信号
Figure BDA0002332478250000085
从频率域转换到时间域以产生一时间域前馈均衡结果信号St_FFE至该加法器1120的一输入端。于该训练模式的该第二训练阶段，该反馈均衡电路1130被关闭，因此该加法器1120的输出端的信号即为所接收的该时间域前馈均衡结果信号St_FFE，接着该比较器1125接收该时间域前馈均衡结果信号St_FFE以产生该比较结果信号txd，由于该反馈均衡电路1130被关闭，所以在第二训练阶段中该比较结果信号txd等效上不包括反馈均衡结果信号的信息；接着频率估计/追踪电路110会输出该比较结果信号txd及该前馈均衡电路1110所产生的该频率域前馈均衡结果信号
Figure BDA0002332478250000091
至该处理电路115。
该处理电路115于该训练模式的第二训练阶段中接收该比较结果信号txd及该频率域前馈均衡结果信号
Figure BDA0002332478250000092
将该比较结果信号txd频谱转换(例如快速傅立叶变换，但不限定)至频率域而产生一频率域比较结果信号，计算该频率域比较结果信号及该频率域前馈均衡结果信号
Figure BDA0002332478250000093
之间的多个差值，并利用该多个差值来估计或计算一相位误差，例如，该处理电路115可将一或多个差值进行频谱转换来计算一或多个相位旋转角度，该一或多个相位旋转角度的平均即是所要估计计算的相位误差。而在得到该相位误差之后，该处理电路115会输出所计算的该相位误差或对应于该相位误差的一频率控制信号至该频率产生电路120，该频率产生电路120会根据所接收到的该相位误差与时间的关系或该频率控制信号来校正其所产生输出的本地振荡频率LO与相位，使其所产生输出的本地振荡频率LO保持同步于该链路对端装置101的振荡频率。此外，该处理电路115也可以输出所计算的该相位误差或根据所计算的该相位误差产生一相位控制信号至该相位产生电路125，使控制该相位产生电路125根据所接收到的该相位误差与时间的关系来插补出每一相应线路的相位差值，例如对于4对线可产生4个相位差值，并传送该4个相位差值至该模拟数字转换器105的对应于4对线的四个模拟数字转换电路，以分别校正四个模拟数字转换电路的相位，使该频率产生电路120所产生输出的本地振荡频率LO不会受到模拟数字转换电路的相位偏移影响而能够同步于链路对端装置101的振荡频率。在该训练模式的该第二训练阶段时，该处理电路115所进行的频谱统计结果类似于上述图2A及图2B，因此不另赘述。
应注意的是，在本实施例中，该训练模式中分有第一、第二训练阶段的目的在于当追踪了一特定时间后该数据传输装置100可将所估计的通道等化信息的结果告知该链路对端装置101，使后续该频率估计/追踪电路110不用再进行回授均衡的运算操作即可追踪频率/相位的误差，因此可减少该频率估计/追踪电路110的计算负荷；然而，在其他实施例中，该数据传输装置100在整个训练模式中亦可以均采用回授均衡的运算操作来追踪频率/相位的误差。
另外，本申请所述的采用频率域前馈均衡技术方案以更快速且精确地估计及/或追踪该链路对端装置的信号的相位偏移及/或频率偏移的操作，也适用于该高能效以太网络模式(以下简称为EEE模式)。该EEE模式包含有该安静期间(quiet period)及该刷新期间(refresh period)，在该安静期间，该数据传输装置100与该链路对端装置101之间的通道102没有数据被传送，而在该刷新期间，用来更新通道102的更新数据型样(refreshpattern)，由于是在EEE模式，在该刷新期间的更新数据型样不像上述的训练数据信号可具有较长的数据长度，因此，相较来说，传统采用需要较长时间才能够收敛的时间域相位追踪的操作并不适用于EEE模式的刷新期间，如果遇到相位偏移变化较剧烈的环境，则容易有追踪不上的崩溃现象，而如果需要两次以上的刷新期间才能够收敛的时间域相位追踪的操作也容易并常常将部分的相位误差误判为真实的相位误差的变化。然而，本申请所采用的是通过频率域的前馈均衡操作来直接估计或追踪该相位/频率误差，使得本申请所提供的技术更适用于该EEE模式。
请参照图4，图4是图1所示的数据传输装置100的操作范例示意图。如图4所示，水平X轴代表时间，垂直Y轴代表随着时间所对应变化的相位误差。理想上，以锁相锁频来看，数据传输装置100的处理电路115会传送所计算出的相位旋转角度平均作为所估计的相位误差至该频率产生电路120，使控制该频率产生电路120所产生的本地振荡频率的相位与该链路对端装置101的振荡频率的相位之间的相位误差锁定于一目标误差值，以使得该数据传输装置100的本地振荡频率可被校正并保持同步于该链路对端装置101的振荡频率，其中该目标误差值例如是图4所示的ΔP。
此外，举例来说(但不限定)，该数据传输装置100也可以是同时具有本申请频率域前馈均衡技术方案以及传统时间域相位追踪技术方案的一混合式装置，例如可以在该数据模式中当以本申请频率域前馈均衡技术方案而将相位误差修正至一较小范围时，可改用传统时间域相位追踪技术方案来追踪相位误差并校正，例如图4所示从时间点t1到t2的数据模式的相位误差微小变化的结果是以传统时间域相位追踪技术方案来追踪相位误差并校正本地振荡频率的相位，以使该本地振荡频率的相位与该链路对端装置101的振荡频率相位之间的相位误差锁定于该目标误差值ΔP，使本地振荡频率保持同步于该链路对端装置101的振荡频率。
接着在时间点t2之后，进入该EEE模式的安静期间，两者装置之间没有数据被传送，而在安静期间时，两者装置之间先前以数据模式进行密集数据传输所估测的频率误差开始随时间而产生相位误差，开始偏离该目标误差值。
接着在时间点t3进入到该EEE模式的刷新期间与安静期间的周期轮流期间，只在刷新期间收集更新数据的第一种例子中(时间点t3到时间点t4从密集数据传输时间第一次进到刷新期间与安静期间的周期轮流期间)，例如该数据模式下仍采用密集数据传输时传统时间域相位追踪技术方案来追踪相位误差并进行频率校正的操作可能最后停止的频率项仍有误差还未随时间造成大量的相位误差，或是例如由于进入该EEE模式时就突然出现相位误差，此情况下，虽然数据的传送是不连续的(安静期间没有数据被传送)，该数据传输装置100的处理电路115仍然能够通过本申请频率域前馈均衡的技术方案来分析估计相位误差，并且可等待累积的相位误差超过一特定累积量时直接进行一次相位修正，达到快速修正相位误差的效果，例如图4所示的X1至X3所表示的是随时间所累积的相位误差量逐渐偏离上述该误差值ΔP，而X4则表示随时间所累积的相位误差量已经到达或超过该特定累积量，该处理电路115直接一次控制补偿该频率产生电路120所产生的本地振荡频率的相位及/或一次调整4对在线的模拟数字转换电路的相位，使该相位与该链路对端装置101的振荡频率的相位之间的相位误差直接调整至该误差值ΔP，如X4’所标示。然后在X5该处理电路115收集满一定数量零散的更新数据后计算要修正的频率误差及相位误差，使该处理电路115可以直接一次控制补偿该频率产生电路120所产生的本地振荡频率的相位及/或一次调整4对线的模拟数字转换电路的相位，使该相位与该链路对端装置101的振荡频率的相位之间的相位误差直接调整至该误差值ΔP，如X5’所标示，尔后于X6～X12均可以维持正确频率与相位。
此外，在刷新期间的第二种例子中(时间点t4到时间点t5)，由于在该EEE模式的安静期间，数据传输装置100与该链路对端装置101两者之间可能任一方产生大幅度调整信号相位的操作，例如图4所示的X13是因为数据不连续的而造成两方相位误差值瞬间大幅偏离该目标误差值ΔP，此时该处理电路115可以通过本申请频率域均衡技术方案直接一次快速地控制补偿该频率产生电路120所产生的本地振荡频率的相位，使该相位与该链路对端装置101的振荡频率的相位之间的相位误差直接调整至该误差值ΔP，例如X14所示的相位误差可直接被补偿调整至该目标误差值ΔP，如X14’所示。如果该数据传输装置100是前述所提到的混合式装置，则在X14所示的相位误差被快速补偿至该目标误差值ΔP之后，该数据传输装置100可切换至传统时间域相位追踪技术方案来保持锁定于该目标误差值ΔP；此非本申请的限制。
另外，在刷新期间的第三种例子中(时间点t5之后)，在该EEE模式的安静期间，数据传输装置100与该链路对端装置101两者之间也可能任一方产生大幅度调整信号频率的操作或频率变化过快的行为，造成相位误差更快速大幅地偏离于该目标误差值ΔP，此情况下，数据是不连续的，举例来说，X15、X16代表相位误差更快速大幅地偏离于该目标误差值ΔP，而X17代表所累积的相位误差量已经到达或超过该特定累积量，该处理电路115通过本申请频率域均衡技术方案来分析计算得到目前所累积的相位误差量与该目标误差值ΔP之间的一差异量变化，根据该差异量变化以及该差异量变化所经过的对应时间来估计所应调整的相位误差量，使快速校正或多次地逼近数据传输装置100与该链路对端装置101两者之间的相位误差为该目标误差值ΔP，举例来说，第一次可先将X17的相位误差校正为X17’的相位误差，第二次可将X18的相位误差校正为X18’的相位误差，最后一次可将X19的相位误差校正为X19’的相位误差(即该目标误差值ΔP)，以据此修正补偿该频率产生电路120所产生的本地振荡频率，应注意的是，多次地逼近目标误差值ΔP的校正方式不限于逼近的次数为3次，亦可以是其他数值，实际上也可以视使用者的需求来设定。稍后，如果是具有混合式装置能力的数据传输装置100则可采用传统时间域相位追踪技术方案来追踪保持数据传输装置100与该链路对端装置101两者之间的频率同步。
另外，该处理电路115通过频谱统计来估计或计算一或多个相位旋转角度，如果是采用快速傅立叶变换来进行频谱统计，则可根据振幅-频率响应的信号噪声比的高/低以及频谱上落于部分频率分辨率的实际个数(Frequency Bin Number)来挑选出部分的相位旋转角度，对所挑选的相位旋转角度进行平均以计算出所要估计计算的相位误差。请参照图5，图5是采用256点快速傅立叶变换(256-FFT)所得到的半频能量分布的范例图，举例来说，如图5所示，以Bin_3、Bin_48、Bin_54及Bin_71为例说明(但不限定)，该处理电路115可判断出Bin_48的能量明显高于其他三者的能量，因此优先挑选出Bin_48所对应的一相位旋转角度，如果只挑选单一个相位旋转角度，则可采用Bin_48所对应的一相位旋转角度作为所要估计计算的相位误差。反之，如果需要另外再挑出其他相位旋转角度，则该处理电路115可判断出Bin_3的能量和Bin_54接近并且两者的信号噪声比均高于某特定值，然而Bin_54的个数明显高于Bin_3的个数，因此会挑选出Bin_54所对应的一相位旋转角度，对Bin_48的相位旋转角度及Bin_54的相位旋转角度进行平均来计算得到所要估计的相位误差；此例子，由于Bin_71的能量太低不足以使信号噪声比高于某特定值，因此Bin_71的相位旋转角度也不会被选中。应注意的是，图5所示的例如是一个刷新期间中所传送的多笔训练数据型样的其中一笔，由于同一个刷新期间中通道102的状态也可能会有变化，因此该处理电路115也可能在同一个刷新期间的不同笔训练资料型样中挑出不同的频率分辨率个数所对应的相位旋转角度。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
100 数据传输装置
101 链路对端装置
102 通道
105 模拟数字转换器
110 频率估计/追踪电路
115 处理电路
120 频率产生电路
125 相位产生电路
1105 转换电路
1110 前馈均衡电路
1115 反向转换电路
1120 加法器
1125 比较器
1130 反馈均衡电路

Claims (10)

1.一种应用于高速有线网络的数据传输装置，其特征在于，包含有：
一模拟数字转换器，用来接收从一链路对端装置所发送并通过一通道来的一时间域模拟训练数据信号，对该训练数据信号进行一模拟数字转换操作以产生在一时间域数字训练数据信号；
一转换电路，耦接至该模拟数字转换器，用来将在该时间域数字训练数据信号转换为一频率域训练数据信号；
一前馈均衡电路，耦接至该转换电路，用来接收该频率域训练数据信号并对该频率域训练数据信号进行一频率域前馈均衡操作以产生一频率域前馈均衡结果信号；
一反向转换电路，耦接至该前馈均衡电路，用来将该频率域前馈均衡结果信号转换产生一时间域前馈均衡结果信号；
一加法器，耦接至该反向转换电路及一反馈均衡电路，用以根据该反向转换电路所产生的该时间域前馈均衡结果信号以及该反馈均衡电路所产生的一反馈均衡结果信号来产生一差值结果信号；
一比较器，耦接至该加法器及该反馈均衡电路，用来接收该差值结果信号以产生一比较结果信号至该反馈均衡电路；以及
该反馈均衡电路，耦接至该比较器及该加法器，用来根据该比较结果信号来产生该反馈均衡结果信号。
2.如权利要求1所述的数据传输装置，其特征在于，该数据传输装置具有一训练模式与一数据模式，该训练模式包括一第一训练期间以及在该第一训练期间之后的一第二训练期间；在该第一训练期间时，该反馈均衡电路被启动，以及该第二训练期间时，该反馈均衡电路被关闭。
3.如权利要求2所述的数据传输装置，其特征在于，另包含：
一处理电路，耦接至该前馈均衡电路及该比较器；以及
一频率产生电路，耦接至该处理电路；
其中该处理电路在该第一训练期间时是根据该频率域前馈均衡结果信号、该反馈均衡结果信号以及该比较结果信号来估计一相位误差并根据所估计的该相位误差来控制校正该频率产生电路所产生的一本地振荡频率。
4.如权利要求3所述的数据传输装置，其特征在于，该处理电路在该第一训练期间时，将该比较结果信号与该反馈均衡结果信号相加之后再频谱转换来产生一频率域反馈相加结果信号，接着根据该频率域前馈均衡结果信号以及该频率域反馈相加结果信号来计算一或多个差值、对该一或多个差值进行一频谱统计、计算该一或多个差值在该频谱统计上的至少一个相位旋转角度以及根据该至少一个相位旋转角度进行平均来计算得到该相位误差。
5.如权利要求4所述的数据传输装置，其特征在于，该处理电路是根据在该频谱统计上的该至少一个相位旋转角度所对应的至少一信号噪声比以及一频率分辨率的个数来挑选出一部分的相位旋转角度，以及对该部分的相位旋转角度进行平均来计算得到该相位误差。
6.如权利要求3所述的数据传输装置，其特征在于，该处理电路于该数据传输装置的一高能效以太网络模式的一刷新期间(refresh period)时，根据该频率域前馈均衡结果信号、该反馈均衡结果信号以及该比较结果信号来估计一相位误差并根据所估计的该相位误差来控制校正该频率产生电路所产生的一本地振荡频率。
7.如权利要求3所述的数据传输装置，其特征在于，该处理电路在该第二训练期间时，接收该频率域前馈均衡结果信号以及该比较结果信号、将该比较结果信号频谱转换来产生一频率域比较结果信号，接着根据该频率域前馈均衡结果信号以及该频率域比较结果信号来计算一或多个差值、对该一或多个差值进行一频谱统计、计算该一或多个差值在该频谱统计上的至少一个相位旋转角度以及根据该至少一个相位旋转角度进行平均来计算得到该相位误差。
8.如权利要求3所述的数据传输装置，其特征在于，另包含有：
一相位产生电路，耦接至该处理电路；
其中该处理电路是根据所估计的该相位误差来产生一相位控制信号至该相位产生电路以控制该相位产生电路所产生的一相位以调整该模拟数字转换器的至少一个模拟数字转换电路的相位。
9.一种应用于高速有线网络的数据传输装置的方法，其特征在于，包含有：
使用一模拟数字转换器接收从一链路对端装置所发送并通过一通道来的一时间域模拟训练数据信号，对该训练数据信号进行一模拟数字转换操作以产生在一时间域数字训练数据信号；
将在该时间域数字训练数据信号转换为一频率域训练数据信号；
接收该频率域训练数据信号并对该频率域训练数据信号进行一频率域前馈均衡操作以产生一频率域前馈均衡结果信号；
将该频率域前馈均衡结果信号转换产生一时间域前馈均衡结果信号；
使用一加法器用以根据该时间域前馈均衡结果信号以及一反馈均衡电路所产生的一反馈均衡结果信号来产生一差值结果信号；
使用一比较器来接收该差值结果信号以产生一比较结果信号至该反馈均衡电路；以及
使用该反馈均衡电路来根据该比较结果信号来产生该反馈均衡结果信号。
10.如权利要求9所述的方法，其特征在于，该数据传输装置具有一训练模式与一数据模式，该训练模式包括一第一训练期间以及在该第一训练期间之后的一第二训练期间；在该第一训练期间时，启动该反馈均衡电路，以及该第二训练期间时，关闭该反馈均衡电路。
CN201911341847.5A 2019-12-24 2019-12-24 应用于高速有线网络的数据传输装置及方法 Active CN113037665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911341847.5A CN113037665B (zh) 2019-12-24 2019-12-24 应用于高速有线网络的数据传输装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911341847.5A CN113037665B (zh) 2019-12-24 2019-12-24 应用于高速有线网络的数据传输装置及方法

Publications (2)

Publication Number Publication Date
CN113037665A true CN113037665A (zh) 2021-06-25
CN113037665B CN113037665B (zh) 2023-12-08

Family

ID=76451276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911341847.5A Active CN113037665B (zh) 2019-12-24 2019-12-24 应用于高速有线网络的数据传输装置及方法

Country Status (1)

Country Link
CN (1) CN113037665B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
US6249557B1 (en) * 1997-03-04 2001-06-19 Level One Communications, Inc. Apparatus and method for performing timing recovery
CN102103847A (zh) * 2009-12-22 2011-06-22 瑞萨电子株式会社 时钟数据恢复电路和用于显示装置的数据传输设备及其方法
US8737490B1 (en) * 2010-08-20 2014-05-27 Cadence Design Systems, Inc. Analog-to-digital converter based decision feedback equalization
US20140177698A1 (en) * 2012-12-21 2014-06-26 Realtek Semiconductor Corporation Signal transmission device performing compensation by filtering characteristics and method thereof, and signal reception device offsetting compensation and method thereof
CN104253612A (zh) * 2013-06-25 2014-12-31 瑞昱半导体股份有限公司 估算时间交错模数转换器之间的取样延迟误差方法与装置
CN108880721A (zh) * 2017-05-09 2018-11-23 扬智科技股份有限公司 乙太网络物理层电路与其时钟恢复方法
WO2019051093A1 (en) * 2017-09-06 2019-03-14 Cohere Technologies REDUCTION OF TRELLIS IN TIME, FREQUENCY AND ORTHOGONAL SPATIAL MODULATION

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581585A (en) * 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
US6249557B1 (en) * 1997-03-04 2001-06-19 Level One Communications, Inc. Apparatus and method for performing timing recovery
CN102103847A (zh) * 2009-12-22 2011-06-22 瑞萨电子株式会社 时钟数据恢复电路和用于显示装置的数据传输设备及其方法
US8737490B1 (en) * 2010-08-20 2014-05-27 Cadence Design Systems, Inc. Analog-to-digital converter based decision feedback equalization
US20140177698A1 (en) * 2012-12-21 2014-06-26 Realtek Semiconductor Corporation Signal transmission device performing compensation by filtering characteristics and method thereof, and signal reception device offsetting compensation and method thereof
CN104253612A (zh) * 2013-06-25 2014-12-31 瑞昱半导体股份有限公司 估算时间交错模数转换器之间的取样延迟误差方法与装置
CN108880721A (zh) * 2017-05-09 2018-11-23 扬智科技股份有限公司 乙太网络物理层电路与其时钟恢复方法
WO2019051093A1 (en) * 2017-09-06 2019-03-14 Cohere Technologies REDUCTION OF TRELLIS IN TIME, FREQUENCY AND ORTHOGONAL SPATIAL MODULATION

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAAD, SM (SAAD, SHERIF M.): "Timing Recovery in DVB-T2 Using Multi-Rate Farrow Structure", 2015 IEEE CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS (ICECS) *
钟威: "高速SerDes中时钟数据恢复电路的设计研究", 中国优秀硕士学位论文全文数据库 信息科技辑 *

Also Published As

Publication number Publication date
CN113037665B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
EP1374407B1 (en) Methods and systems for dsp-based receivers
CN102546484B (zh) 基于信标帧的信道训练方法和接收机装置
US8363683B2 (en) Methods and systems for DSP-based receivers
JP3636145B2 (ja) 復調タイミング生成回路および復調装置
US7082157B2 (en) Residual echo reduction for a full duplex transceiver
JP5407595B2 (ja) 信号処理回路、光受信装置、検出装置および波形歪補償方法
US6266366B1 (en) Digital base-band receiver with pipeline processor
US20030128656A1 (en) Channel estimation and compensation techniques for use in frequency division multiplexed systems
TWI412257B (zh) Combined Carrier Synchronization and Channel Equalization Method for Orthogonal Frequency Division Multiplexing System
US7519137B2 (en) Timing recovery in data communication circuits
WO2021178272A1 (en) Estimating clock phase error based on channel conditions
CN113037665A (zh) 应用于高速有线网络的数据传输装置及方法
TWI694683B (zh) 應用於高速有線網路的資料傳輸裝置及方法
WO2001017150A1 (fr) Procede de production d'une impulsion de synchronisation et procede de reception d'un signal ofdm
US8396180B2 (en) High jitter tolerant phase comparator
KR100519805B1 (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US20030142687A1 (en) Interpolated timing recovery system for communication transceivers
US7835259B1 (en) Control algorithm using hysteresis sub-states in QAM modems
TWI407744B (zh) 網路信號處理裝置
KR100387234B1 (ko) Ｉ/ｑ 부정합 오차를 고려한 채널추정 장치 및 이를구비한 디지털 신호 수신기
Faig et al. A Novel CDR-Based Low-Cost Time-Interleaved-ADC Timing Calibration
WO2005060412A2 (en) Control algorithm in qam modems
CN115664901B (zh) 一种基于定时恢复环路的信号均衡电路
TWI505648B (zh) Ｍ－通道時間交錯之類比至數位轉換器的偏移、增益和相位誤差校準
JP4171465B2 (ja) 適応予歪スキーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant