CN113030712B - 电路检查方法及电子设备 - Google Patents

电路检查方法及电子设备 Download PDF

Info

Publication number
CN113030712B
CN113030712B CN201911357609.3A CN201911357609A CN113030712B CN 113030712 B CN113030712 B CN 113030712B CN 201911357609 A CN201911357609 A CN 201911357609A CN 113030712 B CN113030712 B CN 113030712B
Authority
CN
China
Prior art keywords
voltage
node
circuit
maximum value
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911357609.3A
Other languages
English (en)
Other versions
CN113030712A (zh
Inventor
林筠菁
李孟蓉
罗幼岚
高淑怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911357609.3A priority Critical patent/CN113030712B/zh
Publication of CN113030712A publication Critical patent/CN113030712A/zh
Application granted granted Critical
Publication of CN113030712B publication Critical patent/CN113030712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本案揭露一种电路检查方法及电子设备,适于一待测电路,待测电路具有与至少一电晶体元件的闸极电压相关的至少一第一节点及其他复数个第二节点。电路检查方法包含设定待测电路的复数个输入介面埠的端点电压;依据待测电路的导通路径及电晶体元件的闸极电压,取得第一节点的第一节点电压;依据导通路径、端点电压及第一节点电压,取得每一第二节点的第二节点电压;以及应用第一节点电压及第二节点电压,对待测电路进行电路静态检查。

Description

电路检查方法及电子设备
技术领域
本案是有关一种电路检查技术,特别是关于一种考虑闸极电压的电路检查方法及电子设备。
背景技术
对于电路设计静态电压的分析方法,若不进行电路模拟,一般是以电路导通路径(DC Path)作为传递路径,传递电压源(Power)与接地电压(Ground),以电压源的电压与接地电压视作电路节点内部静态电压,并以此静态电压应用于后续与节点电压、元件电压相关的电路检查项目中。
其中电路导通路径若有通过金属氧化半导体(MOS)元件时,于电压传递时并不考虑闸极电压,因此以电路导通路径电压传递分析获得的静态电压,其会与电路实际导通操作时的电压值存在一个落差,使得后续应用于电路检查的电压失准。
发明内容
有鉴于此,本案提出一种电路检查方法,适于一待测电路,待测电路具有与至少一电晶体元件的闸极电压相关的至少一第一节点及其他复数个第二节点。此电路检查方法包含:设定待测电路的复数个输入介面埠的端点电压;依据待测电路的导通路径及电晶体元件的闸极电压,取得第一节点的第一节点电压;依据导通路径、端点电压及第一节点电压,分析取得每一第二节点的第二节点电压;最后,应用第一节点电压及第二节点电压,对待测电路进行电路静态检查。
本案另外提出一种电子设备,用以检查一待测电路,此待测电路具有与至少一电晶体元件的闸极电压相关的至少一第一节点及其他复数个第二节点,此电子设备是对待测电路执行上述的电路检查方法。
依据一些实施例,第一节点电压是同时考量电晶体元件的闸极与源极的电压传递或是同时考量闸极与汲极的电压传递。
依据一些实施例,在第一节点电压是同时考量电晶体元件的闸极与源极及其临界电压的电压传递或是同时考量闸极与汲极及临界电压的电压传递。
依据一些实施例,第一节点电压包含第一节点的一第一极大值及一第一极小值。第二节点电压包含第二节点的一第二极大值及一第二极小值。
依据一些实施例,在该电晶体元件是为金属氧化半导体(MOS)元件,此金属氧化半导体元件是为N型金属氧化半导体(NMOS)元件、P型金属氧化半导体(PMOS)元件或是上述的任意组合。
依据一些实施例,当金属氧化半导体元件为N型金属氧化半导体元件并导通时,N型金属氧化半导体元件的源极电压极大值为选择闸极电压极大值和汲极电压极大值的其中一较小者,以作为第一极大值。N型金属氧化半导体元件的汲极电压极小值为选择源极电压极小值,以作为第一极小值。
依据一些实施例,当金属氧化半导体元件为P型金属氧化半导体元件并导通时,P型金属氧化半导体元件的汲极电压极大值为选择源极电压极大值,以作为第一极大值。P型金属氧化半导体元件的源极电压为选择闸极电压极小值和汲极电压极小值的其中一较大者,以作为该第一极小值。
依据一些实施例,当金属氧化半导体元件为N型金属氧化半导体元件并导通时,N型金属氧化半导体元件的源极电压极大值为选择闸极电压极大值与临界电压的差值和汲极电压极大值的其中一较小者,以作为第一极大值。N型金属氧化半导体元件的汲极电压极小值为选择源极电压极小值,以作为第一极小值。
依据一些实施例,当金属氧化半导体元件为P型金属氧化半导体元件并导通时,P型金属氧化半导体元件的汲极电压极大值为选择源极电压极大值,以作为第一极大值。P型金属氧化半导体元件的源极电压为选择闸极电压极小值与临界电压的差值和汲极电压极小值的其中一较大者,以作为该第一极小值。
综上所述,本案可以考量闸极电压,取得电路合理操作的节点电压,以更准确检查出异常元件,避免因电压错误传递,造成误报(误判)的风险。
附图说明
图1为根据本案电路检查方法的一实施例的流程示意图。
图2为根据本案电子设备的一实施例的架构示意图。
图3为根据本案电路检查方法中推算第一节点电压的一实施例的元件示意图。
图4为根据本案电路检查方法中推算第一节点电压的另一实施例的元件示意图。
图5为根据本案应用的待测电路一实施例的电路示意图。
图6为不考量闸极电压的待测电路的一实施例的电路示意图。
图7为根据本案应用的待测电路另一实施例的电路示意图。
图8为不考量闸极电压的待测电路的另一实施例的电路示意图。
符号说明
10 电子设备
20 待测电路
22、24 待测电路
A、B、C、D、E、F、G 节点
A’、B’、C’、D’、E’、F’、G’ 节点
MP1 第一P型金属氧化半导体元件
MP2 第二P型金属氧化半导体元件
MP3 第三P型金属氧化半导体元件
MN1 第一N型金属氧化半导体元件
MN2 第二N型金属氧化半导体元件
MN3 第三N型金属氧化半导体元件
MN4 第四N型金属氧化半导体元件
MN5 第五N型金属氧化半导体元件
MN6 第六N型金属氧化半导体元件
R1 电阻元件
Vdd 电源电压
Vdd1 电源电压
Vdd2 电源电压
GND 接地电压
PG 闸极电压
PG1 闸极电压
PG2 闸极电压
Vbn 共用闸极电压
Vd_max 汲极电压极大值
Vd_min 汲极电压极小值
Vs_max 源极电压极大值
Vs_min 源极电压极小值
Vg_max 闸极电压极大值
Vg_min 闸极电压极小值
Vnth 临界电压
Vpth 临界电压
S10~S16 步骤
具体实施方式
本案所提供的电路检查方法及电子设备是适用于一待测电路,此待测电路具有复数个节点,包含至少一第一节点及复数个第二节点,第一节点是与至少一电晶体元件的闸极电压相关,其余位置的节点则归属于第二节点。
图1为根据本案电路检查方法的一实施例的流程示意图,图2为根据本案电子设备的一实施例的架构示意图,请参阅图1及图2所示,电子设备10用以检查待测电路20,并对待测电路20执行电路检查方法,此电路检查方法包含步骤S10至步骤S16。首先,如步骤S10所示,设定待测电路20的复数个输入介面埠(Interface Ports)的端点电压,包含电源电压、接地电压与闸极电压等端点电压。
如步骤S12所示,电子设备10依据待测电路20的导通路径及相关的电晶体元件的闸极电压,取得第一节点的第一节点电压。在一实施例中,第一节点电压包含第一节点的一第一极大值及一第一极小值。由于第一节点电压是考量电晶体元件的闸极电压,所以有不同的实施态样,例如第一节点电压是同时考量电晶体元件的闸极与源极的电压传递或是同时考量电晶体元件的闸极与汲极的电压传递。亦或是额外考量使电晶体元件导通的临界电压,例如第一节点电压是同时考量电晶体元件的闸极与源极及其临界电压的电压传递或是同时考量电晶体元件的闸极与汲极及临界电压的电压传递。
如步骤S14所示,电子设备10依据待测电路20的导通路径、端点电压及第一节点电压,分析取得每一第二节点的第二节点电压。在一实施例中,第二节点电压包含第二节点的一第二极大值及一第二极小值。最后如步骤S16所示,应用第一节点电压及第二节点电压于与节点电压、元件电压相关的电路检查项目中,对待测电路20进行电路静态检查(CircuitStatic Check)。
在一实施例中,在待测电路20中所使用的电晶体元件是可为金属氧化半导体(MOS)元件,金属氧化半导体元件是为N型金属氧化半导体元件、P型金属氧化半导体元件或是上述的任意组合,端看待测电路的电路设计而具有不同金属氧化半导体元件的组合。
在一实施例中,电子设备10可以是但不限于笔记型电脑、桌上型电脑、工业电脑或是安装有模拟器或软件工具的电子仪器等。
针对不同的金属氧化半导体元件而言,会有不同的第一节点电压推算方式。在一实施例中,图3为根据本案电路检查方法中推算第一节点电压的一实施例的元件示意图,请参阅图3所示,当金属氧化半导体元件为N型金属半导体元件并导通时,N型金属氧化半导体元件的源极电压极大值Vs_max为选择闸极电压极大值Vg_max和汲极电压极大值Vd_max的其中一较小者,表示为Vs_max=Min(Vg_max,Vd_max),以作为第一极大值;此N型金属氧化半导体元件的汲极电压极小值Vd_min为源极电压极小值Vs_min(Vd_min=Vs_min),以作为第一极小值。当金属氧化半导体元件为P型金属氧化半导体元件并导通时,P型金属氧化半导体元件的汲极电压极大值Vd_max为源极电压极大值Vs_max,以作为第一极大值;P型金属氧化半导体元件的源极电压极小值Vs_min为选择闸极电压极小值Vg_min和汲极电压极小值Vd_min的其中一较大者,表示为Vs_min=Max(Vg_min,Vd_min),以作为第一极小值。
在额外考虑临界电压的一实施例中,图4为根据本案电路检查方法中推算第一节点电压的另一实施例的元件示意图,请参阅图4所示,当金属氧化半导体元件为N型金属半导体元件并导通时,N型金属氧化半导体元件的源极电压极大值Vs_max为选择闸极电压极大值Vg_max与临界电压Vnth的差值和汲极电压极大值Vd_max的其中一较小者,表示为Vs_max=Min(Vg_max-Vnth,Vd_max),以作为第一极大值;此N型金属氧化半导体元件的汲极电压极小值Vd_min为源极电压极小值Vs_min(Vd_min=Vs_min),以作为第一极小值。当金属氧化半导体元件为P型金属氧化半导体元件并导通时,P型金属氧化半导体元件的汲极电压极大值Vd_max为源极电压极大值Vs_max,以作为第一极大值;P型金属氧化半导体元件的源极电压极小值Vs_min为选择闸极电压极小值Vg_min与临界电压Vpth的差值和汲极电压极小值Vd_min的其中一较大者,表示为Vs_min=Max(Vg_min-Vpth,Vd_min),以作为第一极小值。
为便于说明本案于模拟推算第一节点电压的详细过程,以下是以单纯考量闸极与源极的电压传递或是闸极与汲极的电压传递为实施例来加以说明,不考虑临界电压,但本案不以此为限。
图5为根据本案应用的待测电路一实施例的电路示意图,请参阅图1至图3及图5所示,待测电路22包含有三个金属氧化半导体元件,第一P型金属氧化半导体元件MP1、第一N型金属氧化半导体元件MN1及第二N型金属氧化半导体元件MN2,以及一电阻元件R1。第一P型金属氧化半导体元件MP1与第一N型金属氧化半导体元件MN1之间具有节点A,第一N型金属氧化半导体元件MN1与第二N型金属氧化半导体元件MN2之间具有节点B,第二N型金属氧化半导体元件MN2与电阻元件R1之间具有节点C。其中,节点B是属于第一节点,节点A和节点C则属于第二节点。
在电子设备10对待测电路22进行电路检查方法时,先设定待测电路22的输入介面埠的端点电压,将电源电压Vdd设定为7V、将接地电压GND设定为0V、将闸极电压PG设定为7V以及将共用闸极电压Vbn设定为3.3V,其中第一N型金属氧化半导体元件MN1是为工作于7V的电晶体元件,且第二N型金属氧化半导体元件MN2是为工作于3.3V的电晶体元件。将第一P型金属氧化半导体元件MP1、第一N型金属氧化半导体元件MN1及第二N型金属氧化半导体元件MN2全部导通,先推算作为第一节点的节点B的第一节点电压,节点B在第一N型金属氧化半导体元件MN1的源极端,第一N型金属氧化半导体元件MN1的源极电压极大值Vs_max为选择闸极电压极大值3.3V和汲极电压极大值7V的其中一较小者,所以选择3.3V作为节点B的第一极大值,节点B在第二N型金属氧化半导体元件MN2的汲极端,当第二N型金属氧化半导体元件MN2的源极电压极小值为0V时,第二N型金属氧化半导体元件MN2的汲极电压极小值Vd_min为0V,所以0V是为节点B的第一极小值。因此,节点B的第一节点电压表示为B(0V,3.3V)。
再依据待测电路22的导通路径、电源电压Vdd(7V)、接地电压GND(0V)、闸极电压PG(7V)以及节点B的第一节点电压B(0V,3.3V),可以进一步推算节点A的第二节点电压A(0V,7V)以及节点C的第二节点电压C(0V,3.3V)。最后将这些取得的第二节点电压A(0V,7V)、第一节点电压B(0V,3.3V)及第二节点电压C(0V,3.3V)应用于节点电压、元件电压相关的电路检查项目中,即可对待测电路22进行电路静态检查。
由于第二N型金属氧化半导体元件MN2为工作于3.3V的电晶体元件,所以取得的节点B及节点C的电压范围(0V,3.3V)均在第二N型金属氧化半导体元件MN2的工作电压范围内,使得第二N型金属氧化半导体元件MN2可以顺利通过元件电压检查。
但若以现有技术采用的电路导通路径(DC Path)作为传递路径且不考虑闸极电压时,请参阅图6所示,第一P型金属氧化半导体元件MP1、第一N型金属氧化半导体元件MN1及第二N型金属氧化半导体元件MN2全部导通时,受到电源电压Vdd(7V)的影响,节点A’、节点B’、节点C’的节点电压均会为(0V,7V),节点B’及节点C’的电压范围(0V,7V)明显超过第二N型金属氧化半导体元件MN2的工作电压范围(3.3V),所以在后续电路静态检查时,第二N型金属氧化半导体元件MN2会出现违反电压检查的错误警示出现,而透过本案的方法,即可减少因电压错误传递造成正常使用的元件,检查后误报元件使用方式异常的错误警示发生。
图7为根据本案应用的待测电路另一实施例的电路示意图,请参阅图1至图3及图7所示,待测电路24包含有六个金属氧化半导体元件,第二P型金属氧化半导体元件MP2、第三N型金属氧化半导体元件MN3、第四N型金属氧化半导体元件MN4、第三P型金属氧化半导体元件MP3、第五N型金属氧化半导体元件MN5及第六N型金属氧化半导体元件MN6。第二P型金属氧化半导体元件MP2与第三N型金属氧化半导体元件MN3之间具有节点D,第三N型金属氧化半导体元件MN3与第四N型金属氧化半导体元件MN4之间具有节点E,第三P型金属氧化半导体元件MP3与第五N型金属氧化半导体元件MN5之间具有节点F,第五N型金属氧化半导体元件MN5与第六N型金属氧化半导体元件MN6之间具有节点G。其中,节点G是属于第一节点,节点C、节点D、节点E及节点F则属于第二节点。
先设定待测电路24的输入介面埠的各端点电压,将电源电压Vdd1设定为0.9V、将电源电压Vdd2设定为3.3V、将接地电压GND设定为0V、将闸极电压PG1设定为0.9V以及将闸极电压PG2设定为3.3V,将第二P型金属氧化半导体元件MP2、第三N型金属氧化半导体元件MN3、第四N型金属氧化半导体元件MN4、第三P型金属氧化半导体元件MP3、第五N型金属氧化半导体元件MN5及第六N型金属氧化半导体元件MN6全部导通,先分析取得作为第一节点的节点G的第一节点电压,节点G在第五N型金属氧化半导体元件MN5的源极端,第五N型金属氧化半导体元件MN5的源极电压极大值Vs_max为选择闸极电压极大值0.9V和汲极电压极大值3.3V的其中一较小者,所以选择0.9V作为节点G的第一极大值,节点G在第六N型金属氧化半导体元件MN6的汲极端,当第六N型金属氧化半导体元件MN6的源极电压极小值为0V时,第六N型金属氧化半导体元件MN6的汲极电压极小值Vd_min为0V,所以0V是为节点G的第一极小值。因此,节点G的第一节点电压表示为G(0V,0.9V)。
再依据待测电路24的导通路径、电源电压Vdd1(0.9V)、电源电压Vdd2(3.3V)、接地电压GND(0V)、闸极电压PG1(0.9V)、以及节点G的第一节点电压G(0V,0.9V),可以进一步分析取得节点D的第二节点电压D(0V,0.9V)、节点E的第二节点电压E(0V,0.9V)及节点F的第二节点电压F(0V,3.3V)。最后将这些取得的第一节点电压G(0V,0.9V)、第二节点电压D(0V,0.9V)、第二节点电压E(0V,0.9V)及第二节点电压F(0V,3.3V)应用于节点电压、元件电压相关的电路检查项目中,即可对待测电路24进行电路静态检查。
经过电路静态检查可以得知,第六N型金属氧化半导体元件MN6会违反电压检查规则,亦即第六N型金属氧化半导体元件MN6的汲极电压(0.9V)和闸极电压(3.3V)不一致,并将此问题通知使用者,让使用者可以注意此第六N型金属氧化半导体元件MN6的问题并进一步进行处理。
但若以现有技术采用的电路导通路径(DC Path)作为传递路径且不考虑闸极电压时,请参阅图8所示,当第二P型金属氧化半导体元件MP2、第三N型金属氧化半导体元件MN3、第四N型金属氧化半导体元件MN4、第三P型金属氧化半导体元件MP3、第五N型金属氧化半导体元件MN5及第六N型金属氧化半导体元件MN6全部导通时,受到电源电压Vdd1(0.9V)及电源电压Vdd2(3.3V)的影响,节点D’与节点E’的节点电压为(0V,0.9V),且节点F’与节点G’的节点电压会为(0V,3.3V)。此时,第六N型金属氧化半导体元件MN6的汲极电压(3.3V)会与闸极电压(3.3V)一致,所以在后续电路静态检查时,第六N型金属氧化半导体元件MN6会通过电压检查规则,而无法发现第六N型金属氧化半导体元件MN6实际存在的问题,而透过本案的方法,即可正准确回报异常元件,避免因电压错误传递,造成误放的风险。
再者,本案在进行电路检查时,会先导通待测电路内的所有电晶体元件并推算取得各节点电压,所以依据节点电压可以进一步判断节点连接的电晶体元件是否导通,未导通的电晶体元件输出会视为电压传递的断点,避免电压穿越未导通的电晶体元件传递,使电压分析结果有误。且未导通的电晶体元件可以忽略,不予检查,以减少检查结果回报错误。
综上所述,本案在进行讯号请求排程时,本案可以考虑闸极电压,取得电路合理操作的节点电压,以更准确检查出异常元件,避免因电压错误传递,造成误报(误判)的风险。
以上所述的实施例仅是为说明本案的技术思想及特点,其目的在使熟悉此项技术者能够了解本案的内容并据以实施,当不能以之限定本案的专利范围,即大凡依本案所揭示的精神所作的均等变化或修饰,仍应涵盖在本案的专利范围内。

Claims (5)

1.一种电路检查方法,适于一待测电路,该待测电路具有与至少一电晶体元件的闸极电压相关的至少一第一节点及其他复数个第二节点,该电路检查方法包含:
设定该待测电路的复数个输入介面埠的端点电压;
依据该待测电路的导通路径及该电晶体元件的该闸极电压,取得该第一节点的第一节点电压,其中该第一节点电压包含该第一节点的一第一极大值及一第一极小值;
依据该导通路径、该端点电压及该第一节点电压,分析取得每一该第二节点的第二节点电压;以及
应用该第一节点电压及该第二节点电压,对该待测电路进行电路静态检查,
其中,当该电晶体元件为N型金属氧化半导体元件并导通时,该N型金属氧化半导体元件的源极电压极大值为闸极电压极大值和汲极电压极大值的其中一较小者或者为闸极电压极大值与临界电压的差值和汲极电压极大值的其中一较小者,以作为该第一极大值;以及该N型金属氧化半导体元件的汲极电压极小值为源极电压极小值,以作为该第一极小值;
其中,当该电晶体元件为P型金属氧化半导体元件并导通时,该P型金属氧化半导体元件的汲极电压极大值为源极电压极大值,以作为该第一极大值;以及该P型金属氧化半导体元件的源极电压极小值为闸极电压极小值和汲极电压极小值的其中一较大者或者为闸极电压极小值与临界电压的差值和汲极电压极小值的其中一较大者,以作为该第一极小值。
2.根据权利要求1所述的电路检查方法,其中该第一节点电压是同时考量该电晶体元件的闸极与源极的电压传递或是同时考量该闸极与汲极的电压传递。
3.根据权利要求1所述的电路检查方法,其中该第一节点电压是同时考量该电晶体元件的闸极与源极及其临界电压的电压传递或是同时考量该闸极与汲极及该临界电压的电压传递。
4.根据权利要求1所述的电路检查方法,其中该第二节点电压包含该第二节点的一第二极大值及一第二极小值。
5.一种电子设备,用以检查一待测电路,该待测电路具有与至少一电晶体元件的闸极电压相关的至少一第一节点及其他复数个第二节点,该电子设备是对该待测电路执行电路检查方法,该电路检查方法包含:
设定该待测电路的复数个输入介面埠的端点电压;
依据该待测电路的导通路径及该电晶体元件的该闸极电压,取得该第一节点的第一节点电压,其中该第一节点电压包含该第一节点的一第一极大值及一第一极小值;
依据该导通路径、该端点电压及该第一节点电压,分析取得每一该第二节点的第二节点电压;以及
应用该第一节点电压及该第二节点电压,对该待测电路进行电路静态检查,
其中,当该电晶体元件为N型金属氧化半导体元件并导通时,该N型金属氧化半导体元件的源极电压极大值为闸极电压极大值和汲极电压极大值的其中一较小者或者为闸极电压极大值与临界电压的差值和汲极电压极大值的其中一较小者,以作为该第一极大值;以及该N型金属氧化半导体元件的汲极电压极小值为源极电压极小值,以作为该第一极小值;
其中,当该电晶体元件为P型金属氧化半导体元件并导通时,该P型金属氧化半导体元件的汲极电压极大值为源极电压极大值,以作为该第一极大值;以及该P型金属氧化半导体元件的源极电压极小值为闸极电压极小值和汲极电压极小值的其中一较大者或者为闸极电压极小值与临界电压的差值和汲极电压极小值的其中一较大者,以作为该第一极小值。
CN201911357609.3A 2019-12-25 电路检查方法及电子设备 Active CN113030712B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911357609.3A CN113030712B (zh) 2019-12-25 电路检查方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911357609.3A CN113030712B (zh) 2019-12-25 电路检查方法及电子设备

Publications (2)

Publication Number Publication Date
CN113030712A CN113030712A (zh) 2021-06-25
CN113030712B true CN113030712B (zh) 2024-06-25

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149736A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 回路シミュレーション装置および回路シミュレーション方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149736A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 回路シミュレーション装置および回路シミュレーション方法

Similar Documents

Publication Publication Date Title
TWI742329B (zh) 時間依賴介電擊穿測試結構及相關測試方法
CN110763981B (zh) 集成电路芯片的检测系统和方法
Huang et al. Fault diagnosis of analog circuits based on machine learning
US6144214A (en) Method and apparatus for use in IDDQ integrated circuit testing
US6674300B2 (en) Method for testing a semiconductor integrated circuit when a difference between two consecutive current exceeds a threshold value
Chatterjee et al. Fifty years of physics of failure
US8917104B2 (en) Analyzing EM performance during IC manufacturing
Barragan et al. Improving the accuracy of RF alternate test using multi-VDD conditions: application to envelope-based test of LNAs
US6173426B1 (en) Method of locating faults in LSI
CN113030712B (zh) 电路检查方法及电子设备
US10725098B2 (en) System and method for efficient electrostatic discharge testing and analysis
Sindia et al. Test and diagnosis of analog circuits using moment generating functions
Renovell et al. Boolean and current detection of MOS transistor with gate oxide short
CN113030712A (zh) 电路检查方法及电子设备
TWI730551B (zh) 電路檢查方法及電子設備
Sekyere et al. Defect Detection and Localization in Operational Amplifiers using Digital Control and Monitor Circuits
Sachdev Current-based testing for deep-submicron VLSIs
US20140152338A1 (en) Electronic device reliability measurement system and method
Pan et al. Using NMOS transistors as switches for accuracy and area-efficiency in large-scale addressable test array
WO2010029772A1 (ja) 試験装置および試験方法
JP2014163851A (ja) オープン検出端子付き半導体集積回路
US10103074B2 (en) Method to improve analog fault coverage using test diodes
RU2381514C1 (ru) Способ сравнительной оценки надежности партий полупроводниковых изделий
Huang et al. Fault modeling and diagnosis for nanometric analog circuits
JPWO2008069025A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant