CN113015063B - Cic滤波器、抽取滤波器及麦克风 - Google Patents
Cic滤波器、抽取滤波器及麦克风 Download PDFInfo
- Publication number
- CN113015063B CN113015063B CN202110206585.2A CN202110206585A CN113015063B CN 113015063 B CN113015063 B CN 113015063B CN 202110206585 A CN202110206585 A CN 202110206585A CN 113015063 B CN113015063 B CN 113015063B
- Authority
- CN
- China
- Prior art keywords
- signal
- register
- target signal
- adder
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Acoustics & Sound (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本公开实施例提供一种CIC滤波器、抽取滤波器及麦克风,该CIC滤波器包括:积分器,所述积分器包括第一加法器和第一寄存器组,所述第一寄存器组用于接收第一目标信号,所述第一加法器用于将所述第一目标信号和所述第一寄存器组中的第一信号进行加法运算,获得第二目标信号;微分器,所述微分器包括第二加法器、反相器和第二寄存器组,所述第二寄存器组用于接收所述积分器提供的所述第二目标信号,所述反相器用于对所述第二寄存器组中的第二信号进行反相运算,以及,所述第二加法器用于将进行所述反相运算后的所述第二信号和所述第二目标信号进行加法运算,得到第三目标信号。
Description
技术领域
本公开涉及智能麦克风技术领域,更具体地,涉及一种CIC滤波器、一种抽取滤波器及麦克风。
背景技术
在人工智能的大背景下,智能麦克风(SmartMIC)也随之到来。通常,智能麦克风是在传统麦克风的基础上,加入了基于深度学习的语音识别技术,从而使得麦克风实现智能化应用。在智能麦克风的实现过程中,通常会用到模数转换器,但是模数转换器的引入会对麦克风信号进行过采样,因此,智能麦克风中会引入抽取滤波器对经过模数转换器转换后的麦克风信号进行降采样处理。
然而,现有的抽取滤波器中的CIC滤波器采样了大量的乘法器和加法器,使得该CIC滤波器占用较大的芯片面积。
发明内容
本公开实施例的一个目的是提供一种CIC滤波器的新的技术方案。
根据本公开的第一方面,提供了一种CIC滤波器,其包括:
积分器,所述积分器包括第一加法器和第一寄存器组,所述第一寄存器组用于接收第一目标信号,所述第一加法器用于将所述第一目标信号和所述第一寄存器组中的第一信号进行加法运算,获得第二目标信号;
微分器,所述微分器包括第二加法器、反相器和第二寄存器组,所述第二寄存器组用于接收所述积分器提供的所述第二目标信号,所述反相器用于对所述第二寄存器组中的第二信号进行反相运算,以及,所述第二加法器用于将进行所述反相运算后的所述第二信号和所述第二目标信号进行加法运算,得到第三目标信号。
可选地,所述积分器还包括第一控制器和第一选择器组,
所述第一控制器,用于控制所述第一选择器组中的两个第一选择器从所述第一寄存器组所接收到的所述第一目标信号和所述第一寄存器组中的所述第一信号中分别选取出进行加法运算的两个信号;其中一个所述第一选择器所选取的信号为第一加法信号,另一个所述第一选择器所选取的信号为第二加法信号;
所述第一加法器,用于接收其中一个所述第一选择器提供的所述第一加法信号和另一个所述第二选择器提供的第二加法信号,并将所述第一加法信号和所述第二加法信号进行加法运算,获得第一和值;以及,
将最后一个所述第一和值作为所述第二目标信号,并将所述第二目标信号存储至所述第一寄存器组中的最后一个第一寄存器。
可选地,所述微分器还包括第二控制器和第二选择器组,
所述第二控制器,用于控制所述第二选择器组中的两个第二选择器从所述第二寄存器组所接收到的所述第一相加结果和所述第二寄存器组中的所述第二信号中分别选取出进行所述加法运算的两个信号;其中一个所述第二选择器所选取的信号作为第三加法信号,另一个所述第二加法器所选取的信号作为第四加法信号;
所述反相器,用于接收另一个所述第二选择器提供的所述第四加法信号,并对所述第四加法信号进行取反运算;
所述第二加法器,用于接收其中一个所述第二选择器提供的所述第三加法信号和所述反相器提供的进行所述反相运算后的所述第四加法信号,并将所述第三加法信号和进行所述反相运算后的所述第四加法信号进行加法运算,获得第二和值;以及,
将最后一个所述第二和值作为所述第三目标信号,并将所述第三目标信号存储至所述第二寄存器组中的最后一个第二寄存器。
可选地,所述CIC滤波器还包括下采样计数器,
其中,所述下采样计数器为4位计数器。
根据本公开的第二方面,还提供一种抽取滤波器,其包括:
以上第一方面所述的CIC滤波器,所述CIC滤波器的输入端为所述抽取滤波器的输入端;
第一半带滤波器,所述第一半带滤波器的输入端与所述CIC滤波器的输出端连接,以接收所述CIC滤波器输出的第三目标信号;
第二半带滤波器,所述第二半带滤波器的输入端与所述第一半带滤波器的输出端连接;以及,
IIR滤波器,所述IIR滤波器的输入端与所述第二半带滤波器的输出端连接,所述IIR滤波器的输出端为所述抽取滤波器的输出端。
可选地,所述第一半带滤波器包括第三寄存器组和第三加法器,所述第三寄存器组用于接收所述CIC滤波器提供的第三目标信号,所述第三加法器用于对所述第三目标信号和所述第三寄存器组中的第三信号进行加法运算,获得第四目标信号;
第二半带滤波器,所述第二半带滤波器包括第四寄存器组和所述第三加法器,所述第四寄存器组用于接收所述第一半带滤波器提供的所述第四目标信号,所述第三加法器用于对所述第四目标信号和所述第四寄存器组中的第四信号进行加法运算,获得第五目标信号;
IIR滤波器,所述IIR滤波器包括第五寄存器组和所述第三加法器,所述第五寄存器组用于接收所述第二半带滤波器提供的所述第五目标信号,所述第三加法器用于对所述第五目标信号和所述第五寄存器组中的第五信号进行加法运算,获得第六目标信号;
其中,所述第一半带滤波器、所述第二半带滤波器和所述IIR滤波器共用所述第三加法器。
可选地,所述抽取滤波器还包括第三控制器,
所述第三控制器,用于依次控制所述第三加法器对所述第三目标信号和所述第三寄存器中的第三信号进行加法运算,获得第四目标信号;以及,控制所述第三加法器对所述第四目标信号和所述第四寄存器中的第四信号进行加法运算,获得第五目标信号;以及,控制所述第三加法器对所述第五目标信号和所述第五寄存器中的第五信号进行加法运算,获得第六目标信号。
可选地,所述抽取滤波器还包括编码单元,
所述编码单元,用于接收所述第三寄存器组提供的所述第三目标信号和所述第三信号,并对所述第三目标信号和所述第三信号分别进行CSD编码,获得第一编码结果和第二编码结果;
所述第三加法器,用于接收所述编码单元提供的所述第一编码结果和所述第二编码结果,并对所述第一编码结果和所述第二编码结果进行加法运算,获得所述第四目标信号。
可选地,所述抽取滤波器还包括加减控制器,
所述加减控制器,用于接收所述编码单元提供的所述第二编码结果,并对所述第二编码结果进行取反运算;
所述第三加法器,用于接收所述编码单元提供的所述第一编码结果和所述加减控制器提供的进行所述取反运算后的所述第二编码结果,并对所述第一编码结果和进行所述取反运算后的所述第二编码结果进行加法运算,获得所述第四目标信号。
根据本公开的第三方面,还提供克风,其包括:
抽取滤波器,所述抽取滤波器为以上第二方面所述的抽取滤波器。
根据本公开实施例,其提供一种新的CIC滤波器,该CIC滤波器采样时分复用的方式,仅需要第一加法器和第二加法器这两个加法器便可实现CIC滤波器的降采样处理,该种设计方式,减少了CIC滤波器对芯片面积资源的占用,实现智能麦克风的面积需求。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本公开的实施例,并且连同其说明一起用于解释本公开的原理。
图1是根据本公开实施例的CIC滤波器的原理框图;
图2是根据本公开实施例的抽取滤波器的原理框图;
图3是根据本公开另一实施例的抽取滤波器的原理框图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
本公开实施例提供一种CIC滤波器,该CIC滤波器可以应用于麦克风中。该麦克风可以是设置于电子设备中,作为电子设备的一个模块,也可以是独立于电子设备的外部设备,该麦克风可以为智能麦克风。
图1是根据本公开实施例提供的一种CIC滤波器的方框原理图。
参见图1所示,该CIC滤波器10包括积分器110和微分器120,其中,积分器110和微分器120通信连接。
本实施例中,积分器110包括第一加法器111和第一寄存器组112,第一寄存器组112用于接收第一目标信号,第一加法器111用于将第一目标信号和第一寄存器组111中的第一信号进行加法运算,获得第二目标信号。
以上第一加法器111和第一寄存器组112通信连接。
第一寄存器组112可以包括依次通信连接的第一寄存器1121,第一寄存器1122、第一寄存器1123、第一寄存器1124和第一寄存器1125,其中,第一寄存器1125为第一寄存器组112中的最后一个第一寄存器。
本实施例中,该CIC滤波器10还包括下采样计数器130,且,该下采样计数器为4位计数器,以对第一目标信号进行16倍降采样。
本实施例中,积分器110还包括第一控制器113和第一选择器组114。并且,第一控制器113与第一寄存器组112通信连接,第一控制器113与第一选择器组114通信连接,第一寄存器组112和第一选择器组114通信连接,第一寄存器组112与第一加法器111通信连接。
以上第一选择器组114包括第一选择器1141和第一选择器1142这两个选择器。
第一控制器113用于在第一控制器113的状态发生变化时,控制第一一选择器组114中的两个第一选择器从第一寄存器组112所接收到的第一目标信号和第一寄存器组112中的第一信号中分别选取出进行加法运算的两个信号;其中一个第一选择器1141所选取的信号为第一加法信号,另一个第一选择器1142所选取的信号为第二加法信号。
第一加法器111用于接收其中一个第一选择器1141提供的第一加法信号和另一个第二选择器1142提供的第二加法信号,并将第一加法信号和第二加法信号进行加法运算,获得第一和值;以及,将最后一个第一和值作为第二目标信号,并将第二目标信号存储至第一寄存器组112中的最后一个第一寄存1125中。
接下来示出一个例子的积分器110的工作过程:
S101,第一寄存器组112中的第一寄存器1121接收第一目标信号,在第一控制器113的状态为0时,第一控制器113控制第一选择器1141从第一寄存器1121中选择第一目标信号作为第一加法信号,以及,控制第二选择器1142从第一寄存器1121中选择第一信号作为第二加法信号,并由第一加法器111将第一加法信号和第一加法信号相加后获得第一和值,将该第一和值写入第一寄存器1121,同时,第一控制器113的状态变为1。
本步骤S101中第一寄存器1121中的第一信号为第一寄存器1121中的初始数据。
S102,在第一控制器113的状态为1时,第一控制器113控制第一选择器1141从第一寄存器1121中选择第一信号作为第一加法信号,以及,控制第二选择器1142从第一寄存器1122中选择第一信号作为第二加法信号,并由第一加法器111将第一加法信号和第一加法信号相加后获得第一和值,并将该第一和值写入第一寄存器1122,同时,第一控制器113的状态变为2。
可以理解的是,本步骤S102中第一寄存器1121中的第一信号为以上步骤S101中所获得的第一和值,第一寄存器1122中的第一信号为第二寄存器1122中的初始数据。
S103,在第一控制器113的状态为2时,第一控制器113控制第一选择器1141从第一寄存器1122中选择第一信号作为第一加法信号,以及,控制第二选择器1142从第一寄存器1123中选择第一信号作为第二加法信号,并由第一加法器111将第一加法信号和第二加法信号相加后获得第一和值,并将该第一和值写入第一寄存器1123,同时,第一控制器113的状态变为3。
可以理解的是,本步骤S103中第一寄存器1122中的第一信号为以上步骤S102中所获得的第一和值,第一寄存器1123中的第一信号为第一寄存器1123中的初始数据。
S104,在第一控制器113的状态为3时,第一控制器113控制第一选择器1141从第一寄存器1123中选择第一信号作为第一加法信号,以及,控制第二选择器1142从第一寄存器1124中选择第一信号作为第二加法信号,并由第一加法器111将第一加法信号和第二加法信号后获得第一结果,并该将第一和值写入第一寄存器1124,同时,第一控制器113的状态变为4。
可以理解的是,本步骤S104中第一寄存器1123中的第一信号为以上步骤S103中所获得的第一和值,第一寄存器1124中的第一信号为第一寄存器1124中的初始数据。
S105,在第一控制器113的状态为4时,第一控制器113控制第一选择器1141从第一寄存器1124中选择第一信号作为第一加法信号,以及,控制第二选择器1142从第一寄存器1125中选择第一信号作为第二加法信号,并由第一加法器111将第一加法信号和第二加法信号相加后获得第一和值,并该将第一和值写入第一寄存器1125。
可以理解的是,本步骤S105中第一寄存器1124中的第一信号为以上步骤S104中所获得的第一和值,第一寄存器1125中的第一信号为第一寄存器1125中的初始数据。
可以理解的是,根据本步骤S105所获得的第一和值为第二目标信号,且,该第二目标信号存储至第一寄存器1125中。
本实施例中,微分器120包括第二加法器121、反相器122和第二寄存器组123,第二寄存器组123用于接收积分器110提供的第二目标信号,反相器122用于对第二寄存器组123中的第二信号进行反相运算,以及,第二加法器121用于将进行反相运算后的第二信号和第二目标信号进行加法运算,得到第三目标信号。
以上第二加法器121和第二寄存器组123通信连接,反相器122与第二加法器121通信连接。并且,第一寄存器组112中的最后一个寄存器为第二寄存器组123的第一个寄存器
第二寄存器组123包括第二寄存器1231,第二寄存器1232、第二寄存器1233、第二寄存器1234、第二寄存器1235、第二寄存器1236和第二寄存器1236。并且,第一寄存器组112中的最后一个寄存器1125为第二寄存器组123的第一个寄存器1231,即,CIC滤波器10中总共包括11个寄存器。
本实施例中,微分器120还包括第二控制器124和第二选择器组125。并且,第二控制器124与第二寄存器组123通信连接,第二控制器124与第二选择器组125通信连接,第二寄存器组123和第二选择器组125通信连接,第二选择器组125与反相器122通信连接。
以上第二选择器组125包括第二选择器1251和第二选择器1252这两个第二选择器。
第二控制器124用于在第二控制器124的状态发生变化时,控制第二选择器组125中的两个第二选择器从第二寄存器组123所接收到的第二目标信号和第二寄存器组123中的第二信号中分别选取出进行加法运算的两个信号;其中一个第二选择器1251所选取的信号作为第三加法信号,另一个第二选择器1252所选取的信号作为第四加法信号。
反相器122用于接收另一个第二选择器1232提供的第四加法信号,并对第四加法信号进行取反运算。
第二加法器121用于接收其中一个第二选择器1251提供的第三加法信号和反相器122提供的进行反相运算后的第四加法信号,并将第三加法信号和进行反相运算后的第四加法信号进行加法运算,获得第二和值;以及,
将最后一个第二和值作为第三目标信号,并将第三目标信号存储至第二寄存器组123中的最后一个第二寄存器1237。
接下来示出一个例子的微分器的工作过程:
S201,第二寄存器组123中的第一个第二寄存器1231接收第二目标信号,在第二控制器124的状态为0时,第二控制器124控制第二选择器1251从第二寄存器1231中选择第二目标信号作为第三加法信号,以及,控制第二选择器1252从第二寄存器1232中选择第二信号作为第四加法信号,反相器122将第二选择器1252所选择的第二信号进行取反操作,第二加法器121将第三加法信号和进行取反操作后的第四加法信号相加后获得第二和值,将该第二和值写入第二寄存器1237,将第二寄存器1231中的第二目标信号存储至第二寄存器1232,同时,第二控制器124的状态变为1。
本步骤S201中第一寄存器1231中的第二目标信号即为积分器110输出的第二目标信号,第二寄存器1232中的第二信号为第二寄存器1232中的初始数据。
S202,在第二控制器124的状态为1时,第二控制器124控制第二选择器1251从第二寄存器1237中选择第二信号作为第三加法信号,以及,控制第二选择器1252从第二寄存器1233中选择第二信号作为第四加法信号,反相器122将第二选择器1252所选择的第二信号进行取反操作,第二加法器121将第三加法信号和进行取反操作后的第四加法信号进行加法运算,获得第二和值,将第二寄存器1237中的第二信号存储至第二寄存器1233,将第二和值存储至第二寄存器1237,同时,第一控制器113的状态变为2。
可以理解的是,本步骤S202中第二寄存器1237中的第二信号为以上步骤S201中所获得的第一和值,第二寄存器1233中的第二信号为第二寄存器1233中的初始数据。
S203,在第二控制器124的状态为2时,第二控制器124控制第二选择器1251从第二寄存器1237中选择第二信号作为第三加法信号,以及,控制第二选择器1252从第二寄存器1234中选择第二信号作为第四加法信号,反相器122将第二选择器1252所选择的第二信号进行取反操作,第二加法器121将第三加法信号和进行取反操作后的第四加法信号进行加法运算,获得第二和值,将第二寄存器1237中的第二信号存储至第二寄存器1234,将该第二和值存储至第二寄存器1237,同时,第一控制器113的状态变为3。
可以理解的是,本步骤S203中第二寄存器1237中的第二信号为以上步骤S202中所获得的第二和值,第三寄存器1234中的第二信号为第二寄存器1234中的初始数据。
S204,在第二控制器124的状态为3时,第二控制器124控制第二选择器1251从第二寄存器1237中选择第二信号作为第三加法信号,以及,控制第二选择器1252从第三寄存器1235中选择第二信号作为第三加法信号,反相器122将第二选择器1252所选择的第二信号进行取反操作,第二加法器121将第三加法信号和进行取反操作后的第四加法信号进行加法运算,获得第二和值,将第二寄存器1237中的第二信号存储至第二寄存器1235,将该第二和值存储至第二寄存器1237,同时,第二控制器124的状态变为4。
可以理解的是,本步骤S204中第二寄存器1237中的第二信号为以上步骤S203中所获得的第二和值,第二寄存器1235中的第二信号为第二寄存器1235中的初始数据。
S205,在第二控制器124的状态为4时,第二控制器124控制第二选择器1251从第二寄存器1237中选择第二信号作为第三加法信号,以及,控制第二选择器1252从第三寄存器1236中选择第二信号作为第四加法信号,反相器122将第二选择器1252所选择的第二信号进行取反操作,第二加法器121将第三加法信号和进行取反操作后的第四加法信号进行加法运算,获得第二和值,将第二寄存器1237中的第二信号存储至第二寄存器1236,将该第二和值存储至第二寄存器1237。
可以理解的是,本步骤S205中第二寄存器1237中的第二信号为以上步骤S204中所获得的第二和值,第二寄存器1236中的第一信号为第二寄存器1236中的初始数据。
可以理解的是,根据本步骤S205所获得的第二和值为第三目标信号,且,该第三目标信号存储至第二寄存器1237中。
根据本公开实施例提供的CIC滤波器,该CIC滤波器采样时分复用的方式,仅需要第一加法器和第二加法器这两个加法器,该种设计方式,减少了CIC滤波器对芯片面积资源的占用,实现智能麦克风的面积需求。
本公开实施例还提供一种抽取滤波器20,该抽取滤波器20可以设置于智能麦克风中模数转换器之后,以将经过模数转换器转换后的信号进行降采用处理,如图3所示,该抽取滤波器包括:
以上实施例所述的CIC滤波器10,CIC滤波器10的输入端为抽取滤波器30的输入端。
第一半带滤波器210,第一半带滤波器210的输入端与CIC滤波器10的输出端连接,以接收CIC滤波器10输出的第三目标信号;
第二半带滤波器220,第二半带滤波器220的输入端与第一半带滤波器210的输出端连接。
IIR滤波器230,IIR滤波器230的输入端与第二半带滤波器220的输出端连接,IIR滤波器230的输出端为抽取滤波器20的输出端。
本实施例提供的抽取滤波器20,采用三级级联滤波器的结构,第一级是CIC滤波器完成16倍降采样,第二级为两个级联的半带滤波器,完成4倍采样,第三级为IIR滤波器,去除直流信号。
在一个实施例中,如图3所示,第一半带滤波器210包括第三寄存器组211和第三加法器212,第三寄存器组211用于接收CIC滤波器10提供的第三目标信号,第三加法器212用于对第三目标信号和第三寄存器组211中的第三信号进行加法运算,获得第四目标信号。
以上第三寄存器组211和第三加法器212通信连接。
第二半带滤波器220包括第四寄存器组221和第三加法器212,第四寄存器组221用于接收第一半带滤波器210提供的第四目标信号,第三加法器212用于对第四目标信号和第四寄存器组221中的第四信号进行加法运算,获得第五目标信号。
以上第四寄存器组221和第三加法器212通信连接。
IIR滤波器230包括第五寄存器组231和第三加法器212,第五寄存器组231用于接收第二半带滤波器220提供的第五目标信号,第三加法器212用于对第五目标信号和第五寄存器组231中的第五信号进行加法运算,获得第六目标信号。
以上第五寄存器组231和第三加法器212通信连接。
本实施例中,以上第三寄存器组211包括至少一个第三寄存器,以上第四寄存器组221包括至少一个第四寄存器,以上第五寄存器组231包括至少一个第五寄存器。
本实施例中,第一半带滤波器210、第二半带滤波器220和IIR滤波器230共用第三加法器212。这里,常规的半带滤波器含有大量的加法器和乘法器,在占用较大面积的同时,还具有较高的功耗。本实施例中的第一半带滤波器210、第二半带滤波器220和IIR滤波器230共用一个第三加法器,采用时分复用的方式,即实现了两个半带滤波器、IIR滤波器的级联设计,减小了对芯片面积的占用。
在一个实施例中,如图3所示,抽取滤波器20还包括第三控制器240。第三控制器240与第三寄存器组211、第四寄存器组221和第五寄存器组231通信连接。
第三控制器240用于依次控制第三加法器212对第三目标信号和第三寄存器组中的第三信号进行加法运算,获得第四目标信号;以及,控制第三加法器212对第四目标信号和第四寄存器组221中的第四信号进行加法运算,获得第五目标信号;以及,控制第三加法器212对第五目标信号和第五寄存器组中的第五信号进行加法运算,获得第六目标信号。
本实施例中,将两个半带滤波器、IIR滤波器共用一个加法器实现,并利用第三控制器对该加法器进行控制,即,采用时分复用的方式,只用一个加法器实现各个运算,降低了系统对资源的利用。
在一个实施例中,抽取滤波器20还包括编码单元250。编码单元250与第三寄存器组211、第四寄存器组221和第五寄存器组231通信连接,以及,与第三加法器212通信连接。
编码单元250用于接收第三寄存器组211提供的第三目标信号和第三信号,并对第三目标信号和第三信号分别进行CSD编码,获得第一编码结果和第二编码结果。
第三加法器212用于接收编码单元提供的第一编码结果和第二编码结果,并对第一编码结果和第二编码结果进行加法运算,获得第四目标信号。
当然,编码单元250还用于接收第四寄存器组提供的第四目标信号和第四信号,并对第四目标信号和第四信号分别进行CSD编码,获得第三编码结果和第四编码结果。
第三加法器212还用于接收编码单元250提供的第三编码结果和第四编码结果,并对第三编码结果和第四编码结果进行加法运算,获得第五目标信号。
当然,编码单元250还用于接收第五寄存器组提供的第五目标信号和第五信号,并对第五目标信号和第五信号分别进行CSD编码,获得第四编码结果和第五编码结果。
第三加法器212用于接收编码单元250提供的第四编码结果和第五编码结果,并对第四编码结果和第五编码结果进行加法运算,获得第六目标相加结果。
本实施例中,其采用CSD编码的方式实现了乘法器的运算,该乘法器只需要加法器即可实现乘法运算操作。
在一个实施例中,抽取滤波器20还包括加减控制器260。加减控制器260与第三加法器212通信连接,以及,加减控制器260与编码单元250通信连接。
加减控制器260用于接收编码单元250提供的第二编码结果,并对第二编码结果进行取反运算。
第三加法器212用于接收编码单元250提供的第一编码结果和加减控制器260提供的进行取反运算后的第二编码结果,并对第一编码结果和进行取反运算后的第二编码结果进行加法运算,获得第四目标信号。
当然,加减控制器260还用于接收编码单元250提供的第四编码结果,并对第四编码结果进行取反运算。
第三加法器212用于接收编码单元250提供的第三编码结果和加减控制器260提供的进行取反运算后的第四编码结果,并对第三编码结果和进行取反运算后的第四编码结果进行加法运算,获得第五目标信号。
当然,加减控制器260还用于接收编码单元250提供的第六编码结果,并对第六编码结果进行取反运算。
第三加法器212用于接收编码单元250提供的第五编码结果和加减控制器260提供的进行取反运算后的第六编码结果,并对第五编码结果和进行取反运算后的第六编码结果进行加法运算,获得第六目标信号。
本实施例中,当需要进行减法运算时,被加数的数所有位取反,当需要进行加法运算时,被加数的数保持不变。
本公开实施例还提供一种麦克风40,该麦克风40包括:
上述装置实施例部分提供的任一种抽取滤波器20。
在本实施例中,该麦克风可以设置于电子设备中,也可以是独立于电子设备的设备。该麦克风可以为智能麦克风,该智能麦克风可以基于FFT运算实现语音信号的识别。
在本实施例中,由于其提供的麦克风包括上述装置实施例部分提供的任一种抽取滤波器,因此,本公开实施例提供的麦克风能够实现与上述装置实施例部分提供的任一种抽取滤波器相同功能。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。对于本领域技术人员来说公知的是,通过硬件方式实现、通过软件方式实现以及通过软件和硬件结合的方式实现都是等价的。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本公开的范围由所附权利要求来限定。
Claims (8)
1.一种CIC滤波器,其特征在于,包括:
积分器,所述积分器包括第一加法器和第一寄存器组,所述第一寄存器组用于接收第一目标信号,所述第一加法器用于将所述第一目标信号和所述第一寄存器组中的第一信号进行加法运算,获得第二目标信号;
微分器,所述微分器包括第二加法器、反相器和第二寄存器组,所述第二寄存器组用于接收所述积分器提供的所述第二目标信号,所述反相器用于对所述第二寄存器组中的第二信号进行反相运算,以及,所述第二加法器用于将进行所述反相运算后的所述第二信号和所述第二目标信号进行加法运算,得到第三目标信号;
其中,所述积分器还包括第一控制器和第一选择器组,所述第一控制器,用于控制所述第一选择器组中的两个第一选择器从所述第一寄存器组所接收到的所述第一目标信号和所述第一寄存器组中的所述第一信号中分别选取出进行加法运算的两个信号;其中一个所述第一选择器所选取的信号为第一加法信号,另一个所述第一选择器所选取的信号为第二加法信号;
所述第一加法器,用于接收其中一个所述第一选择器提供的所述第一加法信号和另一个所述第一选择器提供的第二加法信号,并将所述第一加法信号和所述第二加法信号进行加法运算,获得第一和值;以及,将最后一个所述第一和值作为所述第二目标信号,并将所述第二目标信号存储至所述第一寄存器组中的最后一个第一寄存器;
其中,所述微分器还包括第二控制器和第二选择器组,所述第二控制器,用于控制所述第二选择器组中的两个第二选择器从所述第二寄存器组所接收到的所述第二目标信号和所述第二寄存器组中的所述第二信号中分别选取出进行所述加法运算的两个信号;其中一个所述第二选择器所选取的信号作为第三加法信号,另一个所述第二选择器所选取的信号作为第四加法信号;
所述反相器,用于接收另一个所述第二选择器提供的所述第四加法信号,并对所述第四加法信号进行取反运算;
所述第二加法器,用于接收其中一个所述第二选择器提供的所述第三加法信号和所述反相器提供的进行所述反相运算后的所述第四加法信号,并将所述第三加法信号和进行所述反相运算后的所述第四加法信号进行加法运算,获得第二和值;以及,将最后一个所述第二和值作为所述第三目标信号,并将所述第三目标信号存储至所述第二寄存器组中的最后一个第二寄存器。
2.根据权利要求1所述的CIC滤波器,其特征在于,所述CIC滤波器还包括下采样计数器,
其中,所述下采样计数器为4位计数器。
3.一种抽取滤波器,其特征在于,包括:
权利要求1或2所述的CIC滤波器,所述CIC滤波器的输入端为所述抽取滤波器的输入端;
第一半带滤波器,所述第一半带滤波器的输入端与所述CIC滤波器的输出端连接,以接收所述CIC滤波器输出的第三目标信号;
第二半带滤波器,所述第二半带滤波器的输入端与所述第一半带滤波器的输出端连接;以及,
IIR滤波器,所述IIR滤波器的输入端与所述第二半带滤波器的输出端连接,所述IIR滤波器的输出端为所述抽取滤波器的输出端。
4.根据权利要求3所述的抽取滤波器,其特征在于,
所述第一半带滤波器包括第三寄存器组和第三加法器,所述第三寄存器组用于接收所述CIC滤波器提供的第三目标信号,所述第三加法器用于对所述第三目标信号和所述第三寄存器组中的第三信号进行加法运算,获得第四目标信号;
第二半带滤波器,所述第二半带滤波器包括第四寄存器组和所述第三加法器,所述第四寄存器组用于接收所述第一半带滤波器提供的所述第四目标信号,所述第三加法器用于对所述第四目标信号和所述第四寄存器组中的第四信号进行加法运算,获得第五目标信号;
IIR滤波器,所述IIR滤波器包括第五寄存器组和所述第三加法器,所述第五寄存器组用于接收所述第二半带滤波器提供的所述第五目标信号,所述第三加法器用于对所述第五目标信号和所述第五寄存器组中的第五信号进行加法运算,获得第六目标信号;
其中,所述第一半带滤波器、所述第二半带滤波器和所述IIR滤波器共用所述第三加法器。
5.根据权利要求4所述的抽取滤波器,其特征在于,所述抽取滤波器还包括第三控制器,
所述第三控制器,用于依次控制所述第三加法器对所述第三目标信号和所述第三寄存器中的第三信号进行加法运算,获得第四目标信号;以及,控制所述第三加法器对所述第四目标信号和所述第四寄存器中的第四信号进行加法运算,获得第五目标信号;以及,控制所述第三加法器对所述第五目标信号和所述第五寄存器中的第五信号进行加法运算,获得第六目标信号。
6.根据权利要求4所述的抽取滤波器,其特征在于,所述抽取滤波器还包括编码单元,
所述编码单元,用于接收所述第三寄存器组提供的所述第三目标信号和所述第三信号,并对所述第三目标信号和所述第三信号分别进行CSD编码,获得第一编码结果和第二编码结果;
所述第三加法器,用于接收所述编码单元提供的所述第一编码结果和所述第二编码结果,并对所述第一编码结果和所述第二编码结果进行加法运算,获得所述第四目标信号。
7.根据权利要求6所述的抽取滤波器,其特征在于,所述抽取滤波器还包括加减控制器,
所述加减控制器,用于接收所述编码单元提供的所述第二编码结果,并对所述第二编码结果进行取反运算;
所述第三加法器,用于接收所述编码单元提供的所述第一编码结果和所述加减控制器提供的进行所述取反运算后的所述第二编码结果,并对所述第一编码结果和进行所述取反运算后的所述第二编码结果进行加法运算,获得所述第四目标信号。
8.一种麦克风,其特征在于,包括:
抽取滤波器,所述抽取滤波器为权利要求3-7中任一项所述的抽取滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110206585.2A CN113015063B (zh) | 2021-02-24 | 2021-02-24 | Cic滤波器、抽取滤波器及麦克风 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110206585.2A CN113015063B (zh) | 2021-02-24 | 2021-02-24 | Cic滤波器、抽取滤波器及麦克风 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113015063A CN113015063A (zh) | 2021-06-22 |
CN113015063B true CN113015063B (zh) | 2022-09-16 |
Family
ID=76385633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110206585.2A Active CN113015063B (zh) | 2021-02-24 | 2021-02-24 | Cic滤波器、抽取滤波器及麦克风 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113015063B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103580647A (zh) * | 2013-11-26 | 2014-02-12 | 无锡市纳微电子有限公司 | 一种滤波器结构 |
CN111801896A (zh) * | 2018-03-01 | 2020-10-20 | 德克萨斯仪器股份有限公司 | 微分电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007046181A1 (de) * | 2007-09-26 | 2009-04-02 | Micronas Gmbh | CIC-Filter mit fraktionaler Integration |
CN103166598B (zh) * | 2013-03-01 | 2016-06-08 | 华为技术有限公司 | 数字滤波器及其配置方法、电子设备及无线通信系统 |
US20190379358A1 (en) * | 2018-06-07 | 2019-12-12 | Stmicroelectronics International N.V. | Cascaded integrator-comb (cic) decimation filter with integration reset to support a reduced number of differentiators |
CN111835354A (zh) * | 2020-08-18 | 2020-10-27 | 华润半导体(深圳)有限公司 | 数字抽取滤波器及滤波方法、以及模数转换器 |
-
2021
- 2021-02-24 CN CN202110206585.2A patent/CN113015063B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103580647A (zh) * | 2013-11-26 | 2014-02-12 | 无锡市纳微电子有限公司 | 一种滤波器结构 |
CN111801896A (zh) * | 2018-03-01 | 2020-10-20 | 德克萨斯仪器股份有限公司 | 微分电路 |
Also Published As
Publication number | Publication date |
---|---|
CN113015063A (zh) | 2021-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6242074B2 (ja) | 信号データの圧縮および圧縮解除のための方法および装置(信号データの圧縮および圧縮解除) | |
CN112199707A (zh) | 一种同态加密中的数据处理方法、装置以及设备 | |
US11275568B2 (en) | Generating a synchronous digital circuit from a source code construct defining a function call | |
CN111460815B (zh) | 规则处理方法、装置、介质及电子设备 | |
US20190012404A1 (en) | Directed graph compression | |
US11599671B1 (en) | Systems and methods for finding a value in a combined list of private values | |
US20180041224A1 (en) | Data value suffix bit level compression | |
CN114118076A (zh) | 文本生成方法、装置、电子设备和计算机可读介质 | |
CN113015063B (zh) | Cic滤波器、抽取滤波器及麦克风 | |
CN113919490A (zh) | 推理引擎的适配方法、装置及电子设备 | |
CN113435528B (zh) | 对象分类的方法、装置、可读介质和电子设备 | |
CN115134078A (zh) | 一种基于秘密分享的统计方法、装置及存储介质 | |
CN114595047A (zh) | 一种批量任务处理方法和装置 | |
US11221826B2 (en) | Parallel rounding for conversion from binary floating point to binary coded decimal | |
US20160210119A1 (en) | Pipelined modular reduction and division | |
CN113010147B (zh) | Fft运算装置及麦克风 | |
US11620132B2 (en) | Reusing an operand received from a first-in-first-out (FIFO) buffer according to an operand specifier value specified in a predefined field of an instruction | |
CN116881090B (zh) | 计算装置以及控制计算装置中的计算核的能耗的方法 | |
CN117435855B (zh) | 用于进行卷积运算的方法、电子设备和存储介质 | |
CN116737390B (zh) | 原子操作的处理方法、装置、电子设备和存储介质 | |
Shao et al. | Research and implementation of a high performance parallel computing digital down converter on graphics processing unit | |
US20230283263A1 (en) | Method and Apparatus for Finite Impulse Response Filter Under Constrained Sampling Rate | |
CN110019398B (zh) | 用于输出数据的方法和装置 | |
Jain et al. | CORDIC on a configurable serial architecture for biomedical signal processing applications | |
CN117474055A (zh) | 神经网络算法的处理系统、数据处理方法和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |