CN112997088A - 具有集成环回的有线接收器的片上输入电容分压器 - Google Patents

具有集成环回的有线接收器的片上输入电容分压器 Download PDF

Info

Publication number
CN112997088A
CN112997088A CN201980071798.XA CN201980071798A CN112997088A CN 112997088 A CN112997088 A CN 112997088A CN 201980071798 A CN201980071798 A CN 201980071798A CN 112997088 A CN112997088 A CN 112997088A
Authority
CN
China
Prior art keywords
mode
interface network
loopback
capacitor
network according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980071798.XA
Other languages
English (en)
Other versions
CN112997088B (zh
Inventor
马克-安德烈·拉克鲁瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112997088A publication Critical patent/CN112997088A/zh
Application granted granted Critical
Publication of CN112997088B publication Critical patent/CN112997088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • G01R15/06—Voltage dividers having reactive components, e.g. capacitive transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

提供一种用于片上自测试和收发器故障诊断的集成环回。根据实施例，提供一种接口网络，所述接口网络包括插在所述接口网络的输入端引脚和放大器的输入端之间的AC耦合电容器、插入在所述AC耦合电容器和所述放大器的所述输入端之间的并联电容器，以及选择器。所述选择器包括连接至所述并联电容器的底板的任务模式电路组件，并且所述选择器用于在第一模式和第二模式之间进行选择，其中所述第一模式是任务模式，所述第二模式是环回模式，其中在所述第二模式下，所述任务模式电路组件形成提供环回信号的电路的至少一部分。

Description

具有集成环回的有线接收器的片上输入电容分压器
相关申请案交叉申请
本申请要求于2018年11月8日提交美国专利申请序列号16/183,912、申请名称为“具有集成环回的有线接收器的片上输入电容分压器”的美国专利申请的优先权，其内容通过引用结合在本申请中。
技术领域
本发明涉及有线串行收发器领域，尤其涉及有线收发器的内置和片上自测试。
背景技术
有线串行收发器(SerDes)在各种通信基础设施、数据中心和终端芯片组中无处不在。SerDes负责将集成电路(芯片)的数字核心与外界连接。SerDes的通信速度比芯片数字核心的频率快得多。因此，SerDes执行的功能包括信道均衡、时钟和数据恢复、重新定时以及输入符号和数据的序列化/反序列化，以便与芯片的数字核心连接。现代通信芯片可能包括100到200个或更多的SerDes。如此高密度的SerDes提高了SerDes内置和片上自测试以及诊断功能的重要性。
该背景信息旨在提供与本发明可能相关的信息。不一定要承认也不应理解为任何前述信息构成本发明的现有技术。
发明内容
本发明的目的是消除或减少现有技术中的至少一个缺点。
本发明实施例提供了一种具有集成环回的有线接收器的片上输入电容分压器。本发明的一方面提供了一种接口网络，包括AC耦合电容器，并联电容器和选择器。AC耦合电容器插在接口网络的输入端引脚和放大器的输入端之间。并联电容器插在AC耦合电容器和放大器的输入端之间。选择器包括连接至并联电容器的底板的任务模式电路组件，选择器用于在第一模式和第二模式之间进行选择，其中第一模式是任务模式，第二模式是环回模式。在第二模式下，任务模式电路组件形成提供环回信号的电路的至少一部分。
根据一些实施例，在第二模式下，选择器形成注入元件的至少一部分，其中所述注入元件提供环回信号。在一些实施例中，接口网络为单端接口网络或差分接口网络。在一些实施例中，并联电容器具有可配置电容或固定电容。在一些实施例中，选择器具有可配置电阻或固定电阻。在一些实施例中，调整所述选择器的可配置电阻，以均衡将所述环回信号从发射器传播到接收器时产生的损耗。在一些实施例中，在第二模式下，接口网络具有传递函数，其中通过配置所述并联电容器的电容和选择器的电阻中的一个或多个来调整所述传递函数。
上面已经结合可以在其上实现的本发明的方面描述了实施例。本领域技术人员应理解，实施例可以结合描述它们的方面来实现，但是也可以与该方面的其他实施例一起实现。当实施例相互排斥或彼此不兼容时，对于本领域技术人员而言将是显而易见的。对于本领域技术人员将显而易见的是，一些实施例可以对所涉及的一个方面进行描述，但是也可以应用于其他方面。
附图说明
结合下面的附图，本发明所描述的实施例的进一步的特征和优势在下面的详细描述中显而易见。
图1A至图1C示出了实施例的SerDes的单端AC耦合输入网络和串行环回电路。
图2示出了实施例的SerDes的单端AC耦合输入网络和串行环回电路。
图3示出了实施例的SerDes的差分AC耦合输入网络和串行环回电路。
图4示出了实施例的SerDes的单端AC耦合输入网络以及多个串行环回电路和多个并行的并联电容器。
图5示出了实施例的SerDes的单端AC耦合输入网络以及多个并行的并联电容器和串行环回电路。
图6示出了实施例的线性缓冲器。
应注意，在整个附图中，相同的特征通过相同的附图标记来标识。
具体实施方式
在以下描述中，通过示例实施例来描述本发明的特征。
SerDes很复杂，可以包括耦合在收发器内的接收器，发射器和时钟子系统。每个收发器都与芯片的核心相通。SerDes的自测试和自诊断的能力对于芯片的制造测试和系统级测试都很重要。一个系统可以包含数百个芯片，每个芯片可以包含数百个SerDes。因此，简化对SerDes及其连接的诊断是有益的。
内部串行环回是一种可以简化诊断SerDes的故障和连接的方法。内部串行环回可以从收发器的发射器发送数据。同一收发器的接收器无需使用芯片外部的连接即可接收传输的信息。由于收发器的发射器和接收器之间的通信路径在收发器的内部，因此可以减少诊断时间，并且可以提高SerDes的可测试性。
SerDes环回测试的常规方法是在主放大器链中注入信号。这种方法的优点是能够通过关闭放大器的第一级以隔离环回信号与远端发射器。这种方法的缺点是，既没有测试放大器的第一级，也没有测试接口网络，因此，无法实现SerDes的完整的功能覆盖。这种方法还会在主数据路径上增加额外的负载，这可能会对SerDes的任务模式性能产生不利影响。
SerDes环回测试的第二种方法是将环回信号应用于接收器的终端电阻器上。这种方法的优点是可以进行完整的功能测试覆盖，因为接口网络和放大器的第一级都经过了测试。这种方法的缺点是环回测试电路直接直流(direct current，DC)耦合到链路伙伴发射器。当链路伙伴发射器不发送信号时(在环回场景下是必需的)，该DC耦合可能会出现问题，因为该发射器可能保持静态，这可能导致存在一条使电流在发射器和环回测试电路之间流动的直接路径。DC耦合的另一个问题是收发器的发射器的共模和环回电路的共模可能不兼容。此外，该环回测试配置应配置为具有静电放电(electrostatic discharge，ESD)鲁棒性，因为环回电路被电阻为50Ω的端子隔离。该解决方案的另一个缺点是，环回电路可能需要一个具有低阻抗的大驱动器，才能在远端发射器的终端处建立足够强的环回信号。该解决方案主要是对环回信号进行低通滤波，并且不与发射器隔离。
根据实施例，提供了一种具有集成串行环回的有线接收器的片上输入电容分压器，其用于使用AC耦合输入网络作为串行环回的一部分。该配置的实施例如图1中所示。本实施例可以提供更广泛的功能覆盖，对SerDes的任务模式的影响可以忽略不计。还应注意，本实施例不具有DC电流或共模兼容性问题。图1A至图1C中所示的实施例也不需要具有高驱动强度的驱动器即可穿过接收器的输入建立环回信号。此外，本实施例具有ESD鲁棒性。
图1A至图1C中所示的集成串行环回电路利用“片上”AC耦合衰减器(也称为接口网络)的现有组件来整合环回测试功能。需要注意的是，图1A至图1C的电路图表示取决于选择器130激活类型的电路实现的变化，这将在随后的部分中进一步讨论。接口网络的发射器和接收器是片上的，这种接口网络的形式是可编程电容分压器，且也是片上的。图1A至图1C所示的集成串行环回电路的重点是具有一个片上AC耦合电容器105，该电容器105插在收发器的输入端引脚110和收发器的接收器放大器115之间。接口网络还包括一个额外的电容器，即并联电容器120，用于在需要时衰减输入信号，因此，并联电容器120可以与激活开关130配对。如图1A所示，并联电容器120具有一个通过接通开关130，插在AC耦合电容器和接收器的放大器之间的固定电容。可以使用多个开关130(选择器)将多个并联电容器120连接到接收器放大器。选择并联电容器120数量的能力是允许选择并联电容器120电容对环回信号进行程控衰减的重点。因此，配置(选择)并联电容器的电容的能力可以被视为是如图1B所示的可调并联电容器125。而且，每个开关130导通时都有固定电阻。当对环回信号的衰减进行编程时，导通期望数量的开关130的能力导致如图1B所示的可配置电阻135。
图1A至1C所示的集成环回测试电路将环回集成在接口网络内，即片上，其中将环回信号提供给注入元件的输入端，同时也是片上，环回信号为片上发射器的输出。基本上无需增加或修改接口网络的组件即可实现这种集成环回。需要注意的是，重复使用接口网络的组件不会影响任务模式路径。图1C示出了当处于环回模式时，将环回信号(LPBK)通过缓冲器140应用于并联电容器125的底板上，从而将环回信号注入接口网络。缓冲器140被称为注入器，因为它在环回模式期间将环回信号注入接口网络。通过在环回模式期间重新使用开关130作为注入元件的一部分使得缓冲器140包括开关(晶体管)130。因此，由于环回测试模式中的核心组件与任务模式中的核心组件基本相同，所以环回模式下接口网络的传递函数是接口网络的任务模式传递函数的补充。这种互补的传递函数可以对片上AC耦合接口网络进行完整的功能测试覆盖。由于环回信号注入到AC耦合电容器105的接收侧，因此环回测试电路的实施例具有ESD鲁棒性，并且不受连接到接口网络的任务模式输入110的发射器的DC状态的影响。同样需要注意的是，由于电容器105可以完全阻挡DC电流，因此没有DC电流在环回测试电路之间流动。应当理解，因为电容器105将域分开，所以即时配置消除了共模兼容性问题。此外，图示的实施例不需要高驱动强度的驱动器，因为电压通过反向电容分压器传输到放大器115输入端，该反向电容分压器建立稳态水平，因而基本上不会与高强度远端发射器“抗争”或削弱高强度远端发射器。可以通过调整AC耦合电容器105和并联电容器125(或120)的电容比来调整该稳态环回信号的振幅。
应当理解，根据实施例，注入元件被认为是基于跨导的设备，其接收环回信号作为输入并重新生成输入作为其输出。例如，注入元件可以为驱动器、缓冲器、放大器或如上所述的其他基于跨导的装置。作为示例，放大器可能具有单位增益(因此用作缓冲器)、正增益或能够衰减输入信号。
进一步参考图1A至图1C中所示的实施例，由于环回信号的注入产生在反向路径上，因此可以实现完整的功能覆盖。反向路径是在任务模式下运行的接口网络的传递函数的补充。等式1给出了接口网络的简化任务模式传递函数，其中，忽略低频和极高频零极点行为。电容器C1代表等式1和等式2中的电容器125，C2代表电容器105。
Gf＝C2/(C2+C1) (1)
等式2给出了反向路径的传递函数。
Gr＝C1/(C2+C1) (2)
等式2是等式1所描述的任务模式传递函数的补充。因此，使用环回路径可以理解和验证每个组件的影响。需要注意的是，在图1A至图1C所示的串行环回电路中，无需添加额外的电容器，因为在环回期间任务模式电容器被重新利用。添加额外的电容器会加重接口网络的负担，降低任务模式性能。因此，重要的是，环回测试电路对任务模式基本没有影响，且仍满足功能测试的覆盖目标。
图2示出了具有多个缓冲器205和电阻器235的串行环回电路。缓冲器205和电阻器235将环回信号应用于并联电容器125上。电容器125从任务模式中回收。每个缓冲器205(即注入元件)均包括驱动器、缓冲器或放大器，以确保将足够的信号强度应用于并联电容器125上。来自任务模式电路的晶体管130也可在环回电路内重新利用。缓冲器205可以配置为在电容分压器的环回或标称操作之间基本实现无缝切换，同时确保每种模式的正常工作。通过使用选择器210、215和220执行环回测试模式。在任务模式下，与电容器开关130一样，缓冲器205接地或供电。电容器125像之前图1所示的一样会加重电容器105的负担。开关130在完全过驱动时的电阻，即导通电阻(RON)，是现有控制开关的电阻。可以通过增加缓冲器的大小或增加并行缓冲器的数量来调整该电阻。由于环回信号的注入是通过将信号应用于电容器分压器上而产生的，因此可以使用驱动强度小的缓冲器。在任务模式下，可以选择晶体管130的大小，从而为任务模式传递函数实现特定的传递函数零点。
可以通过选择选择器210和215上的端口1建立环回。选择LPBK信号传播到缓冲器(晶体管225和130)，然后将LPBK应用于电容器125上。通过衰减电容器105和125注入环回信号，将LPBK信号通过等式3所述的电容器分压器传输到1级输入端(放大器115)。电容器C1代表等式3中的电容器125，C2代表电容器105。
C1/(C2+C1) (3)
等式3所描述的电容分压器是任务模式路径的补充，因此可实现收发器组件的可视性和测试覆盖。由于电容器125的电容小于电容器105，因此环回信号在环回模式下的衰减比在任务模式下要大。但是，电容器125是可配置的，并且能够通过调整来控制该环回测试路径的强度，以在需要时减少环回信号的衰减。可以通过选择选择器210、215和220上的端口2调用任务模式。禁用P型金属氧化物半导体(P-Type metal oxide semiconductor，PMOS)晶体管225，并对N型金属氧化物半导体(N-Type metal oxide semiconductor，NMOS)晶体管130应用完全静态过驱动。因此，NMOS晶体管130用作图1所示实施例中存在的普通电容器选择/激活开关。NMOS晶体管130的RON可以通过增加有源NMOS设备的并行切片数量来降低。例如，可以通过选择多个缓冲器205的选择器210、215和220上的端口2来减小NMOS晶体管130的导通电阻(RON)。通过选择选择器220的端口1可以关闭NMOS晶体管130，有效地使该晶体管处于高阻抗中。如果需要，还可以将缓冲器205的所有切片置于高阻抗中，并禁用电容器125。禁用的电容器125会选择任务路径的最低衰减。环回模式下接口网络的带宽与任务模式下接口网络的宽频带一样宽。电阻器230可实现低频覆盖，并同样适用于任务路径和环回路径。等式4描述了环回路径的传递函数。
Figure BDA0003045494680000051
等式4中的电容器C1代表电容器125，电容器C2代表电容器105，电阻器R1代表电阻器235，电阻器R2代表电阻器240。图2所示的环回电路的实施例的好处能够体现在等式4的分子中。AC耦合电容器105与电阻器240形成零点。电阻器240可以由接收侧终端组成，也可以由发射器和接收器的终端并联组合组成。接收侧终端通常位于收发器中。接口网络的等式1描述的环回传递函数有一个传递函数，该传递函数可通过配置并联电容器的电容和选择器的电阻中的一个或多个来进行调整。该环回测试电路的传递函数包括一个固有的零点，该零点可以帮助均衡所述环回信号从发射器传播到接收器缓冲器205时可能产生的损耗。环回传递函数的极点重点取决于电容器105和125的并联组合(可以将其定义为Cp＝(C1*C2)/(C1+C2)，其中Cp<<C2)以及电阻器240和235的总和。通过控制已激活的缓冲器205(切片)的数量来选择电阻器235的电阻。因此，可以调整电阻器235的电阻，以消除零点并获得总体平坦响应，或者可以用于使极点频率向上移动，从而使传递函数达到峰值。与其他环回测试实施方式相比，选择固有平坦带宽或均衡(本领域技术人员已知为峰值传递函数)的能力可能是环回电路实施例的优势，至少部分是因为平坦和峰值传递函数以最小的额外复杂度实现。如图2所示，串行环回模式下的接口网络以最小的消耗和在闲置时对任务模式最小的影响实现了完整的功能测试覆盖所述接口网络的实施例不需要附加ESD保护，因为处于环回模式的接口网络具有ESD鲁棒性，并且在DC处与发射器隔离。接口网络的实施例支持工作模式，其中发射器保持在静态的活动状态，从而确保没有DC电流流动，并且也没有共模兼容性问题。本实施例的重点是固有传递函数零点，其对于均衡发射信号是很有用的。本实施例的重点还包括可编程极点，所述极点可以通过电路中的切片缓冲器205的数量进行调谐，以在频率上实现固有的平坦传递函数。
图3示出了全差分接口网络的实施例。本实施例的操作与图2所示的单端实施例相同。
图4示出了一个实施例，其中仅一个并联电容器405被环回测试电路重复利用。任务模式下的其他并联电容器410、415和420则保持原样。
图5示出了图4所示的实施例的替代实施例。图5示出了每个单元并联电容器可以与环回缓冲器配对。并联电容器520与环回缓冲器505配对，并联电容器525与环回缓冲器510配对，并联电容器530与环回缓冲器515配对。并联电容器和成对的环回缓冲器并联连接，并且通过激活或停用环回缓冲器来控制应用于放大器115的环回信号的信号强度。原始开关130在N个环回缓冲器切片之间分裂。在一些实施例中，当存在电阻器540时，它可以用于调谐任务模式和环回测试模式路径的频率传递函数。
图1、图2、图3、图4和图5所示的实施例都包括一个线性或非线性的缓冲器。图1至图5示出了简单的非线性变频器。图6中示出了该变频器的有效线性实现。图6具有与通过并联电容器(未示出)注入环回一样的一般要求，并且同样需要将晶体管130在任务模式下的开关改用到缓冲器、注入器或放大器中的组件。线性解决方案可实现所有目标，而不会增加整体复杂性。差分对可以由线性缓冲器(在环回模式下工作时)的组件610、130、615和620组成，并引导电阻器540和625上通过的电流。当端口1处于活动状态时，差分对通过开关215传播环回信号。为了使晶体管对130和620在有源区域中工作，通过选择选择器210的端口1使晶体管610和615处于完全过驱动状态(即，其栅极为VSS)。在这种情况下，晶体管610和615在三极管中，其电阻有助于为电阻器540和625提供电阻。最后，电阻器540和625两端产生的电压被应用于并联电容器(未显示)以注入到输入端中。通过选择选择器210上的端口2以及选择器215和220上的端口2来停用晶体管610和615，即可实现任务模式操作。晶体管130和620在三极管中变成激活开关。偏压电阻器630不会对每个并联电容器(未显示)看见的差分导通电阻产生影响，因为它位于不同的接地节点上。关于单位切片应用的原理在此与图1、图2、图3、图4和图5所示实施例应用的原理相同。图6中所示的实施例可以支持从发射器到伙伴接收器的全线性路径。当所述滤波器存在或者存在并且可用时，本实施例还给予发送侧有限脉冲响应滤波器的测试和验证。
尽管已经结合本发明的具体特征和实施例对本发明进行了描述，但显然在不脱离本发明的情况下可以对其进行各种修改和组合。因此，说明书和附图仅被视为所附权利要求书所定义的本发明的说明，并且旨在覆盖在本发明范围内的任何及所有修改、变体、组合或等同物。

Claims (16)

1.一种接口网络，其特征在于，包括：
AC耦合电容器，所述AC耦合电容器插在所述接口网络的输入端引脚和放大器的输入端之间；
并联电容器，所述并联电容器插在所述AC耦合电容器和所述放大器的所述输入端之间；和
选择器，所述选择器包括连接至所述并联电容器的底板的任务模式电路组件，所述选择器用于在第一模式和第二模式之间进行选择，其中所述第一模式是任务模式，所述第二模式是环回模式，其中在所述第二模式下，所述任务模式电路组件形成提供环回信号的电路的至少一部分。
2.根据权利要求1所述的接口网络，其特征在于，在所述第二模式下，所述选择器形成注入元件的至少一部分，其中所述注入元件提供所述环回信号。
3.根据权利要求2所述的接口网络，其特征在于，所述注入元件为驱动器或缓冲器或放大器。
4.根据权利要求1至3中任一项所述的接口网络，其特征在于，所述接口网络为单端接口网络或差分接口网络。
5.根据权利要求1至4中任一项所述的接口网络，其特征在于，所述并联电容器具有可配置电容或固定电容。
6.根据权利要求1至5中任一项所述的接口网络，其特征在于，所述选择器具有可配置电阻或固定电阻。
7.根据权利要求1至6中任一项所述的接口网络，其特征在于，调整所述选择器的所述可配置电阻，以均衡将所述环回信号从发射器传播到接收器时产生的损耗。
8.根据权利要求1至7中任一项所述的接口网络，其特征在于，在所述第二模式下，所述接口网络具有传递函数，其中通过配置所述并联电容器电容和所述选择器的电阻中的一个或多个来调整所述传递函数。
9.根据权利要求8所述的接口网络，其特征在于，在所述第二模式下，所述接口网络的所述传递函数与在所述第一模式下的所述接口网络的所述传递函数互补。
10.根据权利要求1至9中任一项所述的接口网络，其特征在于，在所述第二模式下，所述接口网络的宽带带宽与所述第一模式下的所述接口网络的带宽一致。
11.根据权利要求1至10中任一项所述的接口网络，其特征在于，所述第二模式实现完整的功能测试覆盖。
12.根据权利要求1至11中任一项所述的接口网络，其特征在于，所述第二模式具有静电放电(electrostatic discharge，ESD)鲁棒性。
13.根据权利要求1至12中任一项所述的接口网络，其特征在于，所述第二模式不受连接至所述接口网络的任务模式输入端的发射器的直流(direct current，DC)状态的影响。
14.根据权利要求1至13中任一项所述的接口网络，其特征在于，通过调整所述AC耦合电容器与所述并联电容器之间的电容比来调整所述环回信号的稳态振幅。
15.根据权利要求1至14中的任一项所述的接口网络，其特征在于，片上包括所述接口网络的发射器和接收器。
16.根据权利要求1和2中的任一项所述的接口网络，其特征在于，片上集成有提供给所述注入元件的输入端的所述环回信号，并且所述环回信号为至少一个片上发射器的输出。
CN201980071798.XA 2018-11-08 2019-11-06 具有集成环回的有线接收器的片上输入电容分压器 Active CN112997088B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/183,912 2018-11-08
US16/183,912 US10776234B2 (en) 2018-11-08 2018-11-08 On-die input capacitive divider for wireline receivers with integrated loopback
PCT/CN2019/115891 WO2020094037A1 (en) 2018-11-08 2019-11-06 On-die input capacitive divider for wireline receivers with integrated loopback

Publications (2)

Publication Number Publication Date
CN112997088A true CN112997088A (zh) 2021-06-18
CN112997088B CN112997088B (zh) 2022-07-12

Family

ID=70549920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980071798.XA Active CN112997088B (zh) 2018-11-08 2019-11-06 具有集成环回的有线接收器的片上输入电容分压器

Country Status (4)

Country Link
US (1) US10776234B2 (zh)
EP (1) EP3867656B1 (zh)
CN (1) CN112997088B (zh)
WO (1) WO2020094037A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11619667B2 (en) * 2020-03-31 2023-04-04 Advantest Corporation Enhanced loopback diagnostic systems and methods
KR20220083914A (ko) 2020-12-11 2022-06-21 삼성전자주식회사 내부 루프백 테스트를 수행하는 송수신기 및 그것의 동작 방법
CN112748326A (zh) * 2020-12-30 2021-05-04 上海捷策创电子科技有限公司 一种芯片测试电路、装置及系统
US11923819B2 (en) 2021-06-22 2024-03-05 Mediatek Singapore Pte. Ltd. Wideband signal attenuator
US11979263B2 (en) * 2022-03-03 2024-05-07 Samsung Electronics Co., Ltd. Method and wire-line transceiver for performing serial loop back test

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1666449A (zh) * 2002-07-05 2005-09-07 飞思卡尔半导体公司 通过收发信机中反馈进行的发射机和接收机增益校准
WO2005083622A1 (en) * 2004-02-12 2005-09-09 Credence Systems Corporation Test system for integrated circuits with serdes ports
CN1938941A (zh) * 2004-02-09 2007-03-28 音频专用集成电路公司 数字传声器
CN101394678A (zh) * 2008-11-07 2009-03-25 烽火通信科技股份有限公司 一种通用于gepon/gpon的串行化/反串行化接口模块
US20090125746A1 (en) * 2006-06-21 2009-05-14 Broadcom Corporation Integrated circuit with intra-chip clock interface and methods for use therewith
CN101630996A (zh) * 2009-08-17 2010-01-20 珠海市佳讯实业有限公司 以太网至非成帧e1转换器及e1环回检测方法
CN101826998A (zh) * 2010-04-29 2010-09-08 华为技术有限公司 实现交换网片全交换功能测试的方法及交换网片
CN102217203A (zh) * 2008-11-13 2011-10-12 高通股份有限公司 具有用于ip2自测的内部环回导体的rf收发机ic
CN102843184A (zh) * 2012-08-28 2012-12-26 中兴通讯股份有限公司 测试用四通道小型可插拔环回装置
CN104185955A (zh) * 2012-03-27 2014-12-03 英特尔公司 具有集成rx/tx可配置无源网络的收发器
US20150198647A1 (en) * 2014-01-16 2015-07-16 International Business Machines Corporation On-chip test for integrated ac coupling capacitors
EP3194989A1 (en) * 2014-08-29 2017-07-26 R&D Circuits Inc. A structure and implementation method for implementing an embedded serial data test loopback, residing directly under the device under test within a printed circuit board
CN107423178A (zh) * 2017-07-17 2017-12-01 天津市英贝特航天科技有限公司 一种 Serdes接口测试方法及系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719374A (en) * 1986-04-11 1988-01-12 Ampex Corporation Broadband electric field controlled switching circuit
US6175274B1 (en) * 1999-07-26 2001-01-16 Nokia Mobile Phones Limited Switched gain low noise amplifier
US7742751B2 (en) * 2006-12-20 2010-06-22 Intel Corporation Filter scheme for receiver
US8929808B2 (en) * 2011-09-29 2015-01-06 Broadcom Corporation Antenna driver circuit for NFC reader applications
US8731031B1 (en) 2012-05-02 2014-05-20 Inphi Corporation Serializer/deserializer apparatus with loopback configuration and methods thereof
US9306609B1 (en) 2015-01-13 2016-04-05 Huawei Technologies Co., Ltd. DC-coupled differential circuit front end
US9397623B1 (en) 2015-02-27 2016-07-19 Huawei Technologies Co., Ltd. Dual path double zero continuous time linear equalizer
US9871529B1 (en) 2017-02-06 2018-01-16 Huawei Technologies Co., Ltd. Asynchronous SAR ADC with conversion speed control feedback loop
US10958228B2 (en) * 2018-06-25 2021-03-23 Polycom, Inc. Dynamically adjusting common mode rejection ratio

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1666449A (zh) * 2002-07-05 2005-09-07 飞思卡尔半导体公司 通过收发信机中反馈进行的发射机和接收机增益校准
CN1938941A (zh) * 2004-02-09 2007-03-28 音频专用集成电路公司 数字传声器
WO2005083622A1 (en) * 2004-02-12 2005-09-09 Credence Systems Corporation Test system for integrated circuits with serdes ports
US20090125746A1 (en) * 2006-06-21 2009-05-14 Broadcom Corporation Integrated circuit with intra-chip clock interface and methods for use therewith
CN101394678A (zh) * 2008-11-07 2009-03-25 烽火通信科技股份有限公司 一种通用于gepon/gpon的串行化/反串行化接口模块
CN102217203A (zh) * 2008-11-13 2011-10-12 高通股份有限公司 具有用于ip2自测的内部环回导体的rf收发机ic
CN101630996A (zh) * 2009-08-17 2010-01-20 珠海市佳讯实业有限公司 以太网至非成帧e1转换器及e1环回检测方法
CN101826998A (zh) * 2010-04-29 2010-09-08 华为技术有限公司 实现交换网片全交换功能测试的方法及交换网片
CN104185955A (zh) * 2012-03-27 2014-12-03 英特尔公司 具有集成rx/tx可配置无源网络的收发器
CN102843184A (zh) * 2012-08-28 2012-12-26 中兴通讯股份有限公司 测试用四通道小型可插拔环回装置
US20150198647A1 (en) * 2014-01-16 2015-07-16 International Business Machines Corporation On-chip test for integrated ac coupling capacitors
EP3194989A1 (en) * 2014-08-29 2017-07-26 R&D Circuits Inc. A structure and implementation method for implementing an embedded serial data test loopback, residing directly under the device under test within a printed circuit board
CN107423178A (zh) * 2017-07-17 2017-12-01 天津市英贝特航天科技有限公司 一种 Serdes接口测试方法及系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
B. LAQUAI;YI CAI: "Testing gigabit multilane SerDes interfaces with passive jitter injection filters", 《PROCEEDINGS INTERNATIONAL TEST CONFERENCE 2001 (CAT. NO.01CH37260)》 *
SHALINI ARORA ET AL: "SERDES external loopback test using production parametric-test hardware", 《2016 IEEE INTERNATIONAL TEST CONFERENCE (ITC)》 *
李康: "以低成本测试机实现含高速接口电路芯片测试技术", 《万方论文》 *
王鸿滨: "二纤双向复用段共享保护环保护倒换时间的计算与测试", 《测试与维护》 *

Also Published As

Publication number Publication date
US10776234B2 (en) 2020-09-15
WO2020094037A1 (en) 2020-05-14
EP3867656A1 (en) 2021-08-25
US20200151076A1 (en) 2020-05-14
CN112997088B (zh) 2022-07-12
EP3867656B1 (en) 2024-08-21
EP3867656A4 (en) 2021-12-29

Similar Documents

Publication Publication Date Title
CN112997088B (zh) 具有集成环回的有线接收器的片上输入电容分压器
US11902056B2 (en) Low-impedance switch driver in passive multi-input comparator for isolation of transmit signals in multi-mode configuration
US7702011B2 (en) High-speed serial data receiver architecture
US7724815B1 (en) Method and apparatus for a programmably terminated receiver
US7756197B1 (en) Built in self test (BIST) for high-speed serial transceivers
US7825695B2 (en) OR gate connecting LVDS comparators to multiplexer
US7113759B2 (en) Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection
US6504449B2 (en) Phase compensated switched attenuation pad
US8230281B2 (en) Techniques for boundary scan testing using transmitters and receivers
US11894959B2 (en) Ultra-high-speed PAM-N CMOS inverter serial link
US7723995B2 (en) Test switching circuit for a high speed data interface
US7855563B2 (en) Robust cable connectivity test receiver for high-speed data receiver
US7873922B2 (en) Structure for robust cable connectivity test receiver for high-speed data receiver
EP3248345B1 (en) Method and apparatus for mitigation of baseline wander on ac coupled link
US20240250715A1 (en) Rejection of end-of-packet dribble in high speed universal serial bus repeaters
CN109286878A (zh) 一种信号传输电路
US8704527B2 (en) Comparison judgment circuit
US7770078B2 (en) Integrated circuit communication self-testing
US6924659B1 (en) Programmable signal termination for FPGAs and the like
US20030006796A1 (en) Methods and apparatus for bi-directional signaling
US10715358B1 (en) Circuit for and method of receiving signals in an integrated circuit device
US11035900B2 (en) Scan-chain testing via deserializer port
US20230246661A1 (en) Simultaneous Bi-directional Hybrid Transceiver for Single-Ended Voltage Mode Signaling
KR20240122281A (ko) 송수신기 및 송수신기에 대한 루프백 테스트 방법
US6693465B1 (en) Open input sense for differential receiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant