CN112993020A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN112993020A
CN112993020A CN202010979495.2A CN202010979495A CN112993020A CN 112993020 A CN112993020 A CN 112993020A CN 202010979495 A CN202010979495 A CN 202010979495A CN 112993020 A CN112993020 A CN 112993020A
Authority
CN
China
Prior art keywords
electrode
gate
contact holes
electronic device
minimum distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010979495.2A
Other languages
English (en)
Other versions
CN112993020B (zh
Inventor
戴名柔
蔡嘉豪
程怡瑄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to CN202310529944.7A priority Critical patent/CN116314292A/zh
Priority to US16/950,907 priority patent/US11973085B2/en
Publication of CN112993020A publication Critical patent/CN112993020A/zh
Application granted granted Critical
Publication of CN112993020B publication Critical patent/CN112993020B/zh
Priority to US18/614,718 priority patent/US20240234442A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本揭露提供一种电子装置，包括基板以及多个晶体管。多个晶体管设置于基板上。多个晶体管中至少一个包括半导体层、栅绝缘层、栅极、第一电极以及第二电极。半导体层设置于基板上。栅绝缘层设置于半导体层上且包括多个第一接触孔与多个第二接触孔。栅极设置于栅绝缘层上。第一电极设置于栅极上且具有远离栅极的第一侧。第一电极通过多个第一接触孔接触半导体层。第二电极设置于栅极上且具有远离栅极的第二侧。第二电极通过多个第二接触孔接触半导体层。多个第一接触孔具有远离栅极的第一边缘。第一侧与栅极之间的最小距离小于多个第一接触孔中的一个第一接触孔的第一边缘与栅极之间的最小距离。本揭露实施例的电子装置可具有较小的尺寸。

Description

电子装置
技术领域
本揭露涉及一种电子装置，尤其涉及一种可具有较小的尺寸的电子装置。
背景技术
平面显示面板已广泛地应用于电子设备例如移动电话、电视、监视器、平板电脑、车用显示器、穿戴装置以及桌上型电脑中。随电子产品蓬勃发展，对于电子产品上的显示品质的要求越来越高，使得用于显示的电子装置不断朝向更大及更高解析度的显示效果改进。
发明内容
本揭露是提供一种电子装置，其可具有较小的尺寸。
根据本揭露的实施例，电子装置包括基板以及多个晶体管。多个晶体管设置于基板上。多个晶体管包括半导体层、栅绝缘层、栅极、第一电极以及第二电极。半导体层设置于基板上。栅绝缘层设置于半导体层上且包括多个第一接触孔与多个第二接触孔。栅极设置于栅绝缘层上。第一电极设置于栅极上且具有远离栅极的第一侧。第一电极通过多个第一接触孔接触半导体层。第二电极设置于栅极上且具有远离栅极的第二侧。第二电极通过多个第二接触孔接触半导体层。多个第一接触孔具有远离栅极的第一边缘。第一侧与栅极之间的最小距离小于多个第一接触孔中的一个第一接触孔的第一边缘与栅极之间的最小距离。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1A为本揭露一实施例的电子装置的上视示意图；
图1B为图1A的电子装置沿剖面线A-A’的剖面示意图；
图1C为本揭露另一实施例的电子装置的上视示意图；
图2为本揭露另一实施例的电子装置的上视示意图；
图3为本揭露另一实施例的电子装置的上视示意图；
图4A为本揭露另一实施例的电子装置的剖面示意图；
图4B为图4A的电子装置沿剖面线B-B’的剖面示意图；
图5为本揭露另一实施例的电子装置的剖面示意图；
图6A为本揭露另一实施例的电子装置的剖面示意图；
图6B为图6A的电子装置沿剖面线C-C’的剖面示意图。
附图标号说明
100、100a、100b、100c、100d、100e：电子装置；
110：基板；
120、120’、120a、120a’、120b、120b’、120c、120c’、120d、120d’、120e：晶体管；
131、131a、131a’、132、132a、132a’、133：第一接触孔；
131’、132’、133’：第一边缘；
134、134a、134a’、135、136：第二接触孔；
134’、135’、136’：第二边缘；
140、141：绝缘层；
142：缓冲层；
150：介电层；
151、152、153：第一开孔；
154、155、156：第二开孔；
160：金属走线；
A-A’、B-B’、C-C’：剖面线；
CH、CH1、CH2：通道层；
D1、D1’、D1c’、D1d’、D2、D3、D3’、D3c’、D3d’、D4：最小距离；
G1：第一间隙；
G2：第二间隙；
GE、GE’：栅极；
GI：栅极绝缘层；
L：左臂；
P1、P1’、P2、P3、P3’：间距；
R：右臂；
SD1、SD1’：第一电极；
SD1a、SD1a’：第一侧；
SD2：第二电极；
SD2a：第二侧；
SE、SEc、SEd、SEe：半导体层；
SE1、SE1c、SE1d：第一侧边；
SE2、SE2c、SE2d：第二侧边；
W1、W2、W3、W4：宽度；
X、Y：方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，需注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包括任何直接及间接的电性连接手段。
在本揭露中，长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面影像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。
本揭露的电子装置可包括显示装置、天线装置、感测装置、触控电子装置(touchdisplay)、曲面电子装置(curved display)或非矩形电子装置(free shape display)，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括发光二极管、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，QD)、其它合适的显示介质、或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、无机发光二极管(inorganic light-emittingdiode，LED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(可例如为QLED、QDLED)、或其他适合的材料或上述的任意排列组合，但不以此为限。显示装置可例如包括拼接显示装置，但不以此为限。天线装置可例如是液晶天线，但不以此为限。天线装置可例如包括天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等周边系统以支援显示装置、天线装置或拼接装置。下文将以电子装置说明本揭露内容，但本揭露不以此为限。
需知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A为本揭露一实施例的电子装置的上视示意图。图1B为图1A的电子装置沿剖面线A-A’的剖面示意图。为了附图清楚及方便说明，图1A省略绘示了电子装置中的若干元件。
请同时参照图1A与图1B，本实施例的电子装置100包括基板110以及多个晶体管120、120’。其中，基板110可包括硬性基板、软性基板或前述的组合。举例来说，基板110的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、其它合适的基板材料、或前述的组合，但不以此为限。
在本实施例中，多个晶体管120、120’设置于基板110上。多个晶体管120、120’可设置于电子装置100的非显示区(未示出)中，但不以此为限。举例来说，多个晶体管120、120’可设置于非显示区中的解多工器电路(de-multiplexer circuits，demux)和/或静电放电防护电路(anti-electrostatic discharge circuits)(未示出)，但不以此为限。在一些实施例中，多个晶体管120、120’也可以设置于电子装置100的显示区和/或非显示区(未示出)中。虽然图1A示意地绘示2个晶体管，但本揭露并不对晶体管的数量加以限制。以下以晶体管120为例进行说明。
在本实施例中，晶体管120包括半导体层SE、栅极绝缘层GI、栅极GE、第一电极SD1以及第二电极SD2。其中，半导体层SE设置于基板110上。半导体层SE包括第一侧边SE1以及与第一侧边SE1相对的第二侧边SE2。第一侧边SE1邻近于第一电极SD1且第二侧边SE2邻近于第二电极SD2。半导体层SE的材料可包括非晶质硅(amorphous silicon)、低温多晶硅(LTPS)、金属氧化物(例如氧化铟镓锌IGZO)、其他合适的材料或上述的组合，但不以此为限。
在本实施例中，栅极绝缘层GI设置于半导体层SE上且覆盖缓冲层142。栅极绝缘层GI包括多个第一接触孔131、132、133与多个第二接触孔134、135、136。多个第一接触孔131、132、133与多个第二接触孔134、135、136分别暴露出部分的半导体层SE以及部分的缓冲层142。此外，在电子装置100的上视图中(如图1A)，多个第一接触孔131、132、133分别沿着栅极GE的延伸方向(方向Y)排列，且多个第二接触孔134、135、136分别沿着栅极GE的延伸方向(方向Y)排列。多个第一接触孔131、132、133与多个第二接触孔134、135、136分别设置于栅极GE的相对两侧。于方向X，第一接触孔131与第二接触孔134对应设置，第一接触孔132与第二接触孔135对应设置，且第一接触孔133与第二接触孔136对应设置，但不以此为限。其中，方向X可以为剖面线A-A’的延伸方向，方向X不同于方向Y，且方向X垂直于方向Y。此外，虽然图1A示意地绘示3个第一接触孔131、132、133与3个第二接触孔134、135、136，但本揭露并不对第一接触孔与第二接触孔的数量加以限制。此外，栅极绝缘层GI可为单层或多层结构，且可例如包括有机材料、无机材料或前述的组合，但不以此为限。
在本实施例中，栅极GE设置于栅极绝缘层GI上。在电子装置100的上视图中(如图1A)，栅极GE设置于多个第一接触孔131、132、133与多个第二接触孔134、135、136之间，且栅极GE设置于第一电极SD1与第二电极SD2之间。在一些实施例中，第一电极SD1可以是源极，第二电极SD2可以是漏极。而在一些实施例中，第一电极SD1可以是漏极，第二电极SD2可以是源极。
在本实施例中，电子装置100还包括绝缘层140、绝缘层141、缓冲层142以及介电层150。绝缘层140设置于栅极GE与栅极绝缘层GI之间，且对应于栅极GE。缓冲层142设置于栅极绝缘层GI与基板110之间。此外，绝缘层140、绝缘层141、缓冲层142以及介电层150可为单层或多层结构，且可例如包括有机材料、无机材料或前述的组合，但不以此为限。
在本实施例中，介电层150设置于栅极绝缘层GI上，且介电层150覆盖栅极GE以及绝缘层140。介电层150包括多个第一开孔151、152、153与多个第二开孔154、155、156。多个第一开孔151、152、153连通对应的多个第一接触孔131、132、133，且多个第二开孔154、155、156连通对应的多个第二接触孔134、135、136，以分别暴露出部分的半导体层SE。此外，在电子装置100的上视图中(如图1A)，多个第一开孔151、152、153分别沿着栅极GE的延伸方向(方向Y)排列，且多个第二开孔154、155、156分别沿着栅极GE的延伸方向(方向Y)排列。多个第一开孔151、152、153与多个第二开孔154、155、156分别设置于栅极GE的相对两侧。于方向X，第一开孔151与第二开孔154对应设置，第一开孔152与第二开孔155对应设置，且第一开孔153与第二开孔156对应设置，但不以此为限。
在本实施例中，第一电极SD1设置于栅极GE以及介电层150上，且第一电极SD1具有远离栅极GE的第一侧SD1a。如图1A及图1B，晶体管120、120’于基板110上沿方向X排列，其中第一电极SD1和第二电极SD2与栅极GE有些许距离，所以第一电极SD1远离栅极GE的侧边，可为第一电极SD1沿方向X远离栅极GE的第一侧SD1a，而第二电极SD2远离栅极GE的侧边，可为第二电极SD2沿方向X远离栅极GE的第二侧SD2a。在一些实施例中，第一电极SD1和第二电极SD2与栅极GE切齐或重叠(未图示)，同样会有第一电极SD1沿方向X远离栅极GE的第一侧SD1a以及第二电极SD2沿方向X远离栅极GE的第二侧SD2a。在另一实施例中，如图1C晶体管120、120’于基板110上也可沿方向Y排列，第一电极SD1远离栅极GE的侧边，可为第一电极SD1沿方向Y远离栅极GE的第一侧SD1a，而第二电极SD2远离栅极GE的侧边，可为第二电极SD2沿方向Y远离栅极GE的第二侧SD2a。在一些实施例中，第一电极SD1和第二电极SD2与栅极GE切齐或重叠(未图示)，同样会有第一电极SD1沿方向Y远离栅极GE的第一侧SD1a以及第二电极SD2沿方向Y远离栅极GE的第二侧SD2a。第一电极SD1还可设置于介电层150的多个第一开孔151、152、153以及栅极绝缘层GI的多个第一接触孔131、132、133内，以使第一电极SD1可通过多个第一开孔151、152、153以及多个第一接触孔131、132、133接触半导体层SE。在本实施例中，第二电极SD2设置于栅极GE以及介电层150上，且第二电极SD2具有远离栅极GE的第二侧SD2a。第二电极SD2还可设置于介电层150的多个第二开孔154、155、156以及栅极绝缘层GI的多个第二接触孔134、135、136内，以使第二电极SD2可通过多个第二开孔154、155、156以及多个第二接触孔134、135、136接触半导体层SE。在一些实施例中，介电层150的多个第一开孔151、152、153可以较大于第一接触孔131、132、133。在一些实施例中，介电层150的多个第二开孔154、155、156可以较大于第二接触孔134、135、136，但不以此为限。此外，在电子装置100的上视图中(如图1A)，第一电极SD1与第二电极SD2可分别设置于栅极GE的相对两侧。在本实施例中，第一电极SD1和/或第二电极SD2的材料可包括透明导电材料或非透明导电材料，例如铟锡氧化物、铟锌氧化物、氧化铟、氧化锌、氧化锡、金属材料(例如铝、钼、铜、银等)、其它合适的材料或上述的组合，但不以此为限。在本实施例中，第一电极SD1和/或第二电极SD2的结构，可以是单层或多层结构，但不以此为限。此外，在本实施例中，在电子装置100的上视图中(如图1A)，多个第一接触孔131、132、133的底部具有远离栅极GE的第一边缘131’、132’、133’。其中，第一电极SD1的第一侧SD1a与栅极GE之间的最小距离D1可以小于多个第一接触孔131、132、133中的一个第一接触孔131的第一边缘131’与栅极GE之间的最小距离D2，但不以此为限。在一些实施例中，第一电极SD1的第一侧SD1a与栅极GE之间的最小距离D1也可以小于多个第一接触孔131、132、133的第一边缘131’、132’、133’与栅极GE之间的最小距离D2。也就是说，第一电极SD1并未填满于多个第一开孔151、152、153以及多个第一接触孔131、132、133内。即，在多个第一接触孔131、132、133中，第一电极SD1的第一侧SD1a与多个第一接触孔131、132、133的第一边缘131’、132’、133’之间具有第一间隙G1。此外，在本实施例中，第一间隙G1的宽度W1例如是小于多个第一接触孔131、132、133的宽度W2的一半，也就是说，第一电极SD1于多个第一接触孔131、132、133中的宽度例如是大于多个第一接触孔131、132、133的宽度W2的一半，但不以此为限。在本实施例中，最小距离D1、D2以及宽度W1、W2例如是沿着方向X进行测量。
在本实施例中，在电子装置100的上视图中(如图1A)，多个第二接触孔134、135、136的底部具有远离栅极GE的第二边缘134’、135’、136’。其中，第二电极SD2的第二侧SD2a与栅极GE之间的最小距离D3可以小于多个第二接触孔134、135、136中的一个第二接触孔134的第二边缘134’与栅极GE之间的最小距离D4，但不以此为限。在一些实施例中，第二电极SD2的第二侧SD2a与栅极GE之间的最小距离D3也可以小于多个第二接触孔134、135、136的第二边缘134’、135’、136’与栅极GE之间的最小距离D4。也就是说，第二电极SD2并未填满于多个第二开孔154、155、156以及多个第二接触孔134、135、136内。即，在多个第二接触孔134、135、136中，第二电极SD2的第二侧SD2a与多个第二接触孔134、135、136的第二边缘134’、135’、136’之间具有第二间隙G2。第二间隙G2的宽度W3例如是小于多个第二接触孔134、135、136的宽度W4的一半，即第二电极SD2于多个第二接触孔134、135、136中的宽度大于多个第二接触孔134、135、136的宽度W4的一半，但不以此为限。在本实施例中，最小距离D3、D4以及宽度W3、W4例如是沿着方向X进行测量。
在本实施例中，绝缘层141设置于介电层150上、第一间隙G1内以及第二间隙G2内。绝缘层141覆盖第一电极SD1以及第二电极SD2。绝缘层141与栅极绝缘层GI分别位于介电层150的相对两侧。
在本实施例中，第一电极SD1的第一侧SD1a可以与半导体层SE的第一侧边SE1实质上切齐，且第二电极SD2的第二侧SD2a可以与半导体层SE的第二侧边SE2实质上切齐。因此，半导体层SE的第一侧边SE1与栅极GE之间的最小距离D1’可大致上相似于第一电极SD1的第一侧SD1a与栅极GE之间的最小距离D1，且半导体层SE的第二侧边SE2与栅极GE之间的最小距离D3’也可大致上相似于第二电极SD2的第二侧SD2a与栅极GE之间的最小距离D3。因此，在本实施例中，半导体层SE的第一侧边SE1与栅极GE之间的最小距离D1’也可以小于多个第一接触孔131、132、133的第一边缘131’、132’、133’与栅极GE之间的最小距离D2，且半导体层SE的第二侧边SE2与栅极GE之间的最小距离D3’也可以小于多个第二接触孔134、135、136的第二边缘134’、135’、136’与栅极GE之间的最小距离D4，但不以此为限。在本实施例中，最小距离D1’、D3’例如是沿着方向X进行测量。在一些实施例中，第一电极SD1的第一侧SD1a可以小于半导体层SE的第一侧边SE1，且第二电极SD2的第二侧SD2a可以小于半导体层SE的第二侧边SE2，但不以此为限。
在本实施例中，在电子装置100的上视图中(如图1A)，晶体管120与晶体管120’相邻设置。其中，晶体管120与晶体管120’之间的间距P1可为晶体管120的第一电极SD1的第一侧SD1a与晶体管120’的第一电极SD1’的第一侧SD1a’之间的最小距离，且所述最小距离可避免晶体管120与晶体管120’之间发生短路。在本实施例中，由于最小距离D1小于最小距离D2且最小距离D3小于最小距离D4，因而可使本实施例的电子装置100中的晶体管120、120’的尺寸可缩小。藉此，也可使相邻的晶体管120与晶体管120’之间的间距P1可缩小，本实施例中可缩小1微米至5微米，但不以此为限。
简言之，在本揭露实施例的电子装置100中，通过使第一电极SD1的第一侧SD1a与栅极GE之间的最小距离D1小于第一接触孔131、132、133的第一边缘131’、132’、133’与栅极GE之间的最小距离D2的方式，可用来缩小晶体管120、120’的尺寸并缩小相邻的两晶体管120、120’之间的间距P1。此外，通过使第二电极SD2的第二侧SD2a与栅极GE之间的最小距离D3小于第二接触孔134、135、136的第二边缘134’、135’、136’与栅极GE之间的最小距离D4的方式，也可用来缩小晶体管120、120’的尺寸并缩小相邻的两晶体管120、120’之间的间距P1。因此，通过上述的方式，可使本揭露实施例的电子装置100具有较小的尺寸。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2为本揭露另一实施例的电子装置的上视示意图。请同时参照图1A与图2，本实施例的电子装置100a大致相似于图1A的电子装置100，因此两实施例中相同与相似的构件于此不再重述。在本实施例的电子装置100a的上视图中，多个第一接触孔131a、132a(或131a’、132a’)与多个第二接触孔134a(或134a’)呈交错排列。
具体来说，请参照图2，于方向X，晶体管120a的第一接触孔131a不会与第二接触孔134a对应设置，第一接触孔132a不会与第二接触孔134a对应设置，且第一接触孔131a以及第一接触孔132a可与第二接触孔134a呈交错排列。因此，在相邻的晶体管120a与晶体管120a’之间，晶体管120a的第二接触孔134a也会与晶体管120a’的第一接触孔131a’以及第一接触孔132a’呈交错排列。藉此，可缩小晶体管120a的第二电极SD2的第二侧SD2a与晶体管120a’的第一电极SD1’的第一侧SD1a’之间的间距，以使本实施例的电子装置100a的相邻的晶体管120a与晶体管120a’之间的间距P2可小于图1A的电子装置100的相邻的晶体管120与晶体管120’之间的间距P1，且例如是间距P2可小于间距P1 1微米至3微米，但不以此为限。
图3为本揭露另一实施例的电子装置的上视示意图。请同时参照图1A与图3，本实施例的电子装置100b大致相似于图1A的电子装置100，因此两实施例中相同与相似的构件于此不再重述。在本实施例的电子装置100b的上视图中，电子装置100b还包括金属走线160。
具体来说，请参照图3，金属走线160与第一电极SD1以及第二电极SD2为同一层别，且金属走线160设置于晶体管120b与晶体管120b’之间。金属走线160沿着方向Y延伸，且大致上平行于栅极GE。其中，由于本实施例的电子装置100b中的晶体管120b、120b’的尺寸可小于现有的电子装置中的晶体管的尺寸，因此，相邻的晶体管120b与晶体管120b’之间的间距P3(即晶体管120b的第一电极SD1的第一侧SD1a与晶体管120b’的第一电极SD1’的第一侧SD1a’之间的最小距离)也可小于现有的电子装置的相邻的两个晶体管之间的间距，且例如是小于1微米至5微米，但不以此为限。
图4A为本揭露另一实施例的电子装置的剖面示意图。图4B为图4A的电子装置沿剖面线B-B’的剖面示意图。请同时参照图1A-图1B与图4A-图4B，本实施例的电子装置100c大致相似于图1A-图1B的电子装置100，因此两实施例中相同与相似的构件于此不再重述。在本实施例的电子装置100c的上视图中，晶体管120c的半导体层SEc的第一侧边SE1c与栅极GE之间的最小距离D1c’大于第一接触孔131、132、133的第一边缘131’、132’、133’与栅极GE之间的最小距离D2，且半导体层SE的第二侧边SE2c与栅极GE之间的最小距离D3c’大于第二接触孔134、135、136的第二边缘134’、135’、136’与栅极GE之间的最小距离D4。
具体来说，请同时参照图4A与图4B，半导体层SEc的第一侧边SE1c以及第二侧边SE2c可分别以远离栅极GE的方向延伸，以使半导体层SEc的第一侧边SE1c以及第二侧边SE2c可分别延伸至第一接触孔131、132、133以及第二接触孔134、135、136外。藉此，在对栅极绝缘层GI进行蚀刻以形成第一接触孔131、132、133以及第二接触孔134、135、136时，可以确保栅极绝缘层GI的第一接触孔131、132、133以及第二接触孔134、135、136可完全地形成在半导体层SEc上，以避免在对栅极绝缘层GI进行蚀刻时也会继续对下方的缓冲层142进行蚀刻。
此外，相较于图1A-图1B的电子装置100，由于本实施例并未变更第一电极SD1的第一侧SD1a与栅极GE之间的最小距离D1以及第二电极SD2的第二侧SD2a与栅极GE之间的最小距离D3，因此，本实施例的电子装置100c的晶体管120c与晶体管120c’之间的间距P1’可大致上相似于图1A-图1B的电子装置100的晶体管120与晶体管120’之间的间距P1。
图5为本揭露另一实施例的电子装置的剖面示意图。请同时参照图3与图5，本实施例的电子装置100d大致相似于图3的电子装置100b，因此两实施例中相同与相似的构件于此不再重述。在本实施例的电子装置100d的上视图中，晶体管120d的半导体层SEd的第一侧边SE1d与栅极GE之间的最小距离D1d’大于第一接触孔131、132、133的第一边缘131’、132’、133’与栅极GE之间的最小距离D2，且半导体层SEd的第二侧边SE2d与栅极GE之间的最小距离D3d’大于第二接触孔134、135、136的第二边缘134’、135’、136’与栅极GE之间的最小距离D4。
具体来说，半导体层SEd的第一侧边SE1d以及第二侧边SE2d可分别以远离栅极GE的方向延伸，以使半导体层SEd的第一侧边SE1d以及第二侧边SE2d可分别延伸至第一接触孔131、132、133以及第二接触孔134、135、136外。藉此，在形成第一接触孔131、132、133以及第二接触孔134、135、136时，可以确保第一接触孔131、132、133以及第二接触孔134、135、136可完全地形成在半导体层SEd上，以避免在进行蚀刻时也会继续对下方的缓冲层(未示出)进行蚀刻。
此外，相较于图3的电子装置100b，由于本实施例并未变更第一电极SD1的第一侧SD1a与栅极GE之间的最小距离D1以及第二电极SD2的第二侧SD2a与栅极GE之间的最小距离D3，因此，本实施例的电子装置100d的晶体管120d与晶体管120d’之间的间距P3’可大致上相似于图3的电子装置100b的晶体管120b与晶体管120b’之间的间距P3。
图6A为本揭露另一实施例的电子装置的剖面示意图。图6B为图6A的电子装置沿剖面线C-C’的剖面示意图。请同时参照图4A-图4B与图6A-图6B，本实施例的电子装置100e大致相似于图4A-图4B的电子装置100c，因此两实施例中相同与相似的构件于此不再重述。在本实施例的电子装置100e的上视图中，晶体管120e的栅极GE’的轮廓为U型。
具体来说，栅极GE’具有左臂L与右臂R。其中，栅极GE’的左臂L与右臂R可分别对应于半导体层SEe的通道层CH1以及通道层CH2。因此，相较于图4B的电子装置100c的晶体管120c的半导体层SEc为一个通道层CH，本实施例的电子装置100e的晶体管120e的半导体层SEe为双通道结构。
综上所述，在本揭露实施例的电子装置中，通过使第一电极的第一侧与栅极之间的最小距离小于第一接触孔中的第一边缘与栅极之间的最小距离，可用来缩小晶体管的尺寸并缩小相邻的两晶体管之间的间距。此外，通过使第二电极的第二侧与栅极之间的最小距离小于第二接触孔中的第二边缘与栅极之间的最小距离，也可用来缩小晶体管的尺寸并缩小相邻的两晶体管之间的间距。因此，通过上述的方式，可使本揭露实施例的电子装置具有较小的尺寸。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (10)

1.一种电子装置，其特征在于，包括：
基板；以及
多个晶体管，设置于所述基板上，其中所述多个晶体管中至少一个，包括：
半导体层，设置于所述基板上；
栅绝缘层，设置于所述半导体层上，且包括多个第一接触孔与多个第二接触孔；
栅极，设置于所述栅绝缘层上；
第一电极，设置于所述栅极上，具有远离所述栅极的第一侧，且通过所述多个第一接触孔接触所述半导体层；以及
第二电极，设置于所述栅极上，具有远离所述栅极的第二侧，且通过所述多个第二接触孔接触所述半导体层，
其中所述多个第一接触孔具有远离所述栅极的第一边缘，且所述第一侧与所述栅极之间的最小距离小于所述多个第一接触孔中的一个所述第一接触孔的所述第一边缘与所述栅极之间的最小距离。
2.根据权利要求1所述的电子装置，其特征在于，所述第一侧与所述栅极之间的最小距离小于所述多个第一接触孔的所述第一边缘与所述栅极之间的最小距离。
3.根据权利要求1所述的电子装置，其特征在于，所述多个第二接触孔具有远离所述栅极的第二边缘，且所述第二侧与所述栅极之间的最小距离小于所述多个第二接触孔中的一个所述第二接触孔的所述第二边缘与所述栅极之间的最小距离。
4.根据权利要求3所述的电子装置，其特征在于，所述第二侧与所述栅极之间的最小距离小于所述多个第二接触孔的所述第二边缘与所述栅极之间的最小距离。
5.根据权利要求3所述的电子装置，其特征在于，在所述多个第一接触孔中，所述第一侧与所述第一边缘之间具有第一间隙，且在所述多个第二接触孔中，所述第二侧与所述第二边缘之间具有第二间隙。
6.根据权利要求5所述的电子装置，其特征在于，还包括：
介电层，设置于所述栅绝缘层上，且包括多个第一开孔与多个第二开孔，其中所述多个第一开孔连通所述多个第一接触孔，且所述多个第二开孔连通所述多个第二接触孔；以及
绝缘层，设置于所述介电层上、所述第一间隙内以及所述第二间隙内。
7.根据权利要求3所述的电子装置，其特征在于，所述半导体层包括第一侧边以及与所述第一侧边相对的第二侧边，所述第一侧边邻近于所述第一电极，且所述第二侧边邻近于所述第二电极。
8.根据权利要求7所述的电子装置，其特征在于，所述第一电极的所述第一侧与所述半导体层的所述第一侧边切齐，且所述第二电极的所述第二侧与所述半导体层的所述第二侧边切齐。
9.根据权利要求7所述的电子装置，其特征在于，所述第一侧边与所述栅极之间的最小距离大于所述第一边缘与所述栅极之间的最小距离，且所述第二侧边与所述栅极之间的最小距离大于所述第二边缘与所述栅极之间的最小距离。
10.根据权利要求1所述的电子装置，其特征在于，所述多个第一接触孔与所述多个第二接触孔呈交错排列。
CN202010979495.2A 2019-12-12 2020-09-17 电子装置 Active CN112993020B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202310529944.7A CN116314292A (zh) 2019-12-12 2020-09-17 电子装置
US16/950,907 US11973085B2 (en) 2019-12-12 2020-11-18 Electronic device
US18/614,718 US20240234442A1 (en) 2019-12-12 2024-03-24 Electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962946976P 2019-12-12 2019-12-12
US62/946,976 2019-12-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310529944.7A Division CN116314292A (zh) 2019-12-12 2020-09-17 电子装置

Publications (2)

Publication Number Publication Date
CN112993020A true CN112993020A (zh) 2021-06-18
CN112993020B CN112993020B (zh) 2023-05-30

Family

ID=76344288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010979495.2A Active CN112993020B (zh) 2019-12-12 2020-09-17 电子装置

Country Status (2)

Country Link
CN (1) CN112993020B (zh)
TW (1) TWI728916B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040109110A1 (en) * 2002-12-10 2004-06-10 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
US20070278492A1 (en) * 2006-06-01 2007-12-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
TW201001715A (en) * 2008-05-02 2010-01-01 Ensiltech Corp Thin film transistor and method of fabricating the same
US20160033800A1 (en) * 2013-12-23 2016-02-04 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
US20170059908A1 (en) * 2015-08-28 2017-03-02 Innolux Corporation Display device
TW201717405A (zh) * 2010-12-28 2017-05-16 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20170194401A1 (en) * 2015-12-31 2017-07-06 Samsung Display Co., Ltd. Thin film transistor for display device and organic light emitting diode display device including the same
CN107452749A (zh) * 2016-04-08 2017-12-08 群创光电股份有限公司 显示装置及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040109110A1 (en) * 2002-12-10 2004-06-10 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
US20070278492A1 (en) * 2006-06-01 2007-12-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
TW201001715A (en) * 2008-05-02 2010-01-01 Ensiltech Corp Thin film transistor and method of fabricating the same
TW201717405A (zh) * 2010-12-28 2017-05-16 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20160033800A1 (en) * 2013-12-23 2016-02-04 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
US20170059908A1 (en) * 2015-08-28 2017-03-02 Innolux Corporation Display device
US20170194401A1 (en) * 2015-12-31 2017-07-06 Samsung Display Co., Ltd. Thin film transistor for display device and organic light emitting diode display device including the same
CN107452749A (zh) * 2016-04-08 2017-12-08 群创光电股份有限公司 显示装置及其制造方法

Also Published As

Publication number Publication date
TWI728916B (zh) 2021-05-21
CN112993020B (zh) 2023-05-30
TW202123420A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
US20240234442A1 (en) Electronic device
US20230387142A1 (en) Electronic device
CN112863329B (zh) 显示装置
CN112993020B (zh) 电子装置
CN112242417A (zh) 显示设备及电子装置的制作方法
CN113725229B (zh) 显示装置
US11658207B2 (en) Capacitor and electronic device
CN112864233B (zh) 电子装置
TWI804313B (zh) 電子裝置及其製造方法
TWI752508B (zh) 顯示裝置
US12062747B2 (en) Electronic device
US20240081112A1 (en) Display device including elastic protrusions on pad area of substrate
CN112785917B (zh) 电子装置
US20210132669A1 (en) Electronic device
WO2023008243A1 (ja) 画素構造体および表示装置
CN112786618A (zh) 半导体装置
CN118510331A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant