CN112968429B

CN112968429B - 一种基于p沟道mos管的开关短路保护电路

Info

Publication number: CN112968429B
Application number: CN202110155693.1A
Authority: CN
Inventors: 高甲
Original assignee: Gosuncn Iot Technology Co ltd
Current assignee: Gosuncn Iot Technology Co ltd
Priority date: 2021-02-04
Filing date: 2021-02-04
Publication date: 2023-02-28
Anticipated expiration: 2041-02-04
Also published as: CN112968429A

Abstract

本文公开了一种基于P沟道MOS管的开关短路保护电路，属于电子电路技术领域，该电路包括：晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、差分运算放大器U1A、二极管D1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻RT、电容C1和电容C2；通过分立电路实现P沟道MOS开关管的过流短路保护，且保护电流值可以通过硬件方式进行配置，满足了不同设备的需求。

Description

一种基于P沟道MOS管的开关短路保护电路

技术领域

本文涉及电子电路技术领域，尤其涉及一种基于P沟道MOS管的开关短路保护电路。

背景技术

P沟道MOS管由于其控制简单、导通阻抗低和开关速度高等特点广泛应用于各种生产实践中。在车载电路系统中PMOS常用于接口高边开关驱动电路，用来驱动各种外设，由于车载系统布线复杂，在组装阶段和使用阶段中，经常出现接口连接错误，当PMOS的漏极输出短路时，会造成PMOS烧毁，造成不必要的损失。因此P沟道MOS管的输出短路保护尤为重要，市场上也有带自保护功能的PMOS存在，但其保护电压较低，不适用于电动车等72V工作电压系统，其满电工作电压在84V左右，瞬时电压会到达100V以上，目前没有合适的器件满足要求。

发明内容

本文在于提供一种基于P沟道MOS管的开关短路保护电路，通过分立电路实现P沟道MOS开关管的过流短路保护，且保护电流值可以通过硬件方式进行配置，满足了不同设备的需求。

本文解决上述技术问题所采用的技术方案如下：

根据本文的一个方面，提供的一种基于P沟道MOS管的开关短路保护电路，包括：晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、差分运算放大器U1A、二极管D1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻 R7、电阻R8、电阻R9、电阻RT、电容C1和电容C2；其中，电阻R1的一端和电阻R3的一端一起与控制端CTRL连接，电阻R1的另一端与电阻R2的一端、电容C2的一端及晶体管Q3的栅极连接，电阻R2的另一端和电容C2的另一端一起接地，晶体管Q3的源极与二极管D1的正极连接，二极管D1的负极与晶体管Q2的漏极及接口OUT连接，电阻R3的另一端与电阻R4的一端、晶体管Q3的漏极、晶体管Q4的漏极及晶体管Q1的栅极连接在一起，电阻R4 的另一端与晶体管Q1的源极一起接地，晶体管Q1的漏极与电阻R5的一端及晶体管Q2的栅极连接，电阻R5的另一端与电源VP、电阻RT的一端及电阻 R8的一端连接在一起，电阻RT的另一端与晶体管Q2的源极及电阻R9的一端连接，电阻R8的另一端与差分运算放大器U1A的正输入端连接，电阻R9的另一端与差分运算放大器U1A的负输入端连接，差分运算放大器U1A的电源端与电源VCC连接，差分运算放大器U1A的输出端与电阻R6的一端连接，电阻 R6的另一端与电阻R7的一端、电容C1的一端及晶体管Q4的栅极连接，电阻 R7的另一端与电容C1的另一端及晶体管Q4的源极一起接地。

可选地，所述晶体管Q1、晶体管Q3、晶体管Q4皆为N沟道MOS管；所述晶体管Q2为P沟道MOS管。

可选地，所述二极管D1为肖特基二极管。

可选地，所述差分运算放大器U1A的工作电压为VCC。

可选地，所述电阻RT为采样电阻。

可选地，所述电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7为KΩ级电阻；所述电阻R8、电阻R9为MΩ级电阻；所述电容C1、电容C2为nF级电容。

可选地，所述电源VP为高边开关电压源。

本发明实施例的一种基于P沟道MOS管的开关短路保护电路，该电路包括：晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、差分运算放大器U1A、二极管D1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻 R7、电阻R8、电阻R9、电阻RT、电容C1和电容C2；通过分立电路实现P沟道MOS开关管的过流短路保护，且保护电流值可以通过硬件方式进行配置，满足了不同设备的需求。

附图说明

图1为本发明实施例提供的一种基于P沟道MOS管的开关短路保护电路的电路图；

图2为本发明实施例提供的一种基于P沟道MOS管的开关短路保护电路正常工作时的电路图；

图3为本发明实施例提供的一种基于P沟道MOS管的开关短路保护电路异常工作时的电路图。

本文目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为了使本文所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本文进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本文，并不用于限定本文。

实施例

如图1所示，在本实施例中，一种基于P沟道MOS管的开关短路保护电路，包括：晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、差分运算放大器U1A、二极管D1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻 R7、电阻R8、电阻R9、电阻RT、电容C1和电容C2；其中，电阻R1的一端和电阻R3的一端一起与控制端CTRL连接，电阻R1的另一端与电阻R2的一端、电容C2的一端及晶体管Q3的栅极连接，电阻R2的另一端和电容C2的另一端一起接地，晶体管Q3的源极与二极管D1的正极连接，二极管D1的负极与晶体管Q2的漏极及接口OUT连接，电阻R3的另一端与电阻R4的一端、晶体管Q3的漏极、晶体管Q4的漏极及晶体管Q1的栅极连接在一起，电阻R4 的另一端与晶体管Q1的源极一起接地，晶体管Q1的漏极与电阻R5的一端及晶体管Q2的栅极连接，电阻R5的另一端与电源VP、电阻RT的一端及电阻 R8的一端连接在一起，电阻RT的另一端与晶体管Q2的源极及电阻R9的一端连接，电阻R8的另一端与差分运算放大器U1A的正输入端连接，电阻R9的另一端与差分运算放大器U1A的负输入端连接，差分运算放大器U1A的电源端与电源VCC连接，差分运算放大器U1A的输出端与电阻R6的一端连接，电阻 R6的另一端与电阻R7的一端、电容C1的一端及晶体管Q4的栅极连接，电阻 R7的另一端与电容C1的另一端及晶体管Q4的源极一起接地。

在本实施例中，通过分立电路实现P沟道MOS开关管的过流短路保护，且保护电流值可以通过硬件方式进行配置，满足了不同设备的需求。

本实施例为适用于电动车系统的P沟道MOS管高边开关短路保护电路，通过检测电路和控制电路实现PMOS过流和过压自保护，提高安全性和稳定性。接口连接正确负载时PMOS可以正常工作；当连接错误时，检测电路可以检测是否过流并启动保护机制，关断PMOS，防止设备被烧毁。此电路特别适用于电动车等安全性和稳定性较高的应用。无论在正常工作还是连接过程造成短路，都可以快速动作，关断PMOS保护其不会烧毁。在短路修复后，又可以立刻恢复正常工作。而且保护电流和保护电压参数，可以通过硬件方式进行配置，进而满足不同的设备需求。

在本实施例中，所述晶体管Q1、晶体管Q3、晶体管Q4皆为N沟道MOS 管；所述晶体管Q2为P沟道MOS管。

在本实施例中，所述二极管D1为肖特基二极管。

在本实施例中，所述差分运算放大器U1A的工作电压为VCC。

在本实施例中，所述电阻RT为采样电阻。

在本实施例中，所述电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7为KΩ级电阻；所述电阻R8、电阻R9为MΩ级电阻；所述电容C1、电容C2为nF级电容。

在本实施例中，所述电源VP为高边开关电压源。

如图2所示，在本实施例中，在接口连接正常负载RF时，流过的电流为iF。

Q2打开过程：CTRL给出高电平Vctrl，经过R3，R4分压，VGS1>VGSth1，Q1导通，VGS1被拉低，Q2导通，iF＝VP/(RF+RT)，因C2的存在，VGS3上升缓慢，再到达VGSth3前，因VOUT近似于VP，Q3不会导通。U1A的输出VU1O ＝A*iF*RT，经过R6，R7分压，VGS4<VGSth4，Q4不会导通。VGS1依旧是高电平，Q2打开正常且状态可保持。

Q2关闭过程：CTRL给出低电平VCTRL＝0，VGS1被拉低，Q1关闭，Q2关断。同时VGS3被拉倒低电平，Q3关断。U1A的输出VOUT＝0，Q4也被关断。

如图3所示，在本实施例中，所述负载RF还与开关S1A并联。

在本实施例中，开关S1A闭合代表接口对地短路。短路可能发生在三种情况下。

短路发生在Q2关闭状态：接口对地短路，因没有Q2电流通过，不会造成烧坏。

短路发生在Q2关闭—>打开过程：CTRL给出高电平Vctrl，经过R3，R4 分压，VGS1>VGSth1，Q1导通，VGS1被拉低，Q2导通。此时因负载短路iF 很大，U1A的输出VU1O＝A*iF*RT，经过R6，R7分压VGS4>VGSth4，Q4导通。VGS1被拉低，Q2关闭。IF变为0，VU1O＝0，因C1的存在，VGS4可以保持大于VGSth一段时间。同时因接口接地，VGS3>VGSth3，Q3导通，VGS1 被持续拉低，Q2依旧关闭。

短路发生在Q2打开过程：此时Q2导通，负载短路，iF很大，U1A的输出 VOUT＝A*iF*RT，经过R6，R7分压VGS4>VGSth4，Q4导通。VGS1被拉低， Q2关闭。IF变为0，VU1O＝0，因C1的存在，VGS4可以保持大于VGSth一段时间。同时因接口接地VGS3>VGSth3，Q3导通，VGS1被持续拉低，Q2依旧关闭。

以上参照附图说明了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。

Claims

1.一种基于P沟道MOS管的开关短路保护电路，其特征在于，包括：晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、差分运算放大器U1A、二极管D1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻RT、电容C1和电容C2；其中，电阻R1的一端和电阻R3的一端一起与控制端CTRL连接，电阻R1的另一端与电阻R2的一端、电容C2的一端及晶体管Q3的栅极连接，电阻R2的另一端和电容C2的另一端一起接地，晶体管Q3的源极与二极管D1的正极连接，二极管D1的负极与晶体管Q2的漏极及接口OUT连接，电阻R3的另一端与电阻R4的一端、晶体管Q3的漏极、晶体管Q4的漏极及晶体管Q1的栅极连接在一起，电阻R4的另一端与晶体管Q1的源极一起接地，晶体管Q1的漏极与电阻R5的一端及晶体管Q2的栅极连接，电阻R5的另一端与电源VP、电阻RT的一端及电阻R8的一端连接在一起，电阻RT的另一端与晶体管Q2的源极及电阻R9的一端连接，电阻R8的另一端与差分运算放大器U1A的正输入端连接，电阻R9的另一端与差分运算放大器U1A的负输入端连接，差分运算放大器U1A的电源端与电源VCC连接，差分运算放大器U1A的输出端与电阻R6的一端连接，电阻R6的另一端与电阻R7的一端、电容C1的一端及晶体管Q4的栅极连接，电阻R7的另一端与电容C1的另一端及晶体管Q4的源极一起接地；

当CTRL给出高电平Vctrl，经过R3，R4分压，晶体管Q1的栅源电压VGS1大于晶体管Q1的阈值电压VGSth1，Q1导通，晶体管Q1的栅源电压VGS1被拉低，Q2导通；当CTRL给出低电平VCTRL=0，晶体管Q1的栅源电压VGS1被拉低，Q1关闭，Q2关断；通过Q2的导通与关断实现P沟道MOS开关管的过流短路保护。

2.根据权利要求1所述的一种基于P沟道MOS管的开关短路保护电路，其特征在于，所述晶体管Q1、晶体管Q3、晶体管Q4皆为N沟道MOS管；所述晶体管Q2为P沟道MOS管。

3.根据权利要求1所述的一种基于P沟道MOS管的开关短路保护电路，其特征在于，所述二极管D1为肖特基二极管。

4.根据权利要求1所述的一种基于P沟道MOS管的开关短路保护电路，其特征在于，所述差分运算放大器U1A的工作电压为VCC。

5.根据权利要求1所述的一种基于P沟道MOS管的开关短路保护电路，其特征在于，所述电阻RT为采样电阻。

6.根据权利要求1所述的一种基于P沟道MOS管的开关短路保护电路，其特征在于，所述电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6和电阻R7为KΩ级电阻；所述电阻R8和电阻R9为MΩ级电阻；所述电容C1和电容C2为nF级电容。

7.根据权利要求1所述的一种基于P沟道MOS管的开关短路保护电路，其特征在于，所述电源VP为高边开关电压源。