CN112966458A - 图形处理方法、电子设备、服务器和存储介质 - Google Patents
图形处理方法、电子设备、服务器和存储介质 Download PDFInfo
- Publication number
- CN112966458A CN112966458A CN202110371757.1A CN202110371757A CN112966458A CN 112966458 A CN112966458 A CN 112966458A CN 202110371757 A CN202110371757 A CN 202110371757A CN 112966458 A CN112966458 A CN 112966458A
- Authority
- CN
- China
- Prior art keywords
- filling
- pattern
- fanout
- wirings
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开提供了一种图形处理方法、电子设备、服务器和存储介质,能根据器件的版图信息设置布线之间填充图形的适配参数,并以此选取出满足该适配参数相应设定条件的填充区域,通过对Fanout图形中该填充区域的筛选操作得到该填充区域中相邻布线之间可进行图形填充操作的填充图形集合,作为间隙填充单元,将至少一个的间隙填充单元按预定规则填充到前述的填充区域,以此在设计阶段解决线网图形因间距过大而导致生产时在(布线)间距内积留太多的刻蚀液,从而导致间距旁的图形被过渡刻蚀的问题,减少后期校验过程中面板设计工程师的工作量,从而提高了设计效率,进而提高了批量生产的良率和稳定性。
Description
技术领域
本公开涉及版图设计技术领域,具体涉及一种版图设计中基于Fanout布线的图形处理方法、电子设备、服务器和存储介质。
背景技术
印刷电路板(PCB)通常是先设计好原理图,再设置PCB的外形和尺寸,接着根据自己的习惯设置环境参数,而后导入网络表及元件的封装等数据,然后再设置工作参数,通常包括板层的设定和布线规则的设定,在这些准备工作完成后,就可以对元器件进行布局,接下来是自动布线、手工调整不合理的图件等工作,最后进行设计校验,形成版图,而版图(Layout)是集成电路设计将设计并模拟优化后的电路转换成一系列几何图形,它包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息,集成电路制造厂家再根据这些版图信息来制造掩膜。
随着面板设计技术以及制造工艺的不断发展,更先进的显示装置广泛被应用在移动电话、平板电脑、手持游戏机等移动设备中以及电视、电脑等较大型设备当中,这类显示装置主要包括显示面板、触控面板或者同时具备触控功能和显示功能的面板,此类面板上通常有各种类型的导电图案构成面板中多种多样的导电线网,通常导电线网在设计时若均匀、合理布置,那么在刻蚀过程中会保持稳定,刻蚀结果会无限逼近设计要求,而当导电线网若间距过大时就可能会发生过渡刻蚀问题。
通常面板电路的线网在生产过程中,图形间距过大导致生产时在间距内积留太多的刻蚀液,从而导致过渡刻蚀对间距旁的导电图案造成不良。
发明内容
为了解决上述技术问题,本公开提供了一种版图设计中基于Fanout布线的图形处理方法、电子设备、服务器和存储介质,可以减少面板设计工程师设计校验中的工作量以及避免面板在生产过程中发生过渡刻蚀的问题,提高设计效率及批量生产的良率和稳定性。
一方面本公开提供了一种基于Fanout布线的图形处理方法,其包括:
根据器件的版图信息设置布线之间填充图形的适配参数,该适配参数至少包括待进行图形填充操作的目标结构层位置和相邻布线的间距阈值;
识别前述版图信息中目标结构层位置,选取满足前述相邻布线的间距阈值的填充区域;
通过对Fanout图形中前述填充区域的筛选操作得到间隙填充单元,该间隙填充单元为前述填充区域中相邻布线之间可进行图形填充操作的填充图形集合;
将至少一个的前述间隙填充单元按预定规则填充到前述填充区域。
优选地,前述的适配参数还包括:
前述填充图形外切矩形的长度和宽度,前述填充图形的外切矩形之间以及前述填充图形与临近的前述Fanout布线之间的间距。
优选地,前述的预定规则包括:前述填充图形不与其他图形产生交叠,且前述填充图形外切矩形之间以及前述填充图形外切矩形与前述Fanout图形边界之间的间距处于预定阈值区间。
优选地,前述通过对Fanout图形中前述填充区域的筛选操作得到间隙填充单元的步骤包括:
确定在平行于前述布线延伸的第一方向上,临近的两条前述布线之间任意相邻的两个填充图形的外切矩形的间距处于第一预设阈值区间;
确定在与前述第一方向正交的第二方向上,临近的两条前述布线之间任意一个填充图形的外切矩形和与其临近的前述布线的间距处于第二预设阈值区间;
将满足上述条件的填充图形的集合作为前述的间隙填充单元。
优选地,前述间隙填充单元存储有前述填充图形的位置信息和位于该间隙填充单元两侧布线的位置信息。
优选地,得到的前述间隙填充单元中相邻填充图形的中心连线与临近的两条前述布线的中轴线平行或正交。
优选地,前述间隙填充单元存在有填充图形为矩形,和/或存在有填充图形的图形边缘与前述Fanout图形边缘的形状相匹配。
另一方面本公开提供了一种电子设备,该电子设备搭载有EDA设计工具,其特征在于,可用于Fanout布线之间对填充图形的处理,执行以上所述的图形处理方法。
另一方面本公开还提供了一种服务器,包括:
处理器;
存储器,用于存储一个或多个程序;
其中,当前述一个或多个程序被前述处理器执行,使得该处理器实现如前所述的图形处理方法。
另一方面本公开还提供了一种计算机可读存储介质,其上存储有计算机程序,其中,该程序被处理器执行时实现如前所述的图形处理方法。
本公开的有益效果是:根据本公开提供的一种版图设计中基于Fanout布线的图形处理方法、电子设备、服务器和存储介质,能根据器件的版图信息设置布线之间填充图形的适配参数,并通过设计工具自动搜索版图信息的某一结构层线网中图形(Fanout布线)之间超过指定间距的空间,以此选取出满足该适配参数相应设定条件的填充区域,通过对Fanout图形中该填充区域的筛选操作得到该填充区域中相邻布线之间可进行图形填充操作的填充图形集合,作为间隙填充单元,将至少一个的间隙填充单元按预定规则填充到前述的填充区域,以此在设计阶段解决线网图形因间距过大而导致生产时在(布线)间距内积留太多的刻蚀液,从而导致间距旁的图形被过渡刻蚀的问题,减少后期校验过程中面板设计工程师的工作量,从而提高了设计效率,进而提高了批量生产的良率和稳定性。
附图说明
通过以下参照附图对本公开实施例的描述,本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出本公开实施例一提供的一种版图设计中基于Fanout布线的图形处理方法的流程示意图;
图2示出图1所示实施例的步骤S110在一具体实施方式中的适配参数设置界面的示意图;
图3示出图1所示实施例的步骤S110在一具体实施方式中对应适配参数的模型示意图;
图4示出版图设计中局部Fanout图形及其布线模型的示意图;
图5示出图1所示实施例的图形处理方法在一具体实施方式中实施结果的模型示意图;
图6示出本公开实施例二提供的一种服务器的结构示意图。
术语解释:
Fanout Gap:相邻布线间需要被填充的空白区域的间距,该间距为一个区间值,如图2所示,距离满足该区间值的Fanout布线之间的填充区域将会执行图形填充操作。
Fill Layer:在Fanout Gap所约束的填充区域里填充的图形的工艺结构层。
Fill Shape Width:填充图形(若填充图形为不规则图形,则为填充图形的外切矩形)的宽度;
Fill Space:填充图形与其他图形之间的距离,例如可以分为X方向(第二方向)和Y方向(第一方向)两个方向的距离,即Filling X Space和Filling Y Space,如图2所示。
具体实施方式
为了便于理解本公开,下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是,本公开可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本公开。
在目前的PCB设计中,Fanout设计是在PCB布局完成后、布线前的一项工作。主要出现在存在表面贴装器件的高层(大于2层)PCB设计中。目的是通过布一段线和过孔将原来只存在于表层的SMD(表面贴装器件)焊盘连接到内层,这样在后期的内层布线设计可以不用关注表层的SMD焊盘,只需将原本需要连接到SMD焊盘的线直接连接到该SMD焊盘Fanout出的过孔上就可以了,无须重新增加过孔,这样也就避免了对其他层的影响。因此,PCB设计过程中Fanout设计是在布局和布线中间的一个重要环节,Fanout设计质量的好坏将直接影响后端的布线工作。
在PCB设计过程中经常需要针对大量相同的封装器件进行Fanout设计。在目前的PCB设计中涉及的Fanout设计的实现主要是PCB工程师手工完成,这就使得即使不同或相同的封装器件PCB设计工程师也同样需要手工逐个完成相应的Fanout设计,现有的一种解决手段是通过EDA工具实现Fanout设计的共享机制,以改善PCB设计中涉及的Fanout设计效率较低的问题。
而通常导电线网在设计时若均匀、合理布置,那么在刻蚀过程中会保持稳定,刻蚀结果会无限逼近设计要求,而当导电线网若间距过大时就可能会发生过渡刻蚀问题,导致PCB设计的一致性较差,不便于后续的维护管理,在实际应用中,还是需要根据后端生产的校验结果的反馈信息对前端设计的布线进行手动调整,不仅工作量大,而且返工次数多且周期长,所以整个PCB设计的效率依旧比较低。
为了帮助面板设计工程师解决大间距图形之间积留太多的刻蚀液的问题,本公开实施例通过对EDA设计工具的开发应用,能自动搜索图层中大间距图形(区域)以及自动在大间距图形内自动填充相同工艺层图形,使间距内刻蚀液的量保持在合理范围,从而避免间距旁图形被过渡刻蚀。
下面,参照附图对本公开进行详细说明。
实施例一:
图1示出本公开实施例一提供的版图设计中基于Fanout布线的图形处理方法的流程示意图,图2示出图1所示实施例的步骤S110在一具体实施方式中的适配参数设置界面的示意图,图3示出图1所示实施例的步骤S110在一具体实施方式中对应适配参数的模型示意图。
参考图1,本公开实施例一提供的版图设计中基于Fanout布线的图形处理方法,该方法可以由搭载有EDA设计工具的电子设备来执行,该电子设备例如可以是服务器,也可以是终端设备。在实际应用中,利用EDA设计工具执行本实施例提供的图形处理方法进行器件Fanout设计时,能够依据工艺生产需求设置的参数(适配参数)高效准确的搜索图层中大间距图形(区域)以及自动在大间距图形内自动填充相同工艺层图形。
参见图1,该方法具体可以包括如下步骤S110至步骤S140:
步骤S110:根据器件的版图信息设置布线之间填充图形的适配参数。
在步骤S110中,该适配参数至少包括待进行图形填充操作的目标结构层位置(Fill Layer)和相邻布线的间距阈值(Fanout Gap),该待进行图形填充操作的目标结构层位置(Fill Layer)是为了遍历器件的版图信息(物理结构层),快速定位需要进行图形填充的检测操作以及图形填充操作的结构层,而相邻布线的间距阈值(Fanout Gap)是提供图形填充检测的依据,如图3所示。
可选地,前述的适配参数还可以包括:前述填充图形(或其外切矩形)的长度和宽度(Fill Shape Width),前述填充图形(或其外切矩形)之间(Fill Y Space)以及前述填充图形与临近的前述Fanout布线之间的间距(Filling X Space),如图3所示。前述填充图形(或其外切矩形)的长度和前述填充图形与临近的前述Fanout布线之间的间距(Filling XSpace)用以在相邻布线之间筛选满足在第二方向上的边界要求的填充图形(若平行于前述布线延伸的方向作为第一方向,则与之正交的方向作为第二方向,下文中的参考方向军与此相同,后文不再赘述),前述填充图形(或其外切矩形)的宽度(Fill Shape Width)和前述填充图形(或其外切矩形)之间(Fill Y Space)用以在相邻布线之间筛选满足在第一方向上的边界要求的填充图。如图2所示,可通过EDA设计工具(软件)的适配参数设置界面,对上述适配参数的至少之一进行设置和/或修改,以满足后端生产工艺的制程要求。
步骤S120:识别前述版图信息中目标结构层位置,选取满足前述相邻布线的间距阈值的填充区域。
步骤S130:通过对Fanout图形中前述填充区域的筛选操作得到间隙填充单元,该间隙填充单元为前述填充区域中相邻布线之间可进行图形填充操作的填充图形集合。
在步骤S130中,前述通过对Fanout图形中前述填充区域的筛选操作得到间隙填充单元的步骤包括:
确定在平行于前述布线延伸的第一方向上,临近的两条前述布线之间任意相邻的两个填充图形的外切矩形的间距处于第一预设阈值区间,如Fill Y Space作为该第一预设阈值区间的上限值;
确定在与前述第一方向正交的第二方向上,临近的两条前述布线之间任意一个填充图形的外切矩形和与其临近的前述布线的间距处于第二预设阈值区间,如Filling XSpace作为该第二预设阈值区间的上限值;
将满足上述条件的填充图形的集合作为前述的间隙填充单元。
在本实施例中,具体的,例如可以在间隙填充单元中执行:相邻填充图形水平切分时如果两个填充图形(或其外切矩形)之间的间隔小于该第一预设阈值区间的上限值(FillY Space)的两倍值相加填充图形外切矩形的宽度值(Filling Shape width)的和,判定该图形无法执行填充操作,予以过滤,又或者填充图形(或其外切矩形)的长度小于或等于相邻布线的间距阈值(Fanout Gap)相减该第二预设阈值区间的上限值(Filling X Space)的两倍值的差,则判定填充图形可以满足不与其他图形产生交叠。
可选地,前述间隙填充单元存储有前述填充图形的位置信息和位于该间隙填充单元两侧布线的位置信息。
步骤S140:将至少一个的前述间隙填充单元按预定规则填充到前述填充区域。
在步骤S140中,该预定规则例如可以包括:前述填充图形不与其他图形产生交叠,且前述填充图形外切矩形之间以及前述填充图形外切矩形与前述Fanout图形边界之间的间距处于预定阈值区间(如Fill Y Space和Filling X Space)。
可选地,得到的前述间隙填充单元中相邻填充图形的中心连线与临近的两条前述布线的中轴线平行或正交。
在本实施例中,局部的Fanout图形及布线如图4所示,而不同布线间隔之间的填充区域的位置及大小可能相同也可能不同,但其并不构成对本公开实施例的限制,本公开所涉及的图形处理方法可利用EDA设计工具的功能,基于设定的适配参数自动完成对不同布线间隔的检测和测量,并通过算法优化计算得到对应的间隙填充单元,并依据预定规则填充到前述的填充区域,其整体自动填充图形后的效果如图5所示。
在此需要说明的是,图5所示的应用模型中,位于同一间隙填充单元中的填充图形均是以第一方向规则排列成一列的,即相邻填充图形的中心连线与临近的两条前述布线的中轴线重合,且该填充图形均为矩形,故前述各个填充图形的外切矩形即为其本身,在其他可替代的实施例中,位于同一间隙填充单元中的填充图形还可以是沿正交方向矩阵排列的分布方式,在此不作限制。
可选地,前述间隙填充单元存在有填充图形为矩形,和/或位于同一间隙填充单元中的填充图形可以存在有填充图形的图形边缘与前述Fanout图形边缘的形状相匹配。
综上所述,本公开实施例一提供的版图设计中基于Fanout布线的图形处理方法能根据器件的版图信息设置布线之间填充图形的适配参数,并通过EDA设计工具自动搜索版图信息的某一结构层得线网中图形(Fanout布线)之间超过指定间距的空间,以此选取出满足该适配参数相应设定条件的填充区域,通过对Fanout图形中该填充区域的筛选操作得到该填充区域中相邻布线之间可进行图形填充操作的填充图形集合,作为间隙填充单元,将至少一个的间隙填充单元按预定规则填充到前述的填充区域,以此在设计阶段解决线网图形因间距过大而导致生产时在(布线)间距内积留太多的刻蚀液,从而导致间距旁的图形被过渡刻蚀的问题,减少后期校验过程中面板设计工程师的工作量,从而提高了设计效率,进而提高了批量生产的良率和稳定性。
另一方面,通过适配参数的灵活组合能实现填充方式的多样性,设计师可根据实际设计或者生产要求对填充方式进行自主控制,通过适配参数实现自动计算、填充效果,进一步降低设计强度和避免设计错误。
实施例二
图6示出本公开实施例二提供的一种服务器的结构示意图。
参考图6,本公开还提出了一种适于用来实现本公开实施例的示例性服务器的框图。需要明白的是,图6显示的服务器仅仅是一个示例,不应对本公开实施例的功能和使用范围带来任何限制。
如图6所示,服务器200以通用计算设备的形式表现。服务器200的组件可以包括但不限于:一个或者多个处理器或者处理单元210,存储器220,连接不同系统组件(包括存储器220和处理单元210)的总线201。
总线201表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器,外围总线,图形加速端口,处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说,这些体系结构包括但不限于工业标准体系结构(ISA)总线,微通道体系结构(MAC)总线,增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
服务器200典型地包括多种计算机系统可读介质。这些介质可以是任何能够被服务器200访问的可用介质,包括易失性和非易失性介质,可移动的和不可移动的介质。
系统存储器220可以包括易失性存储器形式的计算机系统可读介质,例如随机存取存储器(RAM)221和/或高速缓存存储器222。服务器200可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例,存储系统223可以用于读写不可移动的、非易失性磁介质(图6未显示,通常称为“硬盘驱动器”)。尽管图6中未示出,可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器,以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下,每个驱动器可以通过一个或者多个数据介质接口与总线201相连。存储器220可以包括至少一个程序产品,该程序产品具有一组(例如至少一个)程序模块,这些程序模块被配置以执行本公开各实施例的功能。
具有一组(至少一个)程序模块2241的程序/实用工具224,可以存储在例如存储器220中,这样的程序模块2241包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块2241通常执行本公开实施例中所描述的功能和/或方法。
进一步地,服务器200也可以与显示器300通信连接,用于显示版图设计中基于Fanout布线的图形处理结果,该显示器300可以包括但不限于,液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中,该显示器300也可以是带输入设备的显示屏或触摸屏。
进一步地,该服务器200还可与一个或者多个使得用户能与该服务器200交互的设备通信,和/或与使得该服务器200能与一个或多个其它计算设备进行通信的任何设备(例如网卡,调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口230进行。并且,服务器200还可以通过网络适配器240与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图6所示,网络适配器240通过总线201与服务器200的其它模块通信。应当明白,尽管图中未示出,可以结合服务器200使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理单元210通过运行存储在系统存储器220中的程序,从而执行各种功能应用以及数据处理,例如实现本公开实施例一所提供的一种版图设计中基于Fanout布线的图形处理方法。
实施例三
本公开实施例三还提供一种计算机可读存储介质,其上存储有计算机程序(或称为计算机可执行指令),该程序被处理器执行时用于执行本公开实施例一所提供的一种版图设计中基于Fanout布线的图形处理方法,其包括:
根据器件的版图信息设置布线之间填充图形的适配参数,该适配参数至少包括待进行图形填充操作的目标结构层位置和相邻布线的间距阈值;
识别前述版图信息中目标结构层位置,选取满足前述相邻布线的间距阈值的填充区域;
通过对Fanout图形中前述填充区域的筛选操作得到间隙填充单元,该间隙填充单元为前述填充区域中相邻布线之间可进行图形填充操作的填充图形集合;
将至少一个的前述间隙填充单元按预定规则填充到前述填充区域。
本公开实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、电线、光缆、RF等等,或者上述的任意合适的组合。可以以一种或多种程序设计语言或其组合来编写用于执行本公开实施例操作的计算机程序代码,前述程序设计语言包括面向对象的程序设计语言(诸如Java、Smalltalk、C++),还包括常规的过程式程序设计语言诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
应当说明的是,在本公开的描述中,需要理解的是,术语“上”、“下”、“内”等指示方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的组件或元件必须具有特定的方位,以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,在本文中,所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本公开所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。
Claims (10)
1.一种基于Fanout布线的图形处理方法,其特征在于,包括:
根据器件的版图信息设置布线之间填充图形的适配参数,所述适配参数至少包括待进行图形填充操作的目标结构层位置和相邻布线的间距阈值;
识别所述板图信息中目标结构层位置,选取满足所述相邻布线的间距阈值的填充区域;
通过对Fanout图形中所述填充区域的筛选操作得到间隙填充单元,该间隙填充单元为所述填充区域中相邻布线之间可进行图形填充操作的填充图形集合;
将至少一个的所述间隙填充单元按预定规则填充到所述填充区域。
2.根据权利要求1所述的图形处理方法,其特征在于,所述适配参数还包括:
所述填充图形外切矩形的长度和宽度,所述填充图形的外切矩形之间以及所述填充图形与临近的所述Fanout布线之间的间距。
3.根据权利要求2所述的图形处理方法,其特征在于,所述预定规则包括:所述填充图形不与其他图形产生交叠,且所述填充图形外切矩形之间以及所述填充图形外切矩形与所述Fanout图形边界之间的间距处于预定阈值区间。
4.根据权利要求2所述的图形处理方法,其特征在于,所述通过对Fanout图形中所述填充区域的筛选操作得到间隙填充单元的步骤包括:
确定在平行于所述布线延伸的第一方向上,临近的两条所述布线之间任意相邻的两个填充图形的外切矩形的间距处于第一预设阈值区间;
确定在与所述第一方向正交的第二方向上,临近的两条所述布线之间任意一个填充图形的外切矩形和与其临近的所述布线的间距处于第二预设阈值区间;
将满足上述条件的填充图形的集合作为所述间隙填充单元。
5.根据权利要求4所述的图形处理方法,其特征在于,所述间隙填充单元存储有所述填充图形的位置信息和位于该间隙填充单元两侧布线的位置信息。
6.根据权利要求4所述的图形处理方法,其特征在于,得到的所述间隙填充单元中相邻填充图形的中心连线与临近的两条所述布线的中轴线平行或正交。
7.根据权利要求4所述的图形处理方法,其特征在于,所述间隙填充单元存在有填充图形为矩形,和/或存在有填充图形的图形边缘与所述Fanout图形边缘的形状相匹配。
8.一种电子设备,所述电子设备搭载有EDA设计工具,其特征在于,可用于Fanout布线之间对填充图形的处理,执行上述权利要求1至7中任一项所述的图形处理方法。
9.一种服务器,包括:
处理器;
存储器,用于存储一个或多个程序;
其中,当所述一个或多个程序被所述处理器执行,使得所述处理器实现如权利要求1至7中任一项所述的图形处理方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其中,该程序被处理器执行时实现如权利要求1至7中任一项所述的图形处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110371757.1A CN112966458B (zh) | 2021-04-07 | 2021-04-07 | 图形处理方法、电子设备、服务器和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110371757.1A CN112966458B (zh) | 2021-04-07 | 2021-04-07 | 图形处理方法、电子设备、服务器和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112966458A true CN112966458A (zh) | 2021-06-15 |
CN112966458B CN112966458B (zh) | 2022-07-26 |
Family
ID=76280010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110371757.1A Active CN112966458B (zh) | 2021-04-07 | 2021-04-07 | 图形处理方法、电子设备、服务器和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112966458B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070083833A1 (en) * | 2005-10-06 | 2007-04-12 | Subhas Bothra | Method to implement metal fill during integrated circuit design and layout |
CN101379499A (zh) * | 2006-02-09 | 2009-03-04 | 高通股份有限公司 | 用于在设计版图内插入填充形式的方法和装置 |
CN102130096A (zh) * | 2010-01-15 | 2011-07-20 | 中国科学院微电子研究所 | 一种集成电路金属冗余填充物耦合电容的测试结构和方法 |
CN110660792A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力微电子有限公司 | Fdsoi标准单元的填充图形的生成方法以及版图布局方法 |
US20200134125A1 (en) * | 2018-10-31 | 2020-04-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device with filler cell region, method of generating layout diagram and system for same |
CN112613267A (zh) * | 2020-12-30 | 2021-04-06 | 北京华大九天科技股份有限公司 | 异形版图内标准单元布局方法及装置、服务器和存储介质 |
-
2021
- 2021-04-07 CN CN202110371757.1A patent/CN112966458B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070083833A1 (en) * | 2005-10-06 | 2007-04-12 | Subhas Bothra | Method to implement metal fill during integrated circuit design and layout |
CN101379499A (zh) * | 2006-02-09 | 2009-03-04 | 高通股份有限公司 | 用于在设计版图内插入填充形式的方法和装置 |
CN102130096A (zh) * | 2010-01-15 | 2011-07-20 | 中国科学院微电子研究所 | 一种集成电路金属冗余填充物耦合电容的测试结构和方法 |
US20200134125A1 (en) * | 2018-10-31 | 2020-04-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device with filler cell region, method of generating layout diagram and system for same |
CN110660792A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力微电子有限公司 | Fdsoi标准单元的填充图形的生成方法以及版图布局方法 |
CN112613267A (zh) * | 2020-12-30 | 2021-04-06 | 北京华大九天科技股份有限公司 | 异形版图内标准单元布局方法及装置、服务器和存储介质 |
Non-Patent Citations (5)
Title |
---|
邵金梓: "在提高芯片电磁兼容性方面的物理设计研究", 《中国电子学会第十四届青年学术年会论文集》 * |
邵金梓: "在提高芯片电磁兼容性方面的物理设计研究", 《中国电子学会第十四届青年学术年会论文集》, 15 May 2009 (2009-05-15), pages 19 - 23 * |
郭锐靖: "FPGA开发板设计与研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑(月刊)》 * |
郭锐靖: "FPGA开发板设计与研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑(月刊)》, no. 5, 15 May 2014 (2014-05-15), pages 3 * |
韩晓霞等: "填充辅助多晶硅图形的参数成品率版图优化", 《浙江大学学报(工学版)》, no. 12, 15 December 2015 (2015-12-15), pages 103 - 109 * |
Also Published As
Publication number | Publication date |
---|---|
CN112966458B (zh) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9064082B2 (en) | Updating pin locations in a graphical user interface of an electronic design automation tool | |
US11568118B2 (en) | Electronic device, method for generating package drawing and computer readable storage medium | |
CN114297739B (zh) | 用于版图验证的标识处理方法、装置、服务器和存储介质 | |
US7960836B2 (en) | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
CN115618791A (zh) | 集成电路版图的处理方法、电子设备、服务器及存储介质 | |
CN113673191B (zh) | 时序修正方法及装置、计算装置和存储介质 | |
CN112966458B (zh) | 图形处理方法、电子设备、服务器和存储介质 | |
CN110135082A (zh) | 一种pcb设计中负片层铜皮避让过孔的方法 | |
US20230094380A1 (en) | Method for extracting information from a display panel, device, and electronic device | |
CN112613267B (zh) | 异形版图内标准单元布局方法及装置、服务器和存储介质 | |
CN113642281B (zh) | Pcb设计图的检测方法、装置、设备及介质 | |
CN112861467A (zh) | 线宽补偿方法及装置、服务器和存储介质 | |
CN117829087A (zh) | 一种版图布线方法、装置、设备及存储介质 | |
EP2214110B1 (en) | Heuristic routing for electronic device layout designs | |
US20240054274A1 (en) | Dummy metal filling method and apparatus, device and medium | |
US11599702B2 (en) | Excitation source planning method for electrical simulation and system thereof | |
CN117291140B (zh) | 自动布线工具的绕线违例减少方法、装置、存储介质及电子终端 | |
CN114945247B (zh) | 一种pcb板外元素查询方法、装置、设备和存储介质 | |
CN112989747B (zh) | 射频传输线的布线方法、布线装置及存储介质 | |
CN116894418B (zh) | 宏单元引脚通孔位置偏差的校正方法、装置、设备及介质 | |
CN113312770A (zh) | 显示面板设计方法及装置、电子设备 | |
CN116976269A (zh) | 填充方法及装置、计算装置和存储介质 | |
CN116956810A (zh) | 布线方法及装置、计算装置和存储介质 | |
CN115859901A (zh) | Pcb走线换层设计方法、装置、计算机设备及存储介质 | |
CN117350234A (zh) | 总线布线方法及装置、计算装置和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |