CN112955956B - 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram) - Google Patents

用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram) Download PDF

Info

Publication number
CN112955956B
CN112955956B CN202180000414.2A CN202180000414A CN112955956B CN 112955956 B CN112955956 B CN 112955956B CN 202180000414 A CN202180000414 A CN 202180000414A CN 112955956 B CN112955956 B CN 112955956B
Authority
CN
China
Prior art keywords
flash memory
die
information
data
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000414.2A
Other languages
English (en)
Other versions
CN112955956A (zh
Inventor
K·胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202211133302.7A priority Critical patent/CN115458008A/zh
Publication of CN112955956A publication Critical patent/CN112955956A/zh
Application granted granted Critical
Publication of CN112955956B publication Critical patent/CN112955956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Abstract

本公开描述了用于从闪存存储器读取数据的方法和系统。一种方法可以包括由闪存存储器控制器接收对存储在多个闪存存储器管芯中的数据的读取请求。读取请求包含数据的逻辑地址。多个闪存存储器管芯中的每一个闪存存储器管芯包括一个或多个闪存存储器阵列以及一个或多个管芯上静态随机存取存储器(SRAM)存储器件。该方法还包括：识别包含逻辑到物理(L2P)信息的闪存存储器管芯的管芯上SRAM储存器；以及搜索L2P信息，以获得与逻辑地址对应的数据的物理地址。该方法还包括使用物理地址从闪存存储器管芯的闪存存储器阵列检索数据。

Description

用于缓存逻辑到物理(L2P)表的管芯上静态随机存取存储器 (SRAM)
技术领域
本公开一般地涉及闪存存储器领域，并且更特别地，涉及用于减少闪存存储器件的操作中的延迟的系统和方法。
背景技术
通过改进工艺技术、电路设计、编程算法和制造工艺将存储器单元缩放到了更小的大小。在很多服务器和移动设备中，NAND闪存存储器(一种非易失性存储技术)由于其高存储密度和相对低的存取延迟而被广泛用作主要的非易失性存储器件。三维(3D)NAND闪存存储器被开发以进一步增加存储密度并且降低制造成本。然而，由于更小的器件大小提供显著改进的存储容量的益处，因此在存储器器件中有效地并且及时地读取及写入数据变得越来越具有挑战性。
发明内容
本公开包括一种用于从闪存存储器读取数据的方法，包括由闪存存储器控制器接收对存储在多个闪存存储器管芯中的数据的读取请求。读取请求包含数据的逻辑地址。多个闪存存储器管芯中的每一个闪存存储器管芯包括一个或多个闪存存储器阵列以及一个或多个管芯上静态随机存取存储器(SRAM)存储器件。该方法还包括：识别包含逻辑到物理(L2P)信息的闪存存储器管芯的管芯上SRAM储存器；以及搜索L2P信息，以获得与逻辑地址对应的数据的物理地址。该方法还包括使用物理地址从闪存存储器管芯的闪存存储器阵列检索数据。
本公开还包括一种用于从闪存存储器读取数据的方法，包括由闪存存储器控制器接收对存储在多个闪存存储器管芯中的数据的读取请求。读取请求包括数据的逻辑地址，并且闪存存储器控制器包括控制器储存器。多个闪存存储器管芯中的每一个闪存存储器管芯包括一个或多个闪存存储器阵列以及一个或多个管芯上静态随机存取存储器(SRAM)储存器。该方法还包括在控制器储存器中搜索逻辑到物理(L2P)信息。响应于L2P信息在控制器储存器中：该方法包括使用L2P信息获得数据的物理地址以及使用物理地址从多个闪存存储器管芯检索数据。响应于L2P信息不在控制器储存器中：该方法包括识别包含L2P信息的闪存存储器管芯的管芯上SRAM存储器件以及搜索L2P信息以获得与逻辑地址对应的物理地址。该方法还包括使用物理地址从闪存存储器管芯的闪存存储器阵列检索数据。
本公开还包括一种具有多个闪存存储器管芯的闪存存储器系统。每一个闪存存储器管芯包括一个或多个NAND存储器阵列以及一个或多个管芯上SRAM存储器件。闪存存储器系统还包括闪存存储器控制器，闪存存储器控制器包括控制器储存器以及一个或多个处理器。在执行指令时，一个或多个处理器被配置为接收对存储在多个闪存存储器管芯中的数据的读取请求，其中，读取请求包括数据的逻辑地址。一个或多个处理器还被配置为识别包含逻辑到物理(L2P)信息的管芯上SRAM储存器，管芯上SRAM存储器件形成在多个闪存存储器管芯的闪存存储器管芯上。一个或多个处理器还被配置为搜索L2P信息，以获得与逻辑地址对应的数据的物理地址。闪存存储器控制器还被配置为使用物理地址从闪存存储器管芯的NAND存储器阵列检索数据。
附图说明
当结合附图阅读时，从以下具体实施方式中可以最好地理解本公开的各个方面。注意，根据工业中的惯例，各种特征未按比例绘制。实际上，为了清楚地说明和讨论，各种特征的尺寸可以任意地增加或减小。
图1是示出了根据本公开的一些实施例的闪存存储器系统的框图。
图2是示出了根据本公开的一些实施例的闪存存储器阵列的示意性电路图。
图3是示出了根据本公开的一些实施例的闪存存储器系统的操作的流程图。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域的技术人员来说，显然本公开也可以用于各种其他应用。
注意，在本说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例包括特定的特征、结构或特性，但是每个实施例可以不必包括特定的特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例实现这样的特征、结构或特性都将在相关领域的技术人员的知识范围之内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。
应当容易理解的是，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“在…上方”或“在…之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，空间相对术语，例如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等在本文中为了便于描述可以用于描述一个元件或特征与另一个(或多个)元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所使用的空间相对描述词也可以被相应地进行解释。
如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底包括顶表面和底表面。衬底的顶表面是形成半导体器件的地方，并且因此半导体器件形成在衬底的顶侧处。底表面与顶表面相对，并且因此衬底的底侧与衬底的顶侧相对。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化，也可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料、或蓝宝石晶片等非导电材料制成。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个上层结构或下层结构之上延伸，或者可以拥有小于下层结构或上层结构的范围的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面与底表面之间的或在连续结构的顶表面和底表面处的任何一对水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线、和/或过孔)以及一个或多个电介质层。
如本文所用，术语“标称/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可能由于制造工艺或公差的微小变化而产生。如本文所用，术语“大约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“大约”可以指示在例如值的10％到30％内变化的给定量的值(例如，值的±10％、±20％或±30％)。
如本文所用，术语“3D NAND存储器器件”(本文称为“存储器器件”)是指一种在横向定向的衬底上具有垂直取向的3D NAND存储器单元晶体管串(本文称为“存储器串”，例如NAND串或3D NAND存储器串)的半导体器件，其使得存储器串相对于衬底在垂直方向上延伸。如本文所用，术语“垂直/垂直地”意味着标称地垂直于衬底的横向表面。
固态驱动器(SSD)是能够记录数据的存储设备。例如，SSD设备可以使用非易失性存储器部件来存储和检索数据。用户或设备接口允许其他系统存取SSD设备的存储容量。为了永久性地存储数据，可以使用各种类型的非易失性存储器，例如，基于闪存的存储器。3DNAND存储器器件是一种被开发以增加数据存储容量的非易失性存储器器件。闪存存储器器件可以用几种不同类型的集成电路技术制造，例如具有浮栅的NOR或NAND逻辑门。取决于应用，闪存存储器器件可以被布置成阵列并且被配置为作为块、页、字和/或字节被存取。每一个页可以包含2N个字节，其中，N是整数，并且典型的页大小可以是例如每页2048个字节(2kb)、4096个字节(4kb)、8192个字节(8kb)或更多。页可以被布置成块。例如，块可以包含64个、128个或更多个页。用于NAND存储器器件的读取和写入操作在逐页基础上执行，而擦除操作可以在逐块基础上执行。
硬盘通过逻辑地址(例如，逻辑块地址)被线性寻址，而NAND器件通过物理地址(例如，页号)对存储器储存器进行寻址。因此，闪存存储器器件通常分配控制器电路的一部分以维持每一个逻辑块地址到存储数据的当前页号的映射的记录。该记录映射可以由闪存转换层(FTL)管理，FTL可以提供用于映射两个地址的逻辑到物理(L2P)表。FTL可以使用闪存存储器控制器电路的分配部分和控制软件来实施。为了检索特定数据段，主机设备可以提供目标数据的逻辑地址，并且闪存存储器控制器可以利用L2P映射表来识别非易失性存储器器件中的目标数据的物理页地址，并且检索所存储的数据。
可以使用几种方法来存储和维持L2P映射表。一种这样的方法是单级直接L2P映射。在这种映射方案下，映射表包括用于每个页的条目以及用于在包含逻辑块地址信息的每个块的末尾处的元数据的概述页。L2P映射表可以存储在闪存存储器控制器内的存储器器件中。例如，L2P映射表可以存储在静态随机存取存储器(SRAM)器件中。单级直接L2P映射可以包含用于整个闪存存储器器件的映射信息。因此，单级直接页映射方案需要大量的存储空间(每GB用户存储1-2MB的量级)来存储L2P映射表，这对于高容量闪存存储存储器器件可能是具有挑战性的。
用于存储和维持L2P映射表的另一种方法是多级映射方案。例如，多级映射方案可以将多个相邻逻辑块分组在一起，并且可以包括用于每个分组的块的页全局目录。页全局目录可以存储在闪存存储器控制器内的存储器器件(例如，SRAM)中，以用于快速存取。该映射方案还包括页中间目录和页表，它们存储并且维持在位于NAND存储器器件的备用区域中的存储器单元级处的页中。页表包含数据的物理块号和物理页号。
闪存转换层(“FTL”)可以位于闪存存储器控制模块中，用于将逻辑地址转换为物理地址。在单级直接L2P映射下，FTL可以读取并且扫描存储在闪存存储器控制器内的L2P映射表。在多级映射方案下，FTL将读取存储在闪存存储器控制器中的页全局目录，并且存取用于页中间目录和页表的NAND存储器器件的备用存储器单元，以便检索所请求的数据地址。FTL可以是存储在闪存存储器控制器模块中的静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)中的模块。对闪存存储器内的SRAM的存取速度和对NAND存储器器件的备用存储器单元的存取速度可以不同。例如，闪存存储器控制器模块内的SRAM的读取延迟可以是几微秒的量级，而从NAND存储器器件的单元级的读取延迟可以是更大的数量级，例如，几十微秒。
随着存储器器件(例如，3D NAND存储器)中的存储容量的增加，L2P表的大小已经变得非常大，并且需要大量的存储空间用于诸如存储L2P表和缓冲数据的存取操作。特别地，在不包含DRAM储存器的移动设备中，在闪存存储器控制器SRAM储存器中实施单级直接L2P表可能导致更大的器件大小和更高的制造成本。另一方面，通过在闪存存储器控制器处和在非易失性存储器器件的备用存储器单元处存储L2P表的分量来实施多级映射方案可能导致长延迟和器件性能的下降。
为了解决上述缺点，本文描述的实施例针对用于在不扩展器件占据空间的情况下减少闪存存储器系统中的延迟的系统和方法。更特别地，本公开针对在SRAM储存器中缓存L2P表，该SRAM储存器与NAND闪存存储器阵列位于同一管芯上，即管芯上SRAM。例如，页中间目录和页表可以存储在管芯上SRAM中，以用于由闪存存储器控制器快速存取。该方法可以包括实施指示标志的程序代码和/或算法，该指示标志用于提供包括目标数据的地址信息的L2P表的位置。例如，指示标志可以显示指示目标L2P表存储在管芯上SRAM储存器中的第一状态或者指示L2P表存储在闪存存储器控制器的SRAM中的第二状态。由于闪存存储器系统可以包括多于一个的闪存存储器管芯，因此指示标志还可以指示哪个闪存存储器管芯包含存储目标L2P表的管芯上SRAM。另外，该方法还可以包括在各种管芯上SRAM与闪存存储器控制器SRAM之间交换L2P表。本申请中描述的结构和部件可以在硬件、固件、软件或其任何组合上实施。本公开中描述的方法和系统可以将3D NAND闪存存储器器件的读取延迟减少超过90％。
图1示出了根据一些实施例的闪存存储器系统100的框图。闪存存储器系统100可以包括闪存存储器控制器110以及闪存存储器管芯160的阵列。闪存存储器控制器110通过接口104与主机控制器102通信。主机控制器102可操作以通过经由接口104发送命令和/或数据来请求闪存存储器控制器执行闪存存储器管芯160的读取、编程和擦除操作。闪存存储器控制器110可以被配置为从一个或多个闪存存储器管芯160(例如，闪存存储器器件的阵列)检索数据，并且经由数据总线将数据发送到主机控制器102。检索的数据可以由主机控制器102传输到主机计算机或者其他未示出的系统部件。闪存存储器器件的阵列可以包括一个或多个NAND闪存存储器的阵列，如下面作为元件170介绍的。
主机控制器102发送要存储在闪存存储器管芯160处的数据，或者通过命令闪存存储器控制器110从闪存存储器管芯160读取数据来检索数据。主机控制器102可以处理从主机计算机(图1中未示出)接收的I/O请求，确保数据完整性和有效存储，并且管理闪存存储器管芯160。接口106可以经由数据总线在闪存存储器控制器110与闪存存储器管芯160之间提供数据和控制通信。
闪存存储器控制器110可以包括编码器/解码器单元120、控制逻辑单元130、控制器储存器132、闪存转换层(FTL)140和页缓冲器150。其他合适的部件可以被包括在闪存存储器控制器110中，并且为了简单起见，在此未示出或描述。在一些实施例中，FTL 140还可以包括用于存储L2P映射信息或任何其他合适的信息的存储区域(例如，SRAM)。
编码器/解码器单元120可以提供对由闪存存储器控制器110处理的数据的编码和解码。编码器/解码器单元120还可以生成并且存储错误校正码(ECC)和元数据，以及用于存储器管理。编码器/解码器单元120可以用于检测和纠正所存储的数据中的错误。
控制逻辑单元130可以是任何合适的集成电路(例如，一个或多个处理器)，其被配置为从主机控制器102接收指令，并且通过经由接口106与闪存存储器管芯160传输命令和/或数据来执行闪存存储器管芯160的读取、编程和擦除操作(如本领域普通技术人员(POSA)所理解的)。例如，控制逻辑单元130通过主机控制器102从一个或多个外部设备接收对闪存介质存取(例如，读取或写入操作)的请求。控制逻辑单元130还可以被配置为与闪存存储器控制器110的其他部件通信并且控制这些部件。例如，控制逻辑单元130可以命令FTL扫描内部存储器储存器，以获得映射信息，并且从FTL发送/接收地址映射信息。控制逻辑单元130还可以与编码器/解码器单元120、页缓冲器150以及闪存存储器控制器110的其他合适的部件通信。
控制器储存器132可以用于存储用于控制逻辑单元130的操作的命令。在一些实施例中，控制器储存器132可以是用于存储映射信息的存储介质。例如，控制器储存器132可以包括用于闪存存储器管芯160的扇区的单级直接L2P映射表。在一些实施例中，控制器储存器132可以包括用于闪存存储器管芯160的页全局目录信息。页全局目录信息可以存储在随机存取存储器器件(RAM)中，并且用作伪缓存以提供映射数据的快速查找。页全局目录是POSA所充分理解的，并且为了简单起见，在此不进行详细描述。在一些实施例中，控制器储存器132可以包括软件代码、命令、计算机逻辑、固件、任何合适的信息。在一些实施例中，控制器储存器132可以是SRAM器件。
闪存转换层(FTL)140可以被配置为提供L2P映射表，以用于将逻辑地址转变为物理地址。由控制逻辑单元130接收的存取闪存介质的请求可以包括一个或多个逻辑块地址，其中用户数据应当被读取或写入。FTL 140可以被配置为通过扫描各种L2P表而将期望数据的逻辑块地址转换为物理地址。例如，FTL 140可以生成L2P映射信息，并且将这样的信息发送到位于闪存存储器控制器110中的存储介质，例如，控制器储存器132。FTL 140还可以将映射信息发送到位于闪存存储器管芯160上的存储介质，例如管芯上SRAM或存储器单元。FTL 140还可以在闪存存储器控制器110请求时搜索上述存储介质，以获得L2P信息。
页缓冲器150可以包括用于存储数据区段的一个或多个寄存器电路。例如，在两遍编程方案下，页缓冲器150可以存储诸如下页数据、中间页数据和上页数据的数据。主机控制器102与闪存存储器管芯160的阵列之间的数据传递可以临时存储在页缓冲器150中。页缓冲器150的结构和功能是POSA所充分理解的，并且为了简单起见，在此不进行详细描述。
闪存存储器管芯160可以被配置为存储用户数据，并且包括用于与闪存存储器控制器110通信以及用于存储L2P映射信息的电路部件。在一些实施例中，每一个闪存存储器管芯160可以包括数据缓存162、管芯上SRAM 164以及NAND闪存存储器阵列170。闪存存储器管芯160可以是存储器芯片(封装)、存储器管芯或者存储器管芯的任何部分。在一些实施例中，每一个闪存存储器管芯160可以包括一个或多个管芯上SRAM 164或者一个或多个NAND闪存存储器阵列170。为了简单起见，在图1中未示出附加的管芯上SRAM 164和NAND闪存存储器阵列170。
数据缓存162可以被配置为临时存储在闪存存储器控制器110与NAND闪存存储器阵列170之间传输的数据。例如，在用于从NAND闪存存储器阵列170存取所存储的用户数据的读取操作期间，数据缓存162可以被配置为在将检索到的数据发送到闪存存储器控制器110之前，临时存储检索到的数据。
管芯上SRAM 164可以被配置为存储L2P映射信息，以用于闪存存储器控制器110快速存取。例如，在多级映射方案下，L2P映射信息(例如，页中间目录和页表)可以存储在管芯上SRAM 164中，并且由闪存存储器控制器110的FTL 140通过接口160存取。由于从SRAM存储介质读取数据可以比从NAND闪存存储器单元读取数据快几个数量级，因此与在NAND闪存存储器阵列的备用存储器单元中存储L2P信息相比，在管芯上SRAM 164中存储这种信息可以提供尤其是较低数据读取延迟的益处。在一些实施例中，管芯上SRAM 164可以是具有比NAND闪存存储器单元快的速度的任何其他合适的存储器器件。在一些实施例中，诸如动态RAM(DRAM)的存储介质可以在闪存存储器管芯160中实施，以执行与管芯上SRAM 164类似的功能。
NAND闪存存储器阵列170可以包括一个或多个存储器平面，每一个存储器平面可以包括多个存储器块。在每一个存储器平面处可以发生相同的和并发的操作。可以是兆字节(MB)大小的存储器块是实行擦除操作的最小大小。每一个存储器块可以包括多个存储器单元，其中，每一个存储器单元可以通过诸如位线和字线的互连来寻址。位线和字线可以垂直地布设(例如，分别以行和列)，从而形成金属线的阵列。为了简单起见，存储器块又被称为“存储器阵列”或“阵列”。存储器阵列是存储器管芯中的核心区域，执行存储功能。
图2是示出了根据本公开的一些实施例的闪存存储器单元布置的示意性电路图。NAND闪存存储器阵列170可以包括部署为如图2所示的阵列布置的闪存存储器单元172的阵列。NAND闪存存储器阵列170可以是3D NAND闪存存储器阵列，其包括布置在衬底之上的栅极电极的堆叠层，其中，半导体沟道穿过字线并且与字线相交而进入到衬底中。底部/下部栅极电极用作底部/下部选择栅极。顶部/上部栅极电极用作顶部/上部选择栅极。在顶部/上部选择栅极电极与底部/下部栅极电极之间的字线/栅极电极用作字线。字线与半导体沟道的相交形成存储器单元。顶部/上部选择栅极连接到字线，以用于行选择，并且底部/下部选择栅极连接到位线，以用于列选择。3D NAND闪存存储器件及其形成方法的示例可以在标题为“存储器器件及其形成方法(Memory Device and Forming Method Thereof)”的10559592号美国专利中找到，所述专利以全文引用的方式并入本文中。
NAND闪存存储器单元172中的每一个指示存储在其中的一个或多个位值。具体地，每一个NAND闪存存储器单元172可以包括具有存储电荷的浮栅的晶体管。NAND闪存存储器单元172以多个串联串174的形式耦合，其中，存储器单元的漏极均耦合到另一NAND闪存存储器单元172的源极。NAND闪存存储器阵列170可以包括字线WL0-WLN。字线WL0-WLN中的每一个可以连接到NAND闪存存储器阵列170的行的每一个NAND闪存存储器单元172的控制栅极，并且用于偏置该行中的NAND闪存存储器单元172的控制栅极。NAND闪存存储器阵列170还包括位线BL0-BLK。位线BL0-BLK中的每一个耦合到串联串174并且耦合到数据缓存162。感测电路(未示出，但是对于POSA是显而易见的)可以由控制逻辑单元130控制以通过感测位线BL0-BLK中的特定位线上的电压或电流来检测每一个NAND闪存存储器单元172的状态。
其他合适的电路部件可以被包括在图2的示意性电路图中，并且为了简单起见未示出。例如，选择栅极、感测电路、地址解码器、驱动电路、其他支持逻辑单元/电路以及任何合适的电路部件可以被包括，并且在此为了简洁而被省略。
图3是示出了根据本公开的一些实施例的实施管芯上SRAM以用于减少数据读取延迟的闪存存储器系统的操作的流程图。应当理解，方法300不是穷举的，并且在任何所示操作步骤之前、之后或之间也可以执行其他操作步骤。在一些实施例中，方法300的一些操作步骤可以被省略，或者可以包括其他操作步骤，为了简单起见，在此不对其进行描述。在一些实施例中，方法300的操作步骤可以以不同的顺序和/或变化来执行。方法300可以使用图1和图2中描述的闪存存储器件和电路来执行。
根据本公开的一些实施例，方法300在操作步骤310处开始，其中，主机控制器发起用户数据读取请求。参考图1，主机控制器102可以通过接口104向闪存存储器控制器110发起用户数据请求命令，从而请求存储在闪存存储器阵列170中的特定用户数据段。在一些实施例中，请求命令可以包含所请求的用户数据的一个或多个逻辑地址。
根据本公开的一些实施例，方法300继续操作步骤320，其中，闪存存储器控制器扫描并且搜索闪存存储器控制器的介质储存器(例如，SRAM)中的L2P表。参考图1，闪存存储器控制器110可以被配置为从主机控制器接收用户数据请求，并且命令FTL 140搜索闪存存储器控制器110的控制器储存器132，以确定控制器储存器132是否包含所请求的用户数据的映射信息。在一些实施例中，控制器储存器132可以包括用户数据选择的单级直接L2P映射。例如，为了减少读取延迟，闪存存储器控制器110的存储介质可以包含用于用户频繁存取的用户数据的单级直接L2P映射信息。在一些实施例中，闪存存储器控制器110的存储介质还可以包含L2P映射信息的扇区。例如，在多级映射方案下，控制器储存器132可以包括页全局目录，并且FTL 140可以被配置为搜索页全局目录。
根据本公开的一些实施例，方法300继续操作步骤330，其中，FTL被配置为确定L2P数据是否存储在控制器介质储存器中。在一些实施例中，由主机控制器发起的用户数据请求可以包含所请求数据的逻辑地址信息。参考图1，FTL 140可以被配置为确定与逻辑地址信息对应的L2P地址信息是存储在控制器介质储存器中，还是存储在闪存存储器管芯中。
根据本公开的一些实施例，如果FTL确定L2P地址信息存储在闪存控制器储存器中，则方法300继续操作步骤340，其中，FTL从闪存控制器储存器读取L2P信息的扇区。参考图1，FTL 140可以被配置为搜索控制器储存器132的内容，以识别与从主机控制器102接收的逻辑地址信息对应的L2P映射数据的扇区。方法300继续操作步骤342，其中，基于L2P数据的读取检索物理地址。在单级直接L2P映射方案下，FTL 140可以在L2P映射表中查找物理地址，以获得从主机控制器102接收的逻辑地址的对应物理地址。
方法300继续到操作步骤380，其中，闪存存储器控制器110的控制逻辑单元130基于用户数据的物理地址从NAND闪存存储器阵列170检索用户数据。然后，方法300继续操作步骤390，其中，闪存存储器控制器将数据传输到主机控制器。例如，闪存存储器控制器110从闪存存储器管芯160接收用户数据，并且在通过接口104将用户数据传输到主机控制器102之前，将用户数据临时存储在页缓冲器150中。
另一方面，如果FTL在操作步骤330处确定L2P地址信息没有存储在闪存控制器储存器中，则方法300继续操作步骤350，其中，检查指示标志，以确定L2P地址信息存储在哪里。例如，指示标志的第一状态(例如，状态0)可以通知闪存存储器控制器110对应的L2P地址信息存储在闪存存储器管芯160的一个管芯中的备用单元处。指示标志可以是提供信息的位串，例如，识别L2P地址信息存储在闪存存储器管芯中的哪个管芯中。例如，指示标志可以是存储在控制器储存器132中的一位或多位信息。指示标志还可以包括L2P映射信息是存储在NAND闪存存储器阵列170中还是存储在管芯上SRAM 164中的块信息。如果L2P地址信息存储在NAND闪存存储器阵列170的备用单元处，则方法300继续操作步骤360，其中，FTL 140可以被配置为从存储在NAND闪存存储器阵列170的备用单元中的L2P数据检索物理地址。指示标志可以包括将闪存存储器控制器110引导到包含L2P数据的特定管芯的信息。
替代地，指示标志的第二状态(例如，状态1)可以通知闪存存储器控制器110对应的L2P地址信息存储在管芯上SRAM中。指示标志还可以被配置为包括管芯上SRAM的标识，例如，管芯上SRAM所位于的管芯号。指示标志还可以包括L2P映射信息的相关部分存储在其上的管芯上SRAM的扇区的标识。根据本公开的一些实施例，在这种的情形中，方法300继续操作步骤370，其中，FTL可以被配置为将L2P映射数据的扇区从管芯上SRAM扫到控制器储存器上。基于由指示标志提供的信息，FTL可以识别闪存存储器管芯160的特定管芯上SRAM的扇区，并且将L2P映射数据的扇区从管芯上SRAM 164扫到控制器储存器132。在一些实施例中，扫L2P映射数据的扇区包括将L2P映射数据的扇区从管芯上SRAM 164传输到闪存存储器控制器110，并且将L2P映射数据的扇区存储在控制器储存器132中。根据本公开的一些实施例，方法300继续操作372，其中，FTL更新指示标志。参考图1，FTL 140可以将指示标志更新为包括当前存储在控制器储存器132中的L2P映射数据的扇区的信息。所存储的信息可以用于随后的读取请求。根据本公开的一些实施例，方法300继续操作374，其中，可以从L2P数据检索物理地址。FTL 140可以被配置为扫描并且读取已经被扫到控制器储存器132上的L2P数据，并且获得与主机控制器102提供的逻辑地址对应的物理地址。指示标志可以包括一个或多个附加的合适状态。
根据本公开的一些实施例，然后，方法300继续操作步骤380，其中，从存储器单元读取数据。基于由FTL 140获得的物理地址，闪存存储器控制器110的控制逻辑单元130基于用户数据的物理地址从NAND闪存存储器阵列170检索用户数据。
然后，方法300继续操作步骤390，其中，闪存存储器控制器将数据传输到主机控制器。例如，闪存存储器控制器110从闪存存储器管芯接收用户数据，并且通过接口104将用户数据传输到主机控制器102。
本公开的各种实施例针对用于在不扩展器件占据空间的情况下减少闪存存储器系统中的延迟的系统和方法。例如，闪存存储器管芯可以包括与NAND闪存存储器阵列位于同一管芯上的SRAM储存器。该方法可以包括实施一个或多个指示标志的程序代码和/或算法，该一个或多个指示标志用于提供包括目标数据的地址映射信息的L2P表的位置。例如，指示标志可以显示指示目标L2P表存储在管芯上SRAM储存器中的第一状态或者指示L2P表存储在闪存存储器控制器的SRAM中的第二状态。
在一些实施例中，一种用于从闪存存储器读取数据的方法包括由闪存存储器控制器接收对存储在多个闪存存储器管芯中的数据的读取请求。读取请求包含数据的逻辑地址。多个闪存存储器管芯中的每一个闪存存储器管芯包括一个或多个闪存存储器阵列以及一个或多个管芯上静态随机存取存储器(SRAM)存储器件。该方法还包括：识别包含逻辑到物理(L2P)信息的闪存存储器管芯的管芯上SRAM储存器；以及搜索L2P信息，以获得与逻辑地址对应的数据的物理地址。该方法还包括使用物理地址从闪存存储器管芯的闪存存储器阵列检索数据。
在一些实施例中，一种用于从闪存存储器读取数据的方法包括由闪存存储器控制器接收对存储在多个闪存存储器管芯中的数据的读取请求。读取请求包括数据的逻辑地址，并且闪存存储器控制器包括控制器储存器。多个闪存存储器管芯中的每一个闪存存储器管芯包括一个或多个闪存存储器阵列以及一个或多个管芯上静态随机存取存储器(SRAM)储存器。该方法还包括在控制器储存器中搜索逻辑到物理(L2P)信息。响应于L2P信息在控制器储存器中：该方法包括使用L2P信息获得数据的物理地址以及使用物理地址从多个闪存存储器管芯检索数据。响应于L2P信息不在控制器储存器中：该方法包括识别包含L2P信息的闪存存储器管芯的管芯上SRAM存储器件以及搜索L2P信息以获得与逻辑地址对应的物理地址。该方法还包括使用物理地址从闪存存储器管芯的闪存存储器阵列检索数据。
在一些实施例中，一种闪存存储器系统包括多个闪存存储器管芯。每一个闪存存储器管芯包括一个或多个NAND存储器阵列以及一个或多个管芯上SRAM存储器件。闪存存储器系统还包括闪存存储器控制器，闪存存储器控制器包括控制器储存器以及一个或多个处理器。在执行指令时，一个或多个处理器被配置为接收对存储在多个闪存存储器管芯中的数据的读取请求，其中，读取请求包括数据的逻辑地址。一个或多个处理器还被配置为识别包含逻辑到物理(L2P)信息的管芯上SRAM储存器，管芯上SRAM存储器件形成在多个闪存存储器管芯的闪存存储器管芯上。一个或多个处理器还被配置为搜索L2P信息，以获得与逻辑地址对应的数据的物理地址。闪存存储器控制器还被配置为使用物理地址从闪存存储器管芯的NAND存储器阵列检索数据。
具体实施例的前述描述将如此充分地揭示本公开的一般性质，使得其他人可以通过应用本领域的技术内的知识而在不进行过度实验的情况下、不脱离本公开的一般概念的情况下容易地修改和/或调整此些具体实施例以用于各种应用。因此，基于本文所呈现的教导和指导，此类调整和修改旨在处于所公开的实施例的等同物的含义和范围内。应当理解，本文的措辞或术语是为了描述而非限制的目的，使得本说明书的术语或措辞由技术人员根据教导和指导来解释。
以上已经借助于示出了指定功能及其关系的实施方式的功能构建块描述了本公开的实施例。为了便于描述，本文已经任意地限定了这些功能性构建块的边界。只要适当地执行指定的功能及其关系，就可以限定替换的边界。
发明内容和摘要部分可以阐述(一个或多个)发明人所设想的本公开的一个或多个但不是所有示例性实施例，并且因此，不旨在以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应由上述示例性实施例中的任何一个限制，而应仅根据所附权利要求及其等同物来限定。

Claims (20)

1.一种用于从闪存存储器读取数据的方法，包括：
由闪存存储器控制器接收对存储在多个闪存存储器管芯中的数据的读取请求，其中：
所述读取请求包括所述数据的逻辑地址；并且
所述多个闪存存储器管芯中的每一个闪存存储器管芯包括一个或多个闪存存储器阵列以及一个或多个管芯上静态随机存取存储器(SRAM)存储器件；
识别包含逻辑到物理(L2P)信息的闪存存储器管芯的管芯上SRAM存储器件；
搜索所述L2P信息，以获得与所述逻辑地址对应的所述数据的物理地址；以及
使用所述物理地址从所述闪存存储器管芯的闪存存储器阵列检索所述数据。
2.根据权利要求1所述的方法，还包括在所述闪存存储器控制器的控制器储存器中搜索所述L2P信息。
3.根据权利要求2所述的方法，响应于所述L2P信息不在所述控制器储存器中，识别包含所述L2P信息的闪存存储器管芯。
4.根据权利要求3所述的方法，其中，识别所述L2P信息包括确定L2P映射表的扇区。
5.根据权利要求2所述的方法，还包括响应于所述L2P信息不在所述控制器储存器中，检查指示标志。
6.根据权利要求5所述的方法，其中，识别所述L2P信息包括从所述指示标志获得信息。
7.根据权利要求6所述的方法，还包括基于从所述指示标志所获得的信息，确定L2P映射表的扇区。
8.根据权利要求7所述的方法，还包括将所述L2P映射表的所述扇区从所述管芯上SRAM存储器件扫到所述控制器储存器。
9.根据权利要求7所述的方法，还包括用与所述L2P映射表的所述扇区相关的信息更新所述指示标志。
10.根据权利要求8所述的方法，其中，扫所述L2P映射表的所述扇区包括：
将所述L2P映射表的所述扇区从所述管芯上SRAM存储器件传输到所述闪存存储器控制器；以及
将所述L2P映射表的所述扇区存储在所述控制器储存器中。
11.一种用于从闪存存储器读取数据的方法，包括：
由闪存存储器控制器接收对存储在多个闪存存储器管芯中的数据的读取请求，其中：
所述读取请求包括所述数据的逻辑地址；
所述闪存存储器控制器包括控制器储存器；并且
所述多个闪存存储器管芯中的每一个闪存存储器管芯包括一个或多个闪存存储器阵列以及一个或多个管芯上静态随机存取存储器(SRAM)存储器件；
在所述控制器储存器中搜索逻辑到物理(L2P)信息；
响应于所述L2P信息在所述控制器储存器中：
使用所述L2P信息获得所述数据的物理地址；以及
使用所述物理地址从所述多个闪存存储器管芯检索所述数据；以及
响应于所述L2P信息不在所述控制器储存器中：
识别包含所述L2P信息的闪存存储器管芯的管芯上SRAM存储器件；
搜索所述L2P信息，以获得与所述逻辑地址对应的物理地址；以及
使用所述物理地址从所述闪存存储器管芯的闪存存储器阵列检索所述数据。
12.根据权利要求11所述的方法，还包括响应于所述L2P信息不在所述控制器储存器中，检查指示标志。
13.根据权利要求12所述的方法，其中，识别所述L2P信息包括从所述指示标志获得信息。
14.根据权利要求13所述的方法，还包括基于从所述指示标志所获得的信息，确定L2P映射表的扇区。
15.根据权利要求14所述的方法，还包括将所述L2P映射表的所述扇区从所述管芯上SRAM存储器件扫到所述控制器储存器。
16.一种闪存存储器系统，包括：
多个闪存存储器管芯，其中，每一个闪存存储器管芯包括：
一个或多个NAND存储器阵列；以及
一个或多个管芯上SRAM存储器件；
闪存存储器控制器，包括：
控制器储存器；以及
一个或多个处理器，在执行指令时，所述一个或多个处理器被配置为：
接收对存储在所述多个闪存存储器管芯中的数据的读取请求，其中，所述读取请求包括所述数据的逻辑地址；
识别包含逻辑到物理(L2P)信息的管芯上SRAM存储器件，所述管芯上SRAM存储器件形成在所述多个闪存存储器管芯的闪存存储器管芯上；
搜索所述L2P信息，以获得与所述逻辑地址对应的所述数据的物理地址；以及
使用所述物理地址从所述闪存存储器管芯的NAND存储器阵列检索所述数据。
17.根据权利要求16所述的闪存存储器系统，其中，所述闪存存储器控制器还包括被配置为获得所述数据的所述物理地址的闪存转换层(FTL)。
18.根据权利要求16所述的闪存存储器系统，其中，所述闪存存储器控制器还包括包含所述L2P信息的位置的指示标志。
19.根据权利要求18所述的闪存存储器系统，其中，所述位置包括所述管芯上SRAM存储器件的地址。
20.根据权利要求16所述的闪存存储器系统，其中，所述L2P信息包括多级映射方案。
CN202180000414.2A 2021-02-08 2021-02-08 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram) Active CN112955956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211133302.7A CN115458008A (zh) 2021-02-08 2021-02-08 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/075939 WO2022165828A1 (en) 2021-02-08 2021-02-08 On-die static random-access memory (sram) for caching logical to physical (l2p) tables

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211133302.7A Division CN115458008A (zh) 2021-02-08 2021-02-08 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram)

Publications (2)

Publication Number Publication Date
CN112955956A CN112955956A (zh) 2021-06-11
CN112955956B true CN112955956B (zh) 2022-09-30

Family

ID=76233926

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211133302.7A Pending CN115458008A (zh) 2021-02-08 2021-02-08 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram)
CN202180000414.2A Active CN112955956B (zh) 2021-02-08 2021-02-08 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram)

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211133302.7A Pending CN115458008A (zh) 2021-02-08 2021-02-08 用于缓存逻辑到物理(l2p)表的管芯上静态随机存取存储器(sram)

Country Status (7)

Country Link
US (2) US11755471B2 (zh)
EP (1) EP4147134A4 (zh)
JP (1) JP7472324B2 (zh)
KR (1) KR20230010754A (zh)
CN (2) CN115458008A (zh)
TW (1) TWI803842B (zh)
WO (1) WO2022165828A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110187828B (zh) * 2019-04-12 2023-03-28 深圳市金泰克半导体有限公司 Nand闪存的垃圾回收方法及nand闪存
US20240062833A1 (en) * 2022-08-19 2024-02-22 Macronix International Co., Ltd. Page buffer counting for in-memory search

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112148533A (zh) * 2019-06-28 2020-12-29 爱思开海力士有限公司 将数据存储在存储器系统的mlc区域中的设备和方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144510A1 (en) * 2003-12-24 2005-06-30 Fernando Zayas Cache search accelerator
US7461229B2 (en) * 2006-05-23 2008-12-02 Dataram, Inc. Software program for managing and protecting data written to a hybrid solid-state disk drive
JP5066894B2 (ja) * 2006-11-07 2012-11-07 富士ゼロックス株式会社 記憶媒体制御装置
CN101344867A (zh) * 2007-07-13 2009-01-14 深圳市江波龙电子有限公司 提高Nand型快闪存储器数据存取速度的方法
US8688894B2 (en) 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
JP5295286B2 (ja) * 2011-02-23 2013-09-18 株式会社日立製作所 記憶装置およびそれを搭載した計算機
US9218281B2 (en) * 2012-05-04 2015-12-22 Seagate Technology Llc Maintaining ordering via a multi-level map of a solid-state media
US9207880B2 (en) * 2013-12-27 2015-12-08 Intel Corporation Processor with architecturally-visible programmable on-die storage to store data that is accessible by instruction
US10013352B2 (en) * 2014-09-26 2018-07-03 Intel Corporation Partner-aware virtual microsectoring for sectored cache architectures
US9952788B2 (en) * 2015-09-29 2018-04-24 Cnex Labs, Inc. Method and apparatus for providing a shared nonvolatile memory system using a distributed FTL scheme
CN106775466A (zh) * 2016-12-05 2017-05-31 深圳市金泰克半导体有限公司 一种无dram的ftl读缓存管理方法及装置
WO2019119342A1 (en) * 2017-12-21 2019-06-27 Micron Technology, Inc. Nand logical-to-physical table region tracking
US10572391B2 (en) * 2018-02-09 2020-02-25 Western Digital Technologies, Inc. Methods and apparatus for implementing a logical to physical address mapping in a solid state drive
US10592141B2 (en) * 2018-03-06 2020-03-17 Western Digital Technologies, Inc. Error characterization for control of non-volatile memory
CN108519858B (zh) * 2018-03-22 2021-06-08 雷科防务（西安）控制技术研究院有限公司 存储芯片硬件命中方法
US10409511B1 (en) * 2018-06-30 2019-09-10 Western Digital Technologies, Inc. Multi-device storage system with distributed read/write processing
CN110765156A (zh) 2018-07-09 2020-02-07 慧荣科技股份有限公司 链表搜索装置及方法
KR20200025184A (ko) * 2018-08-29 2020-03-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
JP6995723B2 (ja) * 2018-09-19 2022-01-17 キオクシア株式会社 メモリシステム、ストレージシステム、および制御方法
US11301369B2 (en) * 2019-01-24 2022-04-12 Western Digital Technologies, Inc. Logical to physical mapping management using low-latency non-volatile memory
KR102631812B1 (ko) * 2019-05-17 2024-01-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 정적 랜덤 액세스 메모리가 있는 3차원 메모리 디바이스
KR102617083B1 (ko) 2019-05-17 2023-12-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 정적 랜덤 액세스 메모리를 갖는 3차원 메모리 디바이스의 데이터 버퍼링 연산

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112148533A (zh) * 2019-06-28 2020-12-29 爱思开海力士有限公司 将数据存储在存储器系统的mlc区域中的设备和方法

Also Published As

Publication number Publication date
CN115458008A (zh) 2022-12-09
JP7472324B2 (ja) 2024-04-22
KR20230010754A (ko) 2023-01-19
TW202331528A (zh) 2023-08-01
EP4147134A4 (en) 2023-08-23
WO2022165828A1 (en) 2022-08-11
US20220253379A1 (en) 2022-08-11
EP4147134A1 (en) 2023-03-15
TWI803842B (zh) 2023-06-01
JP2023532235A (ja) 2023-07-27
US20230350800A1 (en) 2023-11-02
TW202232325A (zh) 2022-08-16
CN112955956A (zh) 2021-06-11
US11755471B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
CN108694128B (zh) 存储器系统和用于数据存储的方法
US10635584B2 (en) System and method for host system memory translation
US10162748B2 (en) Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US11221771B2 (en) Distribution of logical-to-physical address entries across bank groups
US20230350800A1 (en) On-die static random-access memory (sram) for caching logical to physical (l2p) tables
US10656842B2 (en) Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9633738B1 (en) Accelerated physical secure erase
US20150347028A1 (en) Real-TIme I/O Pattern Recognition to Enhance Performance and Endurance of a Storage Device
US10372613B2 (en) Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
KR20130135621A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법
US11360908B2 (en) Memory-efficient block/object address mapping
KR20180025491A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US10671321B2 (en) Data storage device, operation method for preventing read disturbance thereof, and storage system using the same
EP3422353A1 (en) Stacked memory chip device with enhanced data protection capability
TWI834542B (zh) 快閃記憶體控制器、快閃記憶體及快閃記憶體系統
US11243718B2 (en) Data storage apparatus and operation method i'hereof
US20230418743A1 (en) Data storage device and method of operating the same
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
JP2019057074A (ja) メモリシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant