CN112953853A - 共享缓存系统及方法、电子设备及存储介质 - Google Patents

共享缓存系统及方法、电子设备及存储介质 Download PDF

Info

Publication number
CN112953853A
CN112953853A CN202110162553.7A CN202110162553A CN112953853A CN 112953853 A CN112953853 A CN 112953853A CN 202110162553 A CN202110162553 A CN 202110162553A CN 112953853 A CN112953853 A CN 112953853A
Authority
CN
China
Prior art keywords
port
cache
module
ports
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110162553.7A
Other languages
English (en)
Inventor
朱珂
李庆龙
王盼
汪欣
徐庆阳
钟丹
王永胜
王晓雪
张波
肖峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxin Microelectronics Technology Tianjin Co Ltd
Original Assignee
Jingxin Microelectronics Technology Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxin Microelectronics Technology Tianjin Co Ltd filed Critical Jingxin Microelectronics Technology Tianjin Co Ltd
Priority to CN202110162553.7A priority Critical patent/CN112953853A/zh
Publication of CN112953853A publication Critical patent/CN112953853A/zh
Priority to CN202210059120.3A priority patent/CN114301858B/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9005—Buffering arrangements using dynamic buffer space allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种共享缓存系统包括所述寄存器模块用于根据每个端口的使用情况，重分配每个端口的共享缓存大小；端口缓存分配模块用于根据寄存器模块配置的端口分配共享缓存的大小，并将共享缓存具体的缓存空间分配给相应的端口；地址管理模块包括与端口数量相同的bitmap块；RAM模块根据端口缓存分配模块输出的端口缓存分配结果，选择哪个端口的数据包进入当前RAM块。本发明所述的共享缓存系统及方法、电子设备及存储介质在端口不使用或者短距离传输数据，可以将此端口的缓存空间分配给其他端口使用，提高缓存空间的利用率，增加端口的信用量及长距离传输数据的能力。

Description

共享缓存系统及方法、电子设备及存储介质
技术领域
本发明属于数据交换技术领域，尤其是涉及一种共享缓存系统及方法、电子设备及存储介质。
背景技术
数据交换技术是网络技术的核心，交换技术通常包括的交换缓存设计和调度算法设计，这两项技术决定了交换机的性能和成本。其中，交换缓存主要完成接收缓存、发送缓存以及交叉缓存，从而保证数据包的有序存储和组织，交换缓存的好坏直接影响整个交换网络的面积；接收缓存的大小直接影响芯片的信用量及数据的传输距离，但受限于芯片面积的设定，接收缓存不能任意增大。在交换技术中根据芯片面积的考虑，一个端口设计相对合适的缓存。数据交换技术使用最多的是crossbar的交换结构，给交换端口分配一个固定的接收缓存。
目前的crossbar交换结构给所有的交换端口分配一个固定的接收缓存，在所有的交换端口都在使用的情况下没有任何影响，但是，有些交换端口不使用处于空闲状态时，给其分配的接收缓存同样也处于空闲状态，导致本来就不大的接收缓存存在浪费。无法根据交换端口的使用情况动态分配接收缓存，提高芯片的利用率；较小的接收缓存也无法满足数据的长距离传输，芯片的信用量较低。
发明内容
有鉴于此，本发明提出一种共享缓存系统及方法、电子设备及存储介质，通过发明可以在某些端口不被使用的情况下，将此端口分配的接收缓存分享给其他端口，来增加芯片端口的信用量；交换端口的接收缓存可以任意分配共享缓存，且所有端口分配的接收缓存不能超过共享缓存的大小；交换端口接收缓存的配置相互独立、互不影响，当某一端口进行接收缓存大小的配置时，不影响其他端口的数据交换转发。
为达到上述目的，本发明的技术方案是这样实现的：
第一方面，本发明提供了一种共享缓存系统，其特征在于：包括寄存器模块、端口缓存分配模块、RAM模块和地址管理模块、端口组，所述端口组包括多个端口；
所述寄存器模块用于根据每个端口的使用情况，重分配每个端口的共享缓存大小；
端口缓存分配模块用于根据寄存器模块配置的端口分配共享缓存的大小，并将共享缓存具体的缓存空间分配给相应的端口；
地址管理模块包括与端口数量相同的bitmap块，每个bitmap块对应一个端口，端口也采用bitmap算法，bitmap块用于根据端口缓存分配模块输出的端口缓存分配结果，初始化端口各自的bitmap数值；
RAM模块包括与端口数量对应的RAM块，每个所述RAM块均对应设有一个MUX，每个所述RAM块的MUX连接所有端口，所述MUX还连接端口缓存分配模块，根据端口缓存分配模块输出的端口缓存分配结果，选择哪个端口的数据包进入当前RAM块。
进一步的，多个所述端口均可设置最大包缓存。
进一步的，共享缓存的大小不得超过多个端口对应的最大包缓存的总和。
进一步的，所述地址管理模块当端口有数据包输入时，地址管理模块就会分配相应端口的缓存地址；当下级模块将缓存到共享缓存中的数据包调度走之后，会释放此缓存空间，相应的bitmap数值进行更新。
第二方面，本发明提供了一种共享缓存方法，包括如下步骤：
S1、如果所有端口同时使用，且分配的存储空间为默认值，每个端口分配对应其最大包缓存的空间；
S2、当数据包从PORT0-PORTn端口输入到RAM模块的MUX时，根据端口缓存分配结果RAM0的MUX选择PORT0，RAM1的MUX选择PORT1，…，RAMn的MUX选择PORTnn进行数据的输入,其中，n为正整数；
S3、地址管理模块根据端口缓存分配结果初始化所有端口的bitmap值，当PORT0-PORTn有数据包输入时，就会进入地址管理模块申请RAM缓存地址，bitmap0-bitmapn根据初始化的值和当前RAM使用情况给新输入的数据包申请一个缓存地址；
S4、地址管理模块给新数据包申请的缓存地址会传给RAM模块，RAM0-RAMn根据缓存地址将新输入的数据包写入相应的地址空间中；
S5、当下级模块将数据包调度走之后，会给地址管理模块输出一个地址释放信号，bitmap0-bitmapn进行相应的数值改变。
进一步的，如果用户不使用默认的端口分配的缓存，或者只使用一部分端口；用户可根据情况配置寄存器，再将端口缓存大小分配使能打开，最后，在端口缓存分配模块将端口缓存根据寄存器的配置重新分配。
第三方面，本发明提供了一种电子设备，包括处理器，以及与处理器通信连接，且用于存储所述处理器可执行指令的存储器，所述处理器执行所述指令时实现上述第二方面所述的共享缓存方法的步骤。
第四方面，本发明提供了一种计算机可读取存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述第二方面所述的共享缓存方法的步骤。
相对于现有技术，本发明所述的共享缓存系统及方法、电子设备及存储介质具有以下优势：
(1)本发明所述的共享缓存系统及方法、电子设备及存储介质在端口不使用或者短距离传输数据，可以将此端口的缓存空间分配给其他端口使用，提高缓存空间的利用率，增加端口的信用量及长距离传输数据的能力。
(2)本发明提出通过配置寄存器来驱动端口缓存分配模块进行端口缓存大小的重分配，使缓存分配更加灵活，各个端口缓存大小重分配是相互独立的，需要进行缓存大小重分配的端口，不影响其他不进行缓存大小重分配端口数据交换转发。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的基于交换技术接收数据的共享缓存系统原理示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
本实施例提供了一种基于交换技术接收数据的共享缓存系统，适用于NxM的交换，N和M为正整数，为了方便说明，下面用8x8的交换进行说明。图1为共享缓存整体框图，共享缓存模块包括：寄存器模块、端口缓存分配模块、RAM模块和地址管理模块；共享缓存的大小为256个最大包缓存，默认情况下，每个端口分配32个最大包缓存。
寄存器模块：8个端口RAM大小分配的寄存器，以及端口分配使能寄存器；用户根据使用情况来重分配8个端口的缓存大小；8个端口一共分配的共享缓存大小不能超过256个最大包缓存；
端口缓存分配模块：根据寄存器模块配置的端口分配共享缓存的大小，将共享缓存具体的缓存空间分配给相应的端口；
地址管理模块：8个端口采用但不限于bitmap算法，共8个bitmap块；bitmap根据端口缓存分配模块输出的端口缓存分配结果，初始化端口各自的bitmap数值；当端口有数据包输入时，地址管理模块就会分配相应端口的缓存地址；当下级模块(核心交换)将缓存到共享缓存中的数据包调度走之后，会释放此缓存空间，相应的bitmap数值进行更新；
RAM模块：默认情况下，分别给8个端口分配32个最大包的RAM块；由于8个RAM块根据用户的使用情况，可以分配给任意的8个端口的其中一个，所以，8个端口都连接到8个RAM的输入端，通过MUX选择哪个端口的数据包进入当前RAM块，选择的条件是端口缓存分配模块输出的端口缓存分配结果。
本发明提出了一种交换技术接收数据的共享缓存方法，在其他端口不使用或者不需要默认值那么大的缓存空间情况下，可以将其分配的缓存分配给其他端口使用，提高接收缓存的利用率、增加端口的信用量和适用长距离数传数据。
本实施例还提供了一种共享缓存的方法适用于NxM的端口，下面通过8x8交换端口说明共享缓存的工作原理，共享缓存为256个最大包存储空间，每个端口分配32个最大包存储空间。
具体步骤如下：
1、如果8个端口同时使用，且分配的存储空间为默认值，每个端口分配32个最大包缓存空间；
2、当数据包从PORT0-PORT7端口输入到RAM模块的MUX时，根据端口缓存分配结果RAM0的MUX选择PORT0，RAM1的MUX选择PORT1，…，RAM7的MUX选择PORT7进行数据的输入；
3、地址管理模块根据端口缓存分配结果初始化8个端口的bitmap值，当PORT0-PORT7有数据包输入时，就会进入地址管理模块申请RAM缓存地址，bitmap0-bitmap7根据初始化的值和当前RAM使用情况给新输入的数据包申请一个缓存地址；
4、地址管理模块给新数据包申请的缓存地址会传给RAM模块，RAM0-RAM7根据缓存地址将新输入的数据包写入相应的地址空间中；
5、当下级模块(核心交换)将数据包调度走之后，会给地址管理模块输出一个地址释放信号，bitmap0-bitmap7进行相应的数值改变。
6、如果用户不使用默认的端口分配的缓存，或者只使用一部分端口；用户可以根据情况配置寄存器，即8个端口分配缓存大小的数值，之后，再将端口缓存大小分配使能打开，最后，在端口缓存分配模块将端口缓存根据寄存器的配置重新分配；8个端口缓存大小重分配是相互独立的，此端口的缓存重分配不影响其他端口数据交换转发；
7、重复进行步骤2-6。
本实施例提供了一种电子设备，包括处理器，以及与处理器通信连接，且用于存储所述处理器可执行指令的存储器，所述处理器执行所述指令时实现上述共享缓存方法的步骤，需要说明的是，该电子设备的硬件结构组成包括处理器和存储器以及相关的电路能够采用现有技术。
本实施例提供了一种计算机可读取存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述共享缓存方法的步骤。
需要说明的是以下几种情况也均适用于本发明。
1、只使用共享缓存方法，但地址管理模块不使用bitmap算法等，同样适用本发明；
2、只使用共享缓存方法，端口缓存大小重分配不使用寄存器配置等，同样适用本发明；
3、此共享缓存方法不止用于交换技术上，用于其他技术上等，同样适用本发明。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法和系统，可以通过其它的方式实现。例如，以上所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。上述单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.共享缓存系统，其特征在于：包括寄存器模块、端口缓存分配模块、RAM模块和地址管理模块、端口组，所述端口组包括多个端口；
所述寄存器模块用于根据每个端口的使用情况，重分配每个端口的共享缓存大小；
端口缓存分配模块用于根据寄存器模块配置的端口分配共享缓存的大小，并将共享缓存具体的缓存空间分配给相应的端口；
地址管理模块包括与端口数量相同的bitmap块，每个bitmap块对应一个端口，端口也采用bitmap算法，bitmap块用于根据端口缓存分配模块输出的端口缓存分配结果，初始化端口各自的bitmap数值；
RAM模块包括与端口数量对应的RAM块，每个所述RAM块均对应设有一个MUX，每个所述RAM块的MUX连接所有端口，所述MUX还连接端口缓存分配模块，根据端口缓存分配模块输出的端口缓存分配结果，选择哪个端口的数据包进入当前RAM块。
2.根据权利要求1所述的共享缓存系统，其特征在于：多个所述端口均可设置最大包缓存。
3.根据权利要求2所述的共享缓存系统，其特征在于：共享缓存的大小不得超过多个端口对应的最大包缓存的总和。
4.根据权利要求1所述的共享缓存系统，其特征在于：所述地址管理模块当端口有数据包输入时，地址管理模块就会分配相应端口的缓存地址；当下级模块将缓存到共享缓存中的数据包调度走之后，会释放此缓存空间，相应的bitmap数值进行更新。
5.一种共享缓存方法，其特征在于，包括如下步骤：
S1、如果所有端口同时使用，且分配的存储空间为默认值，每个端口分配对应其最大包缓存的空间；
S2、当数据包从PORT0-PORTn端口输入到RAM模块的MUX时，根据端口缓存分配结果RAM0的MUX选择PORT0，RAM1的MUX选择PORT1，…，RAMn的MUX选择PORTnn进行数据的输入,其中，n为正整数；
S3、地址管理模块根据端口缓存分配结果初始化所有端口的bitmap值，当PORT0-PORTn有数据包输入时，就会进入地址管理模块申请RAM缓存地址，bitmap0-bitmapn根据初始化的值和当前RAM使用情况给新输入的数据包申请一个缓存地址；
S4、地址管理模块给新数据包申请的缓存地址会传给RAM模块，RAM0-RAMn根据缓存地址将新输入的数据包写入相应的地址空间中；
S5、当下级模块将数据包调度走之后，会给地址管理模块输出一个地址释放信号，bitmap0-bitmapn进行相应的数值改变。
6.根据权利要求5所述的共享缓存方法，其特征在于：如果用户不使用默认的端口分配的缓存，或者只使用一部分端口；用户可根据情况配置寄存器，再将端口缓存大小分配使能打开，最后，在端口缓存分配模块将端口缓存根据寄存器的配置重新分配。
7.一种电子设备，包括处理器，以及与处理器通信连接，且用于存储所述处理器可执行指令的存储器，其特征在于：所述处理器执行所述指令时实现权利要求5-6任一项所述的共享缓存方法的步骤。
8.一种计算机可读取存储介质，存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现权利要求5-6任一项所述的共享缓存方法的步骤。
CN202110162553.7A 2021-02-05 2021-02-05 共享缓存系统及方法、电子设备及存储介质 Pending CN112953853A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110162553.7A CN112953853A (zh) 2021-02-05 2021-02-05 共享缓存系统及方法、电子设备及存储介质
CN202210059120.3A CN114301858B (zh) 2021-02-05 2022-01-19 共享缓存系统及方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110162553.7A CN112953853A (zh) 2021-02-05 2021-02-05 共享缓存系统及方法、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN112953853A true CN112953853A (zh) 2021-06-11

Family

ID=76242688

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110162553.7A Pending CN112953853A (zh) 2021-02-05 2021-02-05 共享缓存系统及方法、电子设备及存储介质
CN202210059120.3A Active CN114301858B (zh) 2021-02-05 2022-01-19 共享缓存系统及方法、电子设备及存储介质

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210059120.3A Active CN114301858B (zh) 2021-02-05 2022-01-19 共享缓存系统及方法、电子设备及存储介质

Country Status (1)

Country Link
CN (2) CN112953853A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113660180A (zh) * 2021-07-30 2021-11-16 鹏城实验室 一种数据存储方法、装置、终端及存储介质
CN113806247A (zh) * 2021-07-22 2021-12-17 上海擎昆信息科技有限公司 一种5g通信芯片内数据缓存灵活使用的装置及方法
CN117873930A (zh) * 2024-01-19 2024-04-12 无锡摩芯半导体有限公司 车规级域控mcu中多个can通信模块ram空间动态共享方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856633B1 (en) * 2000-03-24 2010-12-21 Intel Corporation LRU cache replacement for a partitioned set associative cache
US6725336B2 (en) * 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
US7437510B2 (en) * 2005-09-30 2008-10-14 Intel Corporation Instruction-assisted cache management for efficient use of cache and memory
CN100438480C (zh) * 2005-11-23 2008-11-26 华为技术有限公司 一种缓存管理系统与方法
CN104348738B (zh) * 2013-07-26 2018-02-23 华为技术有限公司 缓存器和路由器
CN104717152B (zh) * 2013-12-17 2019-07-19 深圳市中兴微电子技术有限公司 一种实现接口缓存动态分配的方法和装置
US20170329711A1 (en) * 2016-05-13 2017-11-16 Intel Corporation Interleaved cache controllers with shared metadata and related devices and systems
US10067875B2 (en) * 2016-11-14 2018-09-04 Via Alliance Semiconductor Co., Ltd. Processor with instruction cache that performs zero clock retires
US10078581B2 (en) * 2016-11-14 2018-09-18 Via Alliance Semiconductor Co., Ltd. Processor with instruction cache that performs zero clock retires
KR102157354B1 (ko) * 2017-11-20 2020-09-17 삼성전자 주식회사 효율적으로 압축된 캐시 라인의 저장 및 처리를 위한 시스템 및 방법
CN108833307B (zh) * 2018-06-22 2021-07-09 天津芯海创科技有限公司 数据交换装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113806247A (zh) * 2021-07-22 2021-12-17 上海擎昆信息科技有限公司 一种5g通信芯片内数据缓存灵活使用的装置及方法
CN113660180A (zh) * 2021-07-30 2021-11-16 鹏城实验室 一种数据存储方法、装置、终端及存储介质
CN113660180B (zh) * 2021-07-30 2023-11-28 鹏城实验室 一种数据存储方法、装置、终端及存储介质
CN117873930A (zh) * 2024-01-19 2024-04-12 无锡摩芯半导体有限公司 车规级域控mcu中多个can通信模块ram空间动态共享方法

Also Published As

Publication number Publication date
CN114301858B (zh) 2024-04-12
CN114301858A (zh) 2022-04-08

Similar Documents

Publication Publication Date Title
CN114301858B (zh) 共享缓存系统及方法、电子设备及存储介质
KR100775406B1 (ko) Ｄｍａ 데이터 전송 장치 및 ｄｍａ 데이터 전송 방법
US20070011396A1 (en) Method and apparatus for bandwidth efficient and bounded latency packet buffering
US7487505B2 (en) Multithreaded microprocessor with register allocation based on number of active threads
CN104090847B (zh) 一种固态存储设备的地址分配方法
JP3026820B2 (ja) ２地点間の直列両方向通信経路における帯域幅配分方法および装置
JP4981797B2 (ja) メモリの微小タイリングを行うメモリコントローラ、方法、及びシステム
CN108984280B (zh) 一种片外存储器的管理方法和装置、计算机可读存储介质
US7296112B1 (en) High bandwidth memory management using multi-bank DRAM devices
US7995472B2 (en) Flexible network processor scheduler and data flow
CN103955436A (zh) 一种数据处理装置和终端
US10678718B2 (en) Network device and method of operation
US7945716B2 (en) Serial buffer supporting virtual queue to physical memory mapping
CN116382581A (zh) 一种加速执行NVMe协议的方法、系统、设备和存储介质
CN105335323A (zh) 一种数据突发的缓存装置和方法
CN103117962A (zh) 一种星载共享存储交换装置
CN105760310B (zh) 地址分配方法及ddr控制器
CN110347615B (zh) 动态资源配置方法及缓存单元
US9658951B1 (en) Scalable high bandwidth memory in a network device
CN101459598B (zh) 实现分组交换的方法及其系统
US8670454B2 (en) Dynamic assignment of data to switch-ingress buffers
CN102821046A (zh) 一种片上网络路由器输出缓冲系统
CN110471627A (zh) 一种共享存储的方法、系统及装置
CN114936171A (zh) 存储访问控制器架构
KR20080070143A (ko) 네트워크 시스템에서 큐 처리 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210611