CN112953499A - 用于通讯芯片的内置编码电路和通讯芯片 - Google Patents

Abstract

本发明提供了一种用于通讯芯片的内置编码电路和通讯芯片，涉及集成电路芯片技术领域，所述用于通讯芯片的内置编码电路是使用晶体管的集成电路制造工艺实现的，其电路结构简单，具有自动对信号输入端输入的通讯信号进行编码的功能，可以通过在通讯芯片中设置不同的频率对不同速率的通讯信号进行编码，降低了整个系统的设计难度，增加了系统的可靠性节约了MCU资源。

Description

用于通讯芯片的内置编码电路和通讯芯片

技术领域

本发明涉及集成电路芯片技术领域，特别涉及一种用于通讯芯片的内置编码电路和通讯芯片。

背景技术

在空调、安防、智能家居等领域，主机与从机之间的通讯大多采用Home BUS（简称HBS）通讯协议。该协议采用不区分极性的双绞线来连接主从设备，且支持通过双绞线进行通讯和供电。以中央空调领域为例，中央空调的室内机通过双绞线给线控器供电并与之通讯。室内机和线控器之间的通讯距离一般是50m左右，但在大型商场或办公大楼内，一台线控器需要控制多台室内机，线控器与室内机最远通讯距离会超过200m。为保证产品在实际安装过程不出问题，空调厂商在设计时，通常将通讯距离设计为500m。

远距离通讯与供电会在双绞线上产生较大的杂波干扰，且双绞线上的寄生电容也会导致通讯信号失真，最终造成通讯误码率高或通讯失败。为防止差分信号在长距离总线传输过程中严重衰减，在将信号送至HBS协议通讯芯片前，会将传输速率为9.6Kbps的通讯信号通过MCU进行软件编码后再送至通讯芯片，编码规则是将高电平信号“1”编码为“11”，低电平信号“0”编码为“01”，编码后的信号传输速率为19.2Kbps。通讯芯片再将编码后的信号转换为在双绞线上传输的差分信号。接收方通讯芯片接收到双绞线上传输的差分信号后，将该信号送至MCU并对信号通过软件进行解码。解码是编码的逆过程，解码后信号波形恢复至编码前波形，传输速率也恢复至编码前速率。

因此，在现有的采用HBS协议的通讯系统中，信号编码由MCU来完成，通讯芯片没有编码的功能，只负责传输信号。带来的问题是在处理一些简单的编码需求时，也要由MCU进行编码，然后把编码后的信号交给通讯芯片进行传输，这种传输模式需要MCU软硬件支持，往往占用MCU资源。

发明内容

本发明为了克服现有技术的不足，提供一种用于通讯芯片的内置编码电路和通讯芯片。

为了实现上述目的，本发明实施例提供了一种用于通讯芯片的内置编码电路，包括：矩形波产生电路、信号输出电路；

所述矩形波产生电路包括：通讯信号输入模块、高速电压比较器模块、波形控制模块、阈值电压设定模块、电压调整模块；所述矩形波产生电路检测第一频率的通讯信号，当检测到通讯信号为高电平时，所述矩形波产生电路不工作；当检测到通讯信号为低电平时，所述矩形波产生电路输出占空比为50%、第二频率的矩形波信号，所述第二频率为第一频率的两倍；

所述通讯信号输入模块输入端与信号输入端IN相连，通讯信号输入模块输出端与所述高速电压比较器模块相连，当所述通讯信号为低电平时，高速电压比较器模块正相信号输入端VP接收来自内部工作电压端的电信号；当所述通讯信号为高电平时，通讯信号输入模块将高速电压比较器模块正相信号输入端VP拉至gnd端；

正相信号输入端VP、反相信号输入端VN为所述高速电压比较器模块的输入端，高速电压比较器信号输出端VO为所述高速电压比较器模块的输出端，当检测到正相信号输入端VP电压低于反相信号输入端VN电压时，高速电压比较器信号输出端VO输出高电平信号，当检测到正相信号输入端VP电压高于反相信号输入端VN电压时，高速电压比较器信号输出端VO输出低电平信号；

所述波形控制模块输入端与所述高速电压比较器信号输出端VO相连用以接收输出波形信号，所述波形控制模块的第一输出端与阈值电压设定模块相连来控制阈值电压设定模块，当高速电压比较器信号输出端VO输出高电平时，所述第一输出端输出低电平，当高速电压比较器信号输出端VO输出低电平时，所述第一输出端输出高电平；第二输出端与电压调整模块相连来控制电压调整模块，当高速电压比较器信号输出端VO输出高电平时，所述第二输出端输出低电平，当高速电压比较器信号输出端VO输出低电平时，所述第二输出端输出高电平；

所述阈值电压设定模块输出端与所述反相信号输入端VN相连用来对反相信号输入端VN电压进行设定，当阈值电压设定模块输入端接收到低电平信号时，所述阈值电压设定模块将所述参考信号端VN电压设置为第一阈值电压VNH，当接收到高电平信号时，所述阈值电压设定模块将所述参考信号端VN电压设置为第二阈值电压VNL；

所述电压调整模块输出端与所述高速电压比较器模块的正相信号输入端VP相连，当所述电压调整模块输入端接收到低电平信号时，所述电压调整模块输出端持续调整所述正相信号输入端VP电压，直到所述正相信号输入端VP电压达到第一阈值电压VNH；当所述电压调整模块输入端接收到高电平信号时，所述电压调整模块输出端持续调整所述正相信号输入端VP电压，直到所述正相信号输入端VP电压降低为第二阈值电压VNL；

所述信号输出电路接收所述通讯信号和所述矩形波信号，当所述通讯信号为高电平时，所述信号输出电路输出第一编码后信号，所述第一编码后信号为持续高电平；当所述通讯信号为低电平时，所述信号输出电路根据所述矩形波信号同步输出第二编码后信号，所述第二编码后信号与所述矩形波信号反相。

可选的，所述通讯信号输入模块由NPN三极管Q3组成，Q3基极作为所述通讯信号输入模块输入端与所述信号输入端IN相连，Q3发射极与gnd端相连，Q3集电极作为所述通讯信号输入模块输出端与Q4集电极相连。

可选的，所述高速电压比较器模块由PNP三极管Q4、PNP三极管Q6、PNP三极管Q7、PNP三极管Q8、PNP三极管Q9、NPN三极管Q10、PNP三极管Q11、NPN三极管Q12、PNP三极管Q13、PNP三极管Q14、电阻R3、电阻R4、电容C1组成，其中Q4发射极与vdd端相连；Q6发射极与vdd端相连，Q6基极与Q4基极相连，Q6集电极分别与Q7发射极、Q9发射极、Q11发射极、Q13发射极相连；Q7基极分别与Q7集电极、Q9基极相连，Q7集电极与Q8发射极相连；Q8基极作为所述正相信号输入端VP分别与Q4集电极、电容C1第一端相连，Q8集电极与gnd端相连；Q9集电极作为所述高速电压比较器信号输出端VO与Q10集电极相连；Q10基极分别与Q12基极、Q12集电极相连，Q10发射极与gnd端相连；Q11基极分别与Q13基极、Q13集电极相连，Q11集电极与Q12集电极相连；Q12发射极与gnd端相连；Q13集电极与Q14发射极相连；Q14基极作为所述反相信号输入端VN分别与R3第二端、R4第一端相连，Q14集电极与gnd端相连；R3第一端与vdd端相连；R4第二端与gnd端相连；电容C1第二端与gnd端相连。

可选的，所述波形控制模块由PNP三极管Q16、NPN三极管Q17、NPN三极管Q18、PNP三极管Q19组成，Q16基极分别与Q6基极、Q19基极相连，Q16发射极与vdd端相连，Q16集电极与Q17集电极相连；Q17基极作为所述波形控制模块输入端与Q9集电极相连，Q17发射极与gnd端相连，Q17集电极作为所述波形控制模块的第一输出端；Q18基极与Q17基极相连，Q18发射极与gnd端相连，Q18集电极作为所述波形控制模块的第二输出端与Q19集电极相连；Q19发射极与vdd端相连。

可选的，所述阈值电压设定模块由NPN三极管Q15、电阻R2组成，Q15基极作为所述阈值电压设定模块输入端与Q17集电极相连，Q15发射极与gnd端相连，Q15集电极与电阻R2第二端相连；电阻R2第一端与反相信号输入端VN相连。

可选的，所述电压调整模块由NPN三极管Q5、NPN三极管Q20组成，Q20基极与Q5基极、Q20集电极相连，Q20发射极与gnd端相连，Q20集电极作为所述电压调整模块输入端与Q18集电极相连；Q5发射极与gnd端相连，Q5集电极作为所述电压调整模块输出端与电容C1第一端相连。

可选的，还包括：基准电路，所述基准电路为所述矩形波产生电路、所述信号输出电路提供偏置电流。

可选的，所述基准电路由PNP三极管Q1、NPN三极管Q2、电阻R1组成，Q1发射极与vdd端相连，Q1基极与Q1集电极相连，Q1集电极与Q2集电极相连；Q2基极与基准电压输入端VREF相连，Q2发射极与R1第一端相连；R1第二端与gnd端相连。

可选的，所述信号输出电路由PNP三极管Q21、NPN三极管Q22、PNP三极管Q23、NPN三极管Q24、NPN三极管Q25、PNP三极管Q26、NPN三极管Q27组成，Q21基极与Q23基极相连，Q21发射极与vdd端相连，Q21集电极分别与Q22集电极、Q24基极相连；Q22基极作为所述信号输出电路第一输入端与所述高速电压比较器信号输出端VO相连并接收所述矩形波产生电路输出的矩形波信号，Q22发射极与gnd端相连；Q23基极与Q26基极相连，Q23发射极与vdd端相连，Q23集电极分别与Q24集电极、Q27基极相连；Q24发射极与gnd端相连；Q25基极作为所述信号输出电路第二输入端与信号输入端IN相连并接收所述通讯信号，Q25发射极与gnd端相连，Q25集电极与Q27基极相连；Q26发射极与vdd端相连，Q26集电极与Q27集电极相连；Q27发射极与gnd端相连，Q27集电极作为所述信号输出电路输出端OUT输出第一编码后信号或第二编码后信号。

本发明实施例提供了一种通讯芯片，包括上述的用于通讯芯片的内置编码电路，利用所述用于通讯芯片的内置编码电路将0编码为01，将1编码为11，实现编码后的信号适应于HBS协议通讯要求。

综上所述，本发明的有益效果在于：

本发明实施例的用于通讯芯片的内置编码电路和通讯芯片，同时具有编码和传输信号的功能，可以直接将通讯信号根据HBS协议的编码规则进行编码，而不需要通过MCU进行软件编码后再送至通讯芯片来进行传输。在处理一些简单的编码需求或所有的编码需求时，可直接通过用于通讯芯片的内置编码电路进行编码的传输方式。通过在通讯芯片内部增加用于通讯芯片的内置编码电路，减小整个系统对MCU资源的占用。

进一步地，本发明实施例的用于通讯芯片的内置编码电路内部设有矩形波产生电路，所述矩形波产生电路利用受高速电压比较器模块输出端信号控制的电压调整模块来动态调节矩形波产生电路中的高速电压比较器模块正相输入端电压，并通过设置合适的内部电容电阻参数值使得矩形波产生电路输出占空比为50%、与输入通讯信号具有对应关系的矩形波信号，从而实现针对外部输入通讯信号实时同步输出符合HBS协议的编码规则的编码后信号。

本发明实施例提供一种使用晶体管的集成电路制造工艺实现的用于通讯芯片的内置编码电路和通讯芯片，其电路结构简单，具有自动对信号输入端输入的通讯信号进行编码的功能，可以通过在通讯芯片中设置不同的频率对不同速率的通讯信号进行编码，降低了整个系统的设计难度，增加了系统的可靠性节约了MCU资源。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为本发明实施例提供的一种用于通讯芯片的内置编码电路的电路原理图；

图2为本发明实施例提供的信号输入端IN与信号输出端OUT输出的电平信号波形图；

图3为本发明实施例提供的所述通讯信号输入模块的电路原理图；

图4为本发明实施例提供的所述高速电压比较器模块的电路原理图；

图5为本发明实施例提供的所述波形控制模块的电路原理图；

图6为本发明实施例提供的所述阈值电压设定模块的电路原理图；

图7为本发明实施例提供的所述电压调整模块的电路原理图；

图8为本发明实施例提供的所述基准电路的电路原理图；

图9为本发明实施例提供的所述信号输出电路的电路原理图。

具体实施方式

为了便于本领域技术人员的理解，下面将结合具体实施例对本发明作进一步详细描述。

本发明实施例首先提供了一种用于通讯芯片的内置编码电路，所述用于通讯芯片的内置编码电路是一种使用晶体管的集成电路制造工艺实现的编码电路，如图1所示，包括依次相连的基准电路STAGE1、矩形波产生电路STAGE2、信号输出电路STAGE3。其中编码前通讯信号由信号输入端IN输入至矩形波产生电路STAGE2和信号输出电路STAGE3，经过用于通讯芯片的内置编码电路编码后的信号由信号输出端OUT输出；此外基准电路STAGE1、矩形波产生电路STAGE2、信号输出电路STAGE3分别都与vdd端、gnd端相连。vdd端为用于通讯芯片的内置编码电路的内部工作电压端，用来给用于通讯芯片的内置编码电路中所有模块提供内部工作电压；gnd端是用于通讯芯片的内置编码电路的内部参考地端。基准电压信号通过基准电压输入端VREF输入至基准电路STAGE1并为其提供基准电压。

在本实施例中，所述基准电路STAGE1在接收到通过基准电压输入端VREF输入的基准电压信号后为所述矩形波产生电路STAGE2和所述信号输出电路STAGE3提供偏置电流；如图1所示，其中Q1、Q4、Q6、Q16、Q19、Q21、Q23、Q26组成电流镜，通过调整器件的面积比例N，每一路可以精确的复制电流为N*I1，I2、I3、I4均为复制电流I而产生的N倍的基准电流。

具体的，请参考图8为所述基准电路的电路原理图，所述基准电路由PNP三极管Q1、NPN三极管Q2、电阻R1组成，Q1发射极与vdd端相连，Q1基极与Q1集电极相连，Q1集电极与Q2集电极相连；Q2基极与基准电压输入端VREF相连，Q2发射极与R1第一端相连；R1第二端与gnd端相连。

所述矩形波产生电路STAGE2检测由信号输入端IN输入的第一频率的通讯信号，当检测到通讯信号为高电平时，所述矩形波产生电路STAGE2不工作；当检测到通讯信号为低电平时，所述矩形波产生电路STAGE2由高速电压比较器信号输出端VO输出占空比为50%、第二频率的矩形波信号，所述第二频率为第一频率的两倍。

所述信号输出电路STAGE3分别与信号输入端IN、高速电压比较器信号输出端VO相连来接收所述通讯信号和所述矩形波信号，当所述通讯信号为高电平时，所述信号输出电路STAGE3输出第一编码后信号，所述第一编码后信号为持续高电平；当所述通讯信号为低电平时，所述信号输出电路STAGE3根据所述矩形波信号同步输出第二编码后信号，所述第二编码后信号与所述矩形波信号反相。

具体的，请参考图9为所述信号输出电路的电路原理图，其中图9也是上述为了简洁而省略部分连接关系的电路原理图，具体连接关系可参照图1，在此不做赘述。所述信号输出电路由PNP三极管Q21、NPN三极管Q22、PNP三极管Q23、NPN三极管Q24、NPN三极管Q25、PNP三极管Q26、NPN三极管Q27组成，Q21基极与Q23基极相连，Q21发射极与vdd端相连，Q21集电极分别与Q22集电极、Q24基极相连；Q22基极作为所述信号输出电路第一输入端与所述高速电压比较器信号输出端VO相连并接收所述矩形波产生电路输出的矩形波信号，Q22发射极与gnd端相连；Q23基极与Q26基极相连，Q23发射极与vdd端相连，Q23集电极分别与Q24集电极、Q27基极相连；Q24发射极与gnd端相连；Q25基极作为所述信号输出电路第二输入端与信号输入端IN相连并接收所述通讯信号，Q25发射极与gnd端相连，Q25集电极与Q27基极相连；Q26发射极与vdd端相连，Q26集电极与Q27集电极相连；Q27发射极与gnd端相连，Q27集电极作为所述信号输出电路输出端OUT输出第一编码后信号或第二编码后信号。

其中信号输入端IN与信号输出端OUT输出的电平信号如图2所示，其中，图2的第一个波形为第一频率的通讯信号的波形图、图2的第二个波形为第二频率的编码后信号的波形图。其中当通讯信号为高电平时，编码后信号为持续高电平，即将高电平信号“1”编码为“11”；当通讯信号为低电平时，编码后信号为一个占空比为50%的矩形波信号，该矩形波信号的频率为通讯信号的两倍，即将低电平信号“0”编码为“01”，编码后信号的码元时间宽度为通讯信号的码元时间宽度的1/2。

其中，所述矩形波产生电路包括：通讯信号输入模块、高速电压比较器模块、波形控制模块、阈值电压设定模块、电压调整模块。

在本实施例中，所述通讯信号输入模块输入端与信号输入端IN相连，通讯信号输入模块输出端与所述高速电压比较模块相连，当所述通讯信号为低电平时，高速电压比较器模块正相信号输入端VP接收来自内部工作电压端的电信号；当所述通讯信号为高电平时，通讯信号输入模块将高速电压比较器模块正相信号输入端VP拉至gnd端。

具体的，请参考图3为所述通讯信号输入模块的电路原理图，图3中虚线框内为通讯信号输入模块，虚线框外为与通讯信号输入模块内元器件具有连接关系的外部元器件，所述外部元器件仅仅是用于通讯芯片的内置编码电路部分元器件，连接关系也仅仅是通讯信号模块内部元器件之间和外部直接相连元器件之间的连接关系，省略了其余外部元器件间的连接关系，目的是为了使图3更简洁，其余部分具体连接关系可参照图1。

所述通讯信号输入模块由NPN三极管Q3组成，Q3基极作为所述通讯信号输入模块输入端与所述信号输入端IN相连，Q3发射极与gnd端相连，Q3集电极作为所述通讯信号输入模块输出端与Q4集电极相连。

在本实施例中，正相信号输入端VP、反相信号输入端VN为所述高速电压比较器模块的输入端，高速电压比较器信号输出端VO为所述高速电压比较器模块的输出端，当检测到正相信号输入端VP电压低于反相信号输入端VN电压时，高速电压比较器信号输出端VO输出高电平信号，当检测到正相信号输入端VP电压高于反相信号输入端VN电压时，高速电压比较器信号输出端VO输出低电平信号。

具体的，请参考图4为所述高速电压比较器模块的电路原理图，所述高速电压比较器模块由PNP三极管Q4、PNP三极管Q6、PNP三极管Q7、PNP三极管Q8、PNP三极管Q9、NPN三极管Q10、PNP三极管Q11、NPN三极管Q12、PNP三极管Q13、PNP三极管Q14、电阻R3、电阻R4、电容C1组成，其中Q4发射极与vdd端相连；Q6发射极与vdd端相连，Q6基极与Q4基极相连，Q6集电极分别与Q7发射极、Q9发射极、Q11发射极、Q13发射极相连；Q7基极分别与Q7集电极、Q9基极相连，Q7集电极与Q8发射极相连；Q8基极作为所述正相信号输入端VP分别与Q4集电极、电容C1第一端相连，Q8集电极与gnd端相连；Q9集电极作为所述高速电压比较器信号输出端VO与Q10集电极相连；Q10基极分别与Q12基极、Q12集电极相连，Q10发射极与gnd端相连；Q11基极分别与Q13基极、Q13集电极相连，Q11集电极与Q12集电极相连；Q12发射极与gnd端相连；Q13集电极与Q14发射极相连；Q14基极作为所述反相信号输入端VN分别与R3第二端、R4第一端相连，Q14集电极与gnd端相连；R3第一端与vdd端相连；R4第二端与gnd端相连；电容C1第二端与gnd端相连。

在本实施例中，所述波形控制模块输入端与所述高速电压比较器信号输出端VO相连用以接收输出波形信号，所述波形控制模块的第一输出端与阈值电压设定模块相连来控制阈值电压设定模块，当高速电压比较器信号输出端VO输出高电平时，所述第一输出端输出低电平，当高速电压比较器信号输出端VO输出低电平时，所述第一输出端输出高电平；第二输出端与电压调整模块相连来控制电压调整模块，当高速电压比较器信号输出端VO输出高电平时，所述第二输出端输出低电平，当高速电压比较器信号输出端VO输出低电平时，所述第二输出端输出高电平。

图5中虚线框内为所述波形控制模块，虚线框外为与所述波形控制模块内元器件具有连接关系的外部元器件，所述外部元器件仅仅是用于通讯芯片的内置编码电路部分元器件，连接关系也仅仅是所述波形控制模块内部元器件之间和外部直接相连元器件之间的连接关系，省略了其余外部元器件间的连接关系，目的是为了使图5更简洁，其余部分具体连接关系可参照图1。

具体的，请参考图5为所述波形控制模块电路原理图，所述波形控制模块由PNP三极管Q16、NPN三极管Q17、NPN三极管Q18、PNP三极管Q19组成，Q16基极分别与Q6基极、Q19基极相连，Q16发射极与vdd端相连，Q16集电极与Q17集电极相连；Q17基极作为所述波形控制模块输入端与Q9集电极相连，Q17发射极与gnd端相连，Q17集电极作为所述波形控制模块的第一输出端与阈值电压设定模块中Q15基极相连；Q18基极与Q17基极相连，Q18发射极与gnd端相连，Q18集电极作为所述波形控制模块的第二输出端分别与Q19集电极、电压调整模块中Q20集电极相连；Q19发射极与vdd端相连。

在本实施例中，所述阈值电压设定模块输出端与所述反相信号输入端VN相连用来对反相信号输入端VN电压进行设定，当阈值电压设定模块输入端接收到低电平信号时，所述阈值电压设定模块将所述参考信号端VN电压设置为第一阈值电压VNH，当接收到高电平信号时，所述阈值电压设定模块将所述参考信号端VN电压设置为第二阈值电压VNL。

具体的，请参考图6为所述阈值电压设定模块的电路原理图，其中图6也是上述为了简洁而省略部分连接关系的电路原理图，具体连接关系可参照图1，在此不做赘述。所述阈值电压设定模块由NPN三极管Q15、电阻R2组成，Q15基极作为所述阈值电压设定模块输入端与Q17集电极相连，Q15发射极与gnd端相连，Q15集电极与电阻R2第二端相连；电阻R2第一端与反相信号输入端VN相连。

在本实施例中，所述电压调整模块输出端与所述高速电压比较器模块的正相信号输入端VP相连，当所述电压调整模块输入端接收到低电平信号时，所述电压调整模块输出端持续调整所述正相信号输入端VP电压，直到所述正相信号输入端VP电压达到第一阈值电压VNH；当所述电压调整模块输入端接收到高电平信号时，所述电压调整模块输出端持续调整所述正相信号输入端VP电压，直到所述正相信号输入端VP电压降低为第二阈值电压VNL。

具体的，请参考图7为所述电压调整模块的电路原理图，其中图7也是上述为了简洁而省略部分连接关系的电路原理图，具体连接关系可参照图1，在此不做赘述。所述电压调整模块由NPN三极管Q5、NPN三极管Q20组成，Q20基极与Q5基极、Q20集电极相连，Q20发射极与gnd端相连，Q20集电极作为所述电压调整模块输入端与Q18集电极相连；Q5发射极与gnd端相连，Q5集电极作为所述电压调整模块输出端与电容C1第一端相连。

请参考图1，本发明实施例提供的用于通讯芯片的内置编码电路内部电路信号逻辑具体为：编码前通讯信号由所述信号输入端IN输入矩形波产生电路STAGE2、信号输出电路STAGE3。当输入通讯信号为高电平时，三极管Q3、Q25导通，信号输出端OUT输出高电平即实现将高电平通讯信号“1”编码为“11”。

当信号输入端IN输入为低电平时，三极管Q3、Q25关断，因为三极管Q3关断，三极管Q4集电极电流I2不通过三极管Q3发射极流向gnd端，而开始为电容C1充电，电容C1第一端上极板电压逐渐变高，故与电容C1第一端相连的高速电压比较器模块正相信号输入端VP的电压也同步逐渐上升。

开始时，正相信号输入端VP电压小于反相信号输入端VN电压，高速电压比较器信号输出端VO输出高电平，当正相信号输入端VP电压大于反相信号输入端VN电压时，高速电压比较器信号输出端VO输出低电平。

随之所述波形控制模块中三极管Q17关断，从而波形控制模块第一输出端输出高电平使阈值电压设定模块中三极管Q15导通，阈值电压设定模块中电阻R2并入高速电压比较器模块反相信号输入端VN处电路，从而使反相信号输入端VN电压降低为第二阈值电压VNL。且正相信号输入端VP电压小于第二阈值电压VNL前，高速电压比较器信号输出端VO一直输出低电平。

且所述波形控制模块中三极管Q18关断，从而波形控制模块第二输出端输出高电平使电压调整模块中三极管Q20、Q5导通，电容C1一边通过I2充电一边通过电压调整模块中三极管Q5放电，放电电流为I3，其中放电电流I3大于充电电流I2，且I3=2*I2。随之电容C1上极板电压逐渐变低，故与电容C1第一端相连的高速电压比较器模块正相信号输入端VP的电压也同步逐渐下降。当正相信号输入端VP电压小于第二阈值电压VNL时，高速电压比较器信号输出端VO由低电平翻转为高电平。

随之所述波形控制模块中三极管Q17导通，从而波形控制模块第一输出端输出低电平使阈值电压设定模块中三极管Q15关断，使阈值电压设定模块中R2被开路。反相信号输入端VN电压由第二阈值电压VNL上升为第一阈值电压VNH。所述波形控制模块中三极管Q18导通，从而控制使电压调整模块中三极管Q20、Q5关断，电容C1只通过I2充电且不放电。只要调节充电电流I2、放电电流I3、电容C1、电阻R2、电阻R3、电阻R4参数大小使其满足公式T1=C1*(VNH-VNL)/I2，T2=C1*(VNH-VNL)/(I3-I2)，T1=T2=T/2，即可使高速电压比较器信号输出端VO输出高低电平时间相等，占空比为50%、周期为通讯信号1/2的矩形波信号。其中第一阈值电压VNH=vdd*R4/(R3+R4)，第二阈值电压VNL=vdd*(R2//R4)/(R3+(R2//R4))，C1为电容C1容值，T为通讯信号的码元时间宽度。

将高速电压比较器信号输出端VO输出的矩形波信号通过信号输出电路反相从而生成第二编码后信号即实现将高电平通讯信号“0”编码为“01”。

本发明实施例还提供了一种通讯芯片，包括上述的用于通讯芯片的内置编码电路，利用所述用于通讯芯片的内置编码电路将通讯信号的低电平“0”编码为“01”，将通讯信号的高电平“1”编码为“11”，从而实现编码后的信号适应于HBS协议通讯要求。

在本实施例中，所述通讯芯片将传输速率为9.6Kbps的通讯信号转换为传输速率为19.2Kbps的编码后信号。在其他实施例中，所述针对不同传输速率的通讯信号，所述通讯芯片通过设置矩形波产生电路参数与通讯信号的频率相对应，从而实现对不同的通讯信号进行编码。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种用于通讯芯片的内置编码电路，其特征在于，包括：矩形波产生电路、信号输出电路；

所述矩形波产生电路包括：通讯信号输入模块、高速电压比较器模块、波形控制模块、阈值电压设定模块、电压调整模块；所述矩形波产生电路接收并检测第一频率的通讯信号，当检测到通讯信号为高电平时，所述矩形波产生电路不工作；当检测到通讯信号为低电平时，所述矩形波产生电路输出占空比为50%、第二频率的矩形波信号，所述第二频率为第一频率的两倍；

所述通讯信号输入模块输入端与信号输入端IN相连，通讯信号输入模块输出端与所述高速电压比较器模块相连，当所述通讯信号为低电平时，高速电压比较器模块正相信号输入端VP接收来自内部工作电压端的电信号；当所述通讯信号为高电平时，通讯信号输入模块将高速电压比较器模块正相信号输入端VP拉至gnd端；

正相信号输入端VP、反相信号输入端VN为所述高速电压比较器模块的输入端，高速电压比较器信号输出端VO为所述高速电压比较器模块的输出端，当检测到正相信号输入端VP电压低于反相信号输入端VN电压时，高速电压比较器信号输出端VO输出高电平信号，当检测到正相信号输入端VP电压高于反相信号输入端VN电压时，高速电压比较器信号输出端VO输出低电平信号；

所述波形控制模块输入端与所述高速电压比较器信号输出端VO相连用以接收输出波形信号，所述波形控制模块的第一输出端与阈值电压设定模块相连来控制阈值电压设定模块，当高速电压比较器信号输出端VO输出高电平时，所述第一输出端输出低电平，当高速电压比较器信号输出端VO输出低电平时，所述第一输出端输出高电平；第二输出端与电压调整模块相连来控制电压调整模块，当高速电压比较器信号输出端VO输出高电平时，所述第二输出端输出低电平，当高速电压比较器信号输出端VO输出低电平时，所述第二输出端输出高电平；

所述阈值电压设定模块输出端与所述反相信号输入端VN相连用来对反相信号输入端VN电压进行设定，当阈值电压设定模块输入端接收到低电平信号时，所述阈值电压设定模块将所述参考信号端VN电压设置为第一阈值电压VNH，当接收到高电平信号时，所述阈值电压设定模块将所述参考信号端VN电压设置为第二阈值电压VNL；

所述电压调整模块输出端与所述高速电压比较器模块的正相信号输入端VP相连，当所述电压调整模块输入端接收到低电平信号时，所述电压调整模块输出端持续调整所述正相信号输入端VP电压，直到所述正相信号输入端VP电压达到第一阈值电压VNH；当所述电压调整模块输入端接收到高电平信号时，所述电压调整模块输出端持续调整所述正相信号输入端VP电压，直到所述正相信号输入端VP电压降低为第二阈值电压VNL；

所述信号输出电路接收所述通讯信号和所述矩形波产生电路的矩形波信号，当所述通讯信号为高电平时，所述信号输出电路输出第一编码后信号，所述第一编码后信号为持续高电平；当所述通讯信号为低电平时，所述信号输出电路根据所述矩形波信号同步输出第二编码后信号，所述第二编码后信号与所述矩形波信号反相。

2.根据权利要求1所述的用于通讯芯片的内置编码电路，其特征在于，所述通讯信号输入模块为NPN三极管Q3，Q3基极作为所述通讯信号输入模块输入端与所述信号输入端IN相连，Q3发射极与gnd端相连，Q3集电极作为所述通讯信号输入模块输出端与Q4集电极相连。

3.根据权利要求1所述的用于通讯芯片的内置编码电路，其特征在于，所述高速电压比较器模块由PNP三极管Q4、PNP三极管Q6、PNP三极管Q7、PNP三极管Q8、PNP三极管Q9、NPN三极管Q10、PNP三极管Q11、NPN三极管Q12、PNP三极管Q13、PNP三极管Q14、电阻R3、电阻R4、电容C1组成，其中Q4发射极与vdd端相连；Q6发射极与vdd端相连，Q6基极与Q4基极相连，Q6集电极分别与Q7发射极、Q9发射极、Q11发射极、Q13发射极相连；Q7基极分别与Q7集电极、Q9基极相连，Q7集电极与Q8发射极相连；Q8基极作为所述正相信号输入端VP分别与Q4集电极、电容C1第一端相连，Q8集电极与gnd端相连；Q9集电极作为所述高速电压比较器信号输出端VO与Q10集电极相连；Q10基极分别与Q12基极、Q12集电极相连，Q10发射极与gnd端相连；Q11基极分别与Q13基极、Q13集电极相连，Q11集电极与Q12集电极相连；Q12发射极与gnd端相连；Q13集电极与Q14发射极相连；Q14基极作为所述反相信号输入端VN分别与R3第二端、R4第一端相连，Q14集电极与gnd端相连；R3第一端与vdd端相连；R4第二端与gnd端相连；电容C1第二端与gnd端相连。

4.根据权利要求1所述的用于通讯芯片的内置编码电路，其特征在于，所述波形控制模块由PNP三极管Q16、NPN三极管Q17、NPN三极管Q18、PNP三极管Q19组成，Q16基极分别与Q6基极、Q19基极相连，Q16发射极与vdd端相连，Q16集电极与Q17集电极相连；Q17基极作为所述波形控制模块输入端与Q9集电极相连，Q17发射极与gnd端相连，Q17集电极作为所述波形控制模块的第一输出端；Q18基极与Q17基极相连，Q18发射极与gnd端相连，Q18集电极作为所述波形控制模块的第二输出端与Q19集电极相连；Q19发射极与vdd端相连。

5.根据权利要求1所述的用于通讯芯片的内置编码电路，其特征在于，所述阈值电压设定模块由NPN三极管Q15、电阻R2组成，Q15基极作为所述阈值电压设定模块输入端与Q17集电极相连，Q15发射极与gnd端相连，Q15集电极与电阻R2第二端相连；电阻R2第一端与反相信号输入端VN相连。

6.根据权利要求1所述的用于通讯芯片的内置编码电路，其特征在于，所述电压调整模块由NPN三极管Q5、NPN三极管Q20组成，Q20基极与Q5基极、Q20集电极相连，Q20发射极与gnd端相连，Q20集电极作为所述电压调整模块输入端与Q18集电极相连；Q5发射极与gnd端相连，Q5集电极作为所述电压调整模块输出端与电容C1第一端相连。

7.根据权利要求1所述的用于通讯芯片的内置编码电路，其特征在于，所述信号输出电路由PNP三极管Q21、NPN三极管Q22、PNP三极管Q23、NPN三极管Q24、NPN三极管Q25、PNP三极管Q26、NPN三极管Q27组成，Q21基极与Q23基极相连，Q21发射极与vdd端相连，Q21集电极分别与Q22集电极、Q24基极相连；Q22基极作为所述信号输出电路第一输入端与所述高速电压比较器信号输出端VO相连并接收所述矩形波产生电路输出的矩形波信号，Q22发射极与gnd端相连；Q23基极与Q26基极相连，Q23发射极与vdd端相连，Q23集电极分别与Q24集电极、Q27基极相连；Q24发射极与gnd端相连；Q25基极作为所述信号输出电路第二输入端与信号输入端IN相连并接收所述通讯信号，Q25发射极与gnd端相连，Q25集电极与Q27基极相连；Q26发射极与vdd端相连，Q26集电极与Q27集电极相连；Q27发射极与gnd端相连，Q27集电极作为所述信号输出电路输出端OUT输出第一编码后信号或第二编码后信号。

8.根据权利要求1所述的用于通讯芯片的内置编码电路，其特征在于，还包括：基准电路，所述基准电路为所述矩形波产生电路、所述信号输出电路提供偏置电流，所述基准电路由PNP三极管Q1、NPN三极管Q2、电阻R1组成，Q1发射极与vdd端相连，Q1基极与Q1集电极相连，Q1集电极与Q2集电极相连；Q2基极与基准电压输入端VREF相连，Q2发射极与R1第一端相连；R1第二端与gnd端相连。

9.一种通讯芯片，其特征在于，包括如权利要求1~8任意一项所述的用于通讯芯片的内置编码电路，利用所述用于通讯芯片的内置编码电路将0编码为01，将1编码为11，实现编码后的信号适应于HBS协议通讯要求。

Images