CN112948191A - 适应多种封装的测试方法、装置、计算机设备及存储介质 - Google Patents

适应多种封装的测试方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN112948191A
CN112948191A CN202110220756.7A CN202110220756A CN112948191A CN 112948191 A CN112948191 A CN 112948191A CN 202110220756 A CN202110220756 A CN 202110220756A CN 112948191 A CN112948191 A CN 112948191A
Authority
CN
China
Prior art keywords
test
chip
tested
compressor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110220756.7A
Other languages
English (en)
Other versions
CN112948191B (zh
Inventor
李湘锦
张鹏
王伟良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN202110220756.7A priority Critical patent/CN112948191B/zh
Publication of CN112948191A publication Critical patent/CN112948191A/zh
Application granted granted Critical
Publication of CN112948191B publication Critical patent/CN112948191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种适应多种封装的测试方法、装置、计算机设备及存储介质，方法包括获取多种封装的待测试芯片；获取待测试芯片不同封装的可用IO数量；将待测试芯片不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装；初始化待测试芯片，并将预设的测试向量传输至测试封装的压缩器；通过压缩器的解压缩电路解压测试向量，得到测试向量并开始扫描测试待测试芯片。本方案通过筛选出可用IO数量最小的封装作为测试封装，并将测试向量传输至测试封装的压缩器，通过压缩器的解压缩电路解压测试向量，得到测试向量并开始扫描测试待测试芯片，能够适应因为多种封装的芯片并对芯片进行正常测试，保证测试可靠性。

Description

适应多种封装的测试方法、装置、计算机设备及存储介质
技术领域
本发明涉及到芯片封装测试领域，更具体地说是指一种适应多种封装的测试方法、装置、计算机设备及存储介质。
背景技术
SSD(Solid State Drives，固态硬盘)内设置有SOC芯片，为提高SOC芯片质量，一般在芯片生产之后，会进行CP(chip probe，晶圆探针测试)和FT(finial test)，其中FT测试是针对封装好的芯片进行测试。
芯片有多种封装方式，比如一般的封装会将芯片所有的IO都拉出来，但是也存在需要多种封装方式进行封装的芯片，例如：BGA SSD的封装会将Nand颗粒和芯片封装在一起，所以芯片外部可见的IO就少了很多。
而芯片内部包含DFT(design for test)扫描测试设计，在FT测试的时候，其依赖外部固定的IO，测试IO越多，测试时间越短，测试成本越低。但是现有的DFT扫描技术，无法适应多种封装情况下的FT扫描测试，从而影响芯片FT测试，无法保证芯片的可靠性。
公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
为了解决上述现有技术的缺陷，本发明的目的是提供一种适应多种封装的测试方法、装置、计算机设备及存储介质。
为达到上述目的，本发明的技术方案是：
第一方面，本发明提出一种适应多种封装的测试方法，包括以下步骤：
获取多种封装的待测试芯片；
获取所述待测试芯片不同封装的可用IO数量；
将所述待测试芯片不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装；
初始化所述待测试芯片，并将预设的测试向量传输至所述测试封装的压缩器；
通过所述压缩器的解压缩电路解压所述测试向量，得到测试向量并开始扫描测试所述待测试芯片。
第二方面，本发明提出一种适应多种封装的测试装置，包括：
芯片获取单元，用于获取多种封装的待测试芯片；
IO获取单元，用于获取所述待测试芯片不同封装的可用IO数量；
比较筛选单元，用于将所述待测试芯片不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装；
初始化单元，用于初始化所述待测试芯片，并将预设的测试向量传输至所述测试封装的压缩器；
解压测试单元，用于通过所述压缩器的解压缩电路解压所述测试向量，得到测试向量并开始扫描测试所述待测试芯片。
第三方面，本发明提出一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如上任一项所述的适应多种封装的测试方法。
第四方面，本发明提出一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现如上任一项所述的适应多种封装的测试方法。
本发明与现有技术相比的有益效果是：本发明提出一种适应多种封装的测试方法、装置、计算机设备及存储介质，方法通过获取所述待测试芯片不同封装的可用IO数量，并筛选出可用IO数量最小的封装作为测试封装，并将预设的测试向量传输至所述测试封装的压缩器，通过压缩器的解压缩电路解压测试向量，得到测试向量并开始扫描测试所述待测试芯片，能够保证多种封装情况下的芯片的DFT扫描测试正常完成，保证测试可靠性。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种适应多种封装的测试方法的流程示意图；
图2为本发明实施例提供的一种适应多种封装的测试方法的子流程示意图；
图3为本发明实施例提供的一种适应多种封装的测试方法的子流程示意图；
图4为本发明另一实施例提供的一种适应多种封装的测试方法的流程示意图；
图5为本发明实施例提供的一种多种封装的芯片的测试架构示意框图；
图6为本发明实施例提供的一种适应多种封装的测试装置的原理框图；
图7为本发明实施例提供的一种适应多种封装的测试装置的初始化单元的示意性框图；
图8为本发明另一实施例提供的适应多种封装的测试装置的示意性框图；以及
图9为本发明实施例提供的计算机设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
图1是本发明实施例提供的一种适应多种封装的测试方法的流程示意图。如图1所示，该方法包括以下步骤S110至S150。
S110、获取多种封装的待测试芯片。
在本实施例中，芯片采用多种封装方式进行封装时，会导致在特定封装方式下部分可用的数据IO数量变少，传统的DFT扫描测试在这种情况下无法正常进行，也就是无法对待测试芯片进行正常DFT扫描测试。因此，本方案适用于多种封装的待测试芯片，能够在芯片采用多种封装方式进行封装时，即使特定封装方式下的可用数据IO变少，也可以正常进行DFT扫描测试。
参考图2，在一实施例中，步骤S110之前还包括步骤S11a-S11c。
S11a、采用多种不同的封装方式对芯片进行封装，以得到待测试芯片。
S11b、为所述待测试芯片的每一种封装结构对应设置一个压缩器，所述压缩器的解压缩电路连接输入IO，所述压缩器的压缩电路连接输出IO。
S11c、将不同压缩器的解压缩电路通过多路复用器同时连接到对应的扫描链。
在本实施例中，在获取待测试芯片之前，通过采用多种不同的封装方式对芯片进行封装，以得到多种封装的待测试芯片，并为待测试芯片的每一种封装结构设置一个对应的压缩器，压缩器包括解压缩电路和压缩电路，解压缩电路用于解压缩来自测试机台的测试向量(Pattern)，压缩电路用于压缩扫描测试的测试数据，数据以压缩后的文件格式在扫描测试过程中进行传输，降低扫描测试过程的数据传输量，提高了测试效率；而测试机台还可以通过多路复用器选择指定的封装结构的输入IO和输出IO作为扫描测试用的数据IO，以适应多种封装的待测试芯片进行扫描测试。参考图5，该待测试芯片由两种封装方式封装而成，其中一种封装结构对应设置解压缩电路1和压缩电路1，其支持数据IO(4input/4output)；另一种封装结构对应设置解压缩电路0和压缩电路0，其支持数据IO(8input/8output)。应该理解的是，如果待测试芯片支持更多的封装，可以在图5的芯片架构上进一步扩展。
S120、获取所述待测试芯片不同封装的可用IO数量。
在本实施例中，由于封装方式的不同，不同封装结构的可用IO数量可能存在差异，例如有的可用IO是4input/4output，有的可用IO数量是8input/8output，获取可用IO数量可以找出可用IO数量最小的封装结构进行扫描测试。
S130、将所述待测试芯片不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装。
在本实施例中，多封装的待测试芯片的不同封装结构的可用IO数量不同，这会导致在采用传统的DFT扫描测试方法时，如果直接选择默认IO数量机进行扫描测试，而部分封装结构存在的IO减少且无法使用的情况，此时DFT扫描测试无法正常进行，测试没有结果。本方案通过获取待测试芯片不同封装的可用IO数量，并将不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装进行测试，并控制多路复用器将其他封装结构的压缩器bypass不使用，能够适应因为采用封装方式的不同导致的可用IO减少的情况对芯片进行正常测试，能够保证多种封装情况下的芯片的DFT扫描测试正常完成。
参考图5，因为封装的原因，待测试芯片第一种封装结构对应设置解压缩电路1和压缩电路1，其支持数据IO(4input/4output)；第二种封装结构对应设置解压缩电路0和压缩电路0，其支持数据IO(8input/8output)。由于封装的原因，第一种封装结构的可用IO变成了4input/4output，则本方案使用解压缩电路1/压缩电路1进行DFT扫描测试，而解压缩电路0/压缩电路0被bypass，不使用。
S140、初始化所述待测试芯片，并将预设的测试向量传输至所述测试封装的压缩器。
在本实施例中，初始化待测试芯片进入初始化状态，保证待测试芯片处于测试状态，同时测试机台将预设的测试向量(Pattern)扫描传输到对应压缩器的解压缩电路中，其中测试向量为压缩后文件格式，测试向量和测试数据以压缩后的文件格式在扫描测试过程中进行传输，降低扫描测试过程的数据传输量，提高了测试效率。
参考图3，在一实施例中，步骤S140包括步骤S141和S142。
S141、获取来自测试机台的初始化信号，并根据初始化信号控制所述待测试芯片初始化。
S142、预先压缩所述测试向量，并将压缩后的测试向量传输至所述测试封装相应的压缩器。
在本实施例中，测试机台通过下发初始化信号给压缩器来初始化待测试芯片，以使待测试芯片进入测试状态，并预先压缩测试向量，以减少测试向量的数据量，提高测试向量下发或传输的效率。
S150、通过所述压缩器的解压缩电路解压所述测试向量，得到测试向量并开始扫描测试所述待测试芯片。
在本实施例中，在接受到压缩后的测试向量之后，解压缩电路对测试向量进行解压缩，并驱动待测试芯片，开始进行DFT扫描测试，能够保证多种封装情况下的芯片的DFT扫描测试正常完成。
本发明一种适应多种封装的测试方法通过获取所述待测试芯片不同封装的可用IO数量，并筛选出可用IO数量最小的封装作为测试封装，并将预设的测试向量传输至所述测试封装的压缩器，通过压缩器的解压缩电路解压测试向量，得到测试向量并开始扫描测试所述待测试芯片，能够保证多种封装情况下的芯片的DFT扫描测试正常完成，保证测试可靠性。
图4是本发明另一实施例提供的一种适应多种封装的测试方法的流程示意图。如图4所示，本实施例的适应多种封装的测试方法包括步骤S210-S270。其中步骤S210-S250与上述实施例中的步骤S110-S150类似，在此不再赘述。下面详细说明本实施例中所增加的步骤S260-S270。
S260、将扫描测试的测试数据传输至所述压缩器的压缩电路进行压缩；
S270、将压缩后的测试数据通过输出IO传输至测试机台，并将测试数据与预设的期望值进行比较，以得到所述待测试芯片的测试结果。
在本实施例中，测试数据也通过压缩电路压缩后，通过输出IO(OUT IO)传输到测试机台，并由测试机台将测试数据与预设的期望值进行比较，即可准确的得到该待测试芯片的测试结果。
图6是本发明实施例提供的一种适应多种封装的测试装置的示意性框图。如图6所示，对应于以上一种适应多种封装的测试方法，本发明还提供一种适应多种封装的测试装置。该一种适应多种封装的测试装置包括用于执行上述一种适应多种封装的测试方法的单元，该装置可以被配置于台式电脑、平板电脑、手提电脑、等终端中。具体地，请参阅图6，该一种适应多种封装的测试装置包括
芯片获取单元10，用于获取多种封装的待测试芯片。
在本实施例中，芯片采用多种封装方式进行封装时，会导致在特定封装方式下部分可用的数据IO数量变少，传统的DFT扫描测试在这种情况下无法正常进行，也就是无法对待测试芯片进行正常DFT扫描测试。因此，本方案适用于多种封装的待测试芯片，能够在芯片采用多种封装方式进行封装时，即使特定封装方式下的可用数据IO变少，也可以正常进行DFT扫描测试。
IO获取单元20，用于获取所述待测试芯片不同封装的可用IO数量。
在本实施例中，由于封装方式的不同，不同封装结构的可用IO数量可能存在差异，例如有的可用IO是4input/4output，有的可用IO数量是8input/8output，获取可用IO数量可以找出可用IO数量最小的封装结构进行扫描测试。
比较筛选单元30，用于将所述待测试芯片不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装。
在本实施例中，多封装的待测试芯片的不同封装结构的可用IO数量不同，这会导致在采用传统的DFT扫描测试方法时，如果直接选择默认IO数量机进行扫描测试，而部分封装结构存在的IO减少且无法使用的情况，此时DFT扫描测试无法正常进行，测试没有结果。本方案通过获取待测试芯片不同封装的可用IO数量，并将不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装进行测试，并控制多路复用器将其他封装结构的压缩器bypass不使用，能够适应因为采用封装方式的不同导致的可用IO减少的情况对芯片进行正常测试，能够保证多种封装情况下的芯片的DFT扫描测试正常完成。
参考图5，因为封装的原因，待测试芯片第一种封装结构对应设置解压缩电路1和压缩电路1，其支持数据IO(4input/4output)；第二种封装结构对应设置解压缩电路0和压缩电路0，其支持数据IO(8input/8output)。由于封装的原因，第一种封装结构的可用IO变成了4input/4output，则本方案使用解压缩电路1/压缩电路1进行DFT扫描测试，而解压缩电路0/压缩电路0被bypass，不使用。
初始化单元40，用于初始化所述待测试芯片，并将预设的测试向量传输至所述测试封装的压缩器。
在本实施例中，初始化待测试芯片进入初始化状态，保证待测试芯片处于测试状态，同时测试机台将预设的测试向量(Pattern)扫描传输到对应压缩器的解压缩电路中，其中测试向量为压缩后文件格式，测试向量和测试数据以压缩后的文件格式在扫描测试过程中进行传输，降低扫描测试过程的数据传输量，提高了测试效率。
参考图7，初始化单元40包括初始化模块41和预压缩模块42。
初始化模块41，用于获取来自测试机台的初始化信号，并根据初始化信号控制所述待测试芯片初始化。
预压缩模块42，用于预先压缩所述测试向量，并将压缩后的测试向量传输至所述测试封装相应的压缩器。
在本实施例中，测试机台通过下发初始化信号给压缩器来初始化待测试芯片，以使待测试芯片进入测试状态，并预先压缩测试向量，以减少测试向量的数据量，提高测试向量下发或传输的效率。
解压测试单元50，用于通过所述压缩器的解压缩电路解压所述测试向量，得到测试向量并开始扫描测试所述待测试芯片。
在本实施例中，在接受到压缩后的测试向量之后，解压缩电路对测试向量进行解压缩，并驱动待测试芯片，开始进行DFT扫描测试，能够保证多种封装情况下的芯片的DFT扫描测试正常完成。
本发明一种适应多种封装的测试装置通过获取所述待测试芯片不同封装的可用IO数量，并筛选出可用IO数量最小的封装作为测试封装，并将预设的测试向量传输至所述测试封装的压缩器，通过压缩器的解压缩电路解压测试向量，得到测试向量并开始扫描测试所述待测试芯片，能够保证多种封装情况下的芯片的DFT扫描测试正常完成，保证测试可靠性。
图8是本发明另一实施例提供的一种适应多种封装的测试装置的示意性框图。如图8所示，本实施例的适应多种封装的测试装置是上述实施例的基础上增加了数据压缩单元70、结果比较单元80和封装单元60。
封装单元60，用于采用多种不同的封装方式对芯片进行封装，以得到待测试芯片；还用于为所述待测试芯片的每一种封装结构对应设置一个压缩器，所述压缩器的解压缩电路连接输入IO，所述压缩器的压缩电路连接输出IO；还用于将不同压缩器的解压缩电路通过多路复用器同时连接到对应的扫描链。
在本实施例中，在获取待测试芯片之前，通过采用多种不同的封装方式对芯片进行封装，以得到多种封装的待测试芯片，并为待测试芯片的每一种封装结构设置一个对应的压缩器，压缩器包括解压缩电路和压缩电路，解压缩电路用于解压缩来自测试机台的测试向量(Pattern)，压缩电路用于压缩扫描测试的测试数据，数据以压缩后的文件格式在扫描测试过程中进行传输，降低扫描测试过程的数据传输量，提高了测试效率；而测试机台还可以通过多路复用器选择指定的封装结构的输入IO和输出IO作为扫描测试用的数据IO，以适应多种封装的待测试芯片进行扫描测试。参考图5，该待测试芯片由两种封装方式封装而成，其中一种封装结构对应设置解压缩电路1和压缩电路1，其支持数据IO(4input/4output)；另一种封装结构对应设置解压缩电路0和压缩电路0，其支持数据IO(8input/8output)。应该理解的是，如果待测试芯片支持更多的封装，可以在图5的芯片架构上进一步扩展。
数据压缩单元70，用于将扫描测试的测试数据传输至所述压缩器的压缩电路进行压缩。
结果比较单元80，用于将压缩后的测试数据通过输出IO传输至测试机台，并将测试数据与预设的期望值进行比较，以得到所述待测试芯片的测试结果。
在本实施例中，测试数据也通过压缩电路压缩后，通过输出IO(OUT IO)传输到测试机台，并由测试机台将测试数据与预设的期望值进行比较，即可准确的得到该待测试芯片的测试结果。
需要说明的是，所属领域的技术人员可以清楚地了解到，上述适应多种封装的测试装置和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。
请参阅图9，图9是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备500可以是终端，也可以是服务器，其中，终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。
参阅图9，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种适应多种封装的测试方法。
该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种适应多种封装的测试方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
其中，所述处理器502用于运行存储在存储器中的计算机程序5032。
应当理解，在本申请实施例中，处理器502可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。
因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种适应多种封装的测试方法，其特征在于，包括以下步骤：
获取多种封装的待测试芯片；
获取所述待测试芯片不同封装的可用IO数量；
将所述待测试芯片不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装；
初始化所述待测试芯片，并将预设的测试向量传输至所述测试封装的压缩器；
通过所述压缩器的解压缩电路解压所述测试向量，得到测试向量并开始扫描测试所述待测试芯片。
2.根据权利要求1所述的适应多种封装的测试方法，其特征在于，所述获取多种封装的待测试芯片的步骤之前，包括，
采用多种不同的封装方式对芯片进行封装，以得到待测试芯片；
为所述待测试芯片的每一种封装结构对应设置一个压缩器，所述压缩器的解压缩电路连接输入IO，所述压缩器的压缩电路连接输出IO；
将不同压缩器的解压缩电路通过多路复用器同时连接到对应的扫描链。
3.根据权利要求1所述的适应多种封装的测试方法，其特征在于，所述初始化所述待测试芯片，并将预设的测试向量传输至所述测试封装的压缩器的步骤，包括，
获取来自测试机台的初始化信号，并根据初始化信号控制所述待测试芯片初始化；
预先压缩所述测试向量，并将压缩后的测试向量传输至所述测试封装相应的压缩器。
4.根据权利要求1所述的适应多种封装的测试方法，其特征在于，所述通过所述压缩器的解压缩电路解压所述测试向量，得到测试向量并开始扫描测试所述待测试芯片的步骤之后，包括，
将扫描测试的测试数据传输至所述压缩器的压缩电路进行压缩；
将压缩后的测试数据通过输出IO传输至测试机台，并将测试数据与预设的期望值进行比较，以得到所述待测试芯片的测试结果。
5.一种适应多种封装的测试装置，其特征在于，包括：
芯片获取单元，用于获取多种封装的待测试芯片；
IO获取单元，用于获取所述待测试芯片不同封装的可用IO数量；
比较筛选单元，用于将所述待测试芯片不同封装的可用IO数量进行比较，筛选出可用IO数量最小的封装作为测试封装；
初始化单元，用于初始化所述待测试芯片，并将预设的测试向量传输至所述测试封装的压缩器；
解压测试单元，用于通过所述压缩器的解压缩电路解压所述测试向量，得到测试向量并开始扫描测试所述待测试芯片。
6.根据权利要求5所述的适应多种封装的测试装置，其特征在于，还包括封装单元，所述封装单元用于采用多种不同的封装方式对芯片进行封装，以得到待测试芯片；还用于为所述待测试芯片的每一种封装结构对应设置一个压缩器，所述压缩器的解压缩电路连接输入IO，所述压缩器的压缩电路连接输出IO；还用于将不同压缩器的解压缩电路通过多路复用器同时连接到对应的扫描链。
7.根据权利要求5所述的适应多种封装的测试装置，其特征在于，所述初始化单元包括初始化模块和预压缩模块；
所述初始化模块，用于获取来自测试机台的初始化信号，并根据初始化信号控制所述待测试芯片初始化；
所述预压缩模块，用于预先压缩所述测试向量，并将压缩后的测试向量传输至所述测试封装相应的压缩器。
8.根据权利要求5所述的适应多种封装的测试装置，其特征在于，还包括数据压缩单元和结果比较单元，
所述数据压缩单元，用于将扫描测试的测试数据传输至所述压缩器的压缩电路进行压缩；
所述结果比较单元，用于将压缩后的测试数据通过输出IO传输至测试机台，并将测试数据与预设的期望值进行比较，以得到所述待测试芯片的测试结果。
9.一种计算机设备，其特征在于，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至4中任一项所述的适应多种封装的测试方法。
10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现如权利要求1至4中任一项所述的适应多种封装的测试方法。
CN202110220756.7A 2021-02-26 2021-02-26 适应多种封装的测试方法、装置、计算机设备及存储介质 Active CN112948191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110220756.7A CN112948191B (zh) 2021-02-26 2021-02-26 适应多种封装的测试方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110220756.7A CN112948191B (zh) 2021-02-26 2021-02-26 适应多种封装的测试方法、装置、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN112948191A true CN112948191A (zh) 2021-06-11
CN112948191B CN112948191B (zh) 2024-08-06

Family

ID=76246661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110220756.7A Active CN112948191B (zh) 2021-02-26 2021-02-26 适应多种封装的测试方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN112948191B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101815951A (zh) * 2008-07-21 2010-08-25 新思科技有限公司 用于可配置扫描架构的测试设计优化器
US20120110402A1 (en) * 2010-11-02 2012-05-03 Syntest Technologies, Inc. Method and apparatus for testing 3d integrated circuits
CN102906580A (zh) * 2010-03-16 2013-01-30 明导公司 在测试压缩环境中的测试调度和测试访问
US20130067290A1 (en) * 2011-09-08 2013-03-14 Ramesh C. Tekumalla Integrated circuit with transition control circuitry for limiting scan test signal transitions during scan testing
CN112100010A (zh) * 2020-08-19 2020-12-18 珠海海奇半导体有限公司 一种适应多封装的dft测试端口分配方法、芯片及测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101815951A (zh) * 2008-07-21 2010-08-25 新思科技有限公司 用于可配置扫描架构的测试设计优化器
CN102906580A (zh) * 2010-03-16 2013-01-30 明导公司 在测试压缩环境中的测试调度和测试访问
US20120110402A1 (en) * 2010-11-02 2012-05-03 Syntest Technologies, Inc. Method and apparatus for testing 3d integrated circuits
US20130067290A1 (en) * 2011-09-08 2013-03-14 Ramesh C. Tekumalla Integrated circuit with transition control circuitry for limiting scan test signal transitions during scan testing
CN112100010A (zh) * 2020-08-19 2020-12-18 珠海海奇半导体有限公司 一种适应多封装的dft测试端口分配方法、芯片及测试方法

Also Published As

Publication number Publication date
CN112948191B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
US10317463B2 (en) Scan system interface (SSI) module
US8484524B2 (en) Integrated circuit with self-test feature for validating functionality of external interfaces
US6826721B2 (en) Data accelerator and methods for increasing data throughput
JPH11153655A (ja) 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法
US20220157399A1 (en) Automated test equipment comprising a pluarlity of communication interfaces to a device under test
CN115098190A (zh) 一种提高ssd系统启动速度的方法、装置、终端及存储介质
US6556037B2 (en) Semiconductor integrated circuit and test board
CN107273249B (zh) 主板测试方法、处理器和主板测试系统
EP2003562A2 (en) Debugging techniques for a programmable integrated circuit
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
CN111175635A (zh) 集成电路测试装置
CN108599774B (zh) 一种压缩方法、系统、装置及计算机可读存储介质
CN111856242B (zh) 合封芯片的检测方法、装置及电子设备
CN112948191A (zh) 适应多种封装的测试方法、装置、计算机设备及存储介质
CN114461579A (zh) Pattern文件并行读取和动态调度的处理方法、系统及ATE设备
US11354214B2 (en) Judgment method for hardware compatibility
CN113009315A (zh) 接口转换电路、芯片、芯片测试系统及方法
CN118194780A (zh) 芯片处理方法、装置、电子设备及可读存储介质
CN113009317B (zh) 接口转换电路、芯片、芯片测试系统及方法
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
KR101963811B1 (ko) 명령어 기반의 보스트 회로 장치
CN117540673A (zh) 芯片验证方法、计算设备、系统及存储介质
US11328112B1 (en) Timing-aware testing
CN116302752A (zh) 帧缓存压缩的验证电路及验证设备
CN113190386A (zh) 芯片及其使用方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant